JPH05166963A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05166963A JPH05166963A JP3335350A JP33535091A JPH05166963A JP H05166963 A JPH05166963 A JP H05166963A JP 3335350 A JP3335350 A JP 3335350A JP 33535091 A JP33535091 A JP 33535091A JP H05166963 A JPH05166963 A JP H05166963A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- insulating substrate
- package
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】放熱性の向上，並びにパッケージ内に侵入した
湿気による半導体チップの腐蝕に対して高い耐量が得ら
れるようにした半導体装置、特にその絶縁基板の構造を
提供する。 【構成】絶縁基板（セラミック基板）１の上に形成した
導体パターン３に半導体チップ４をマウントしてなる回
路組立体を、放熱用金属ベース７と外装ケース８を組合
わせたパッケージ６内に封入して組立てた半導体装置に
おいて、絶縁基板１における半導体チップ搭載領域でセ
ラミック板２の厚さを部分的に他の領域よりも肉薄に形
成して半導体チップの発熱に対する絶縁基板の熱放散性
を高め、さらに導体パターン３のうちチップのマウント
エリアについては、該パターンの周縁部を残してその内
方面域が凹面を呈するように凹溝加工面３ａ形成し、外
部から侵入した湿気が半導体チップに至る経路の沿面距
離を増加させる。
湿気による半導体チップの腐蝕に対して高い耐量が得ら
れるようにした半導体装置、特にその絶縁基板の構造を
提供する。 【構成】絶縁基板（セラミック基板）１の上に形成した
導体パターン３に半導体チップ４をマウントしてなる回
路組立体を、放熱用金属ベース７と外装ケース８を組合
わせたパッケージ６内に封入して組立てた半導体装置に
おいて、絶縁基板１における半導体チップ搭載領域でセ
ラミック板２の厚さを部分的に他の領域よりも肉薄に形
成して半導体チップの発熱に対する絶縁基板の熱放散性
を高め、さらに導体パターン３のうちチップのマウント
エリアについては、該パターンの周縁部を残してその内
方面域が凹面を呈するように凹溝加工面３ａ形成し、外
部から侵入した湿気が半導体チップに至る経路の沿面距
離を増加させる。
Description
【０００１】
【産業上の利用分野】本発明は、パワートランジスタモ
ジュールなどを対象とした半導体装置の構成に関する。
ジュールなどを対象とした半導体装置の構成に関する。
【０００２】
【従来の技術】まず、図２に従来における半導体装置の
構成を示す。図において、１はセラミック板２に金属板
を接合して導体パターン３を形成したＤＢＣ（direct b
ondingceramics)基板と称する絶縁基板、４は導体パタ
ーン３にマウントしたパワートランジスタなどの半導体
チップ、５は外部導出端子、６は放熱用金属ベース７，
外装ケース８，ケース蓋９を組合わせてなるパッケー
ジ、１０はパッケージ内に充填したシリコーンゲル、１
１はケース８とケース蓋９との間を封止したエポキシ樹
脂である。
構成を示す。図において、１はセラミック板２に金属板
を接合して導体パターン３を形成したＤＢＣ（direct b
ondingceramics)基板と称する絶縁基板、４は導体パタ
ーン３にマウントしたパワートランジスタなどの半導体
チップ、５は外部導出端子、６は放熱用金属ベース７，
外装ケース８，ケース蓋９を組合わせてなるパッケー
ジ、１０はパッケージ内に充填したシリコーンゲル、１
１はケース８とケース蓋９との間を封止したエポキシ樹
脂である。
【０００３】
【発明が解決しようとする課題】ところで、前記半導体
装置に組み込まれた絶縁基板の重要性については改めて
述べるまでもなく、絶縁基板の性質（熱伝導度，体積抵
抗率，誘電率，機械的強度など）が基板上に構成した回
路の特性，信頼性に大きな影響を与えることから、基板
設計に当たっては材料，厚みなどをできる限り最適化す
る必要がある。
装置に組み込まれた絶縁基板の重要性については改めて
述べるまでもなく、絶縁基板の性質（熱伝導度，体積抵
抗率，誘電率，機械的強度など）が基板上に構成した回
路の特性，信頼性に大きな影響を与えることから、基板
設計に当たっては材料，厚みなどをできる限り最適化す
る必要がある。
【０００４】かかる観点から図２に示した従来構成を考
察すると、絶縁基板（ＤＢＣ基板）は全面域で厚さが一
定な平坦板で、かつその厚さは必要な機械強度を確保す
るよう設定され、しかもセラミック自身の熱伝導率も金
属絶縁基板などに比べて低いことから放熱性がほぼ限界
に達している。したがって、このままではパワートラン
ジスタモジュールなどへ適用した場合に通電容量の増大
化が困難である。
察すると、絶縁基板（ＤＢＣ基板）は全面域で厚さが一
定な平坦板で、かつその厚さは必要な機械強度を確保す
るよう設定され、しかもセラミック自身の熱伝導率も金
属絶縁基板などに比べて低いことから放熱性がほぼ限界
に達している。したがって、このままではパワートラン
ジスタモジュールなどへ適用した場合に通電容量の増大
化が困難である。
【０００５】また、別な問題として、半導体装置のパッ
ケージ接合に使われている接着剤，パッケージ内に充填
した封止樹脂（高分子材料は一般に吸湿性，水蒸気透過
性がある）を透過して周囲からパッケージ内に侵入した
湿気が毛細管作用によりパッケージ，絶縁基板の表面を
伝わって半導体チップに達し、これが基で半導体チッ
プ，導体パターンのトラックが電解腐蝕を受けるという
現象のあることが知られており、このために製品の吸湿
劣化に対する信頼性を確認するために温湿度試験，プレ
ッシャクッカ試験などが行われているが、従来ではこの
ような吸湿腐蝕に対する十分な防護策が確立してない。
ケージ接合に使われている接着剤，パッケージ内に充填
した封止樹脂（高分子材料は一般に吸湿性，水蒸気透過
性がある）を透過して周囲からパッケージ内に侵入した
湿気が毛細管作用によりパッケージ，絶縁基板の表面を
伝わって半導体チップに達し、これが基で半導体チッ
プ，導体パターンのトラックが電解腐蝕を受けるという
現象のあることが知られており、このために製品の吸湿
劣化に対する信頼性を確認するために温湿度試験，プレ
ッシャクッカ試験などが行われているが、従来ではこの
ような吸湿腐蝕に対する十分な防護策が確立してない。
【０００６】本発明は上記の点にかんがみなされたもの
であり、その目的は前記した従来構成の問題点を解消し
て放熱性の向上，並びにパッケージ内に侵入した湿気に
よる半導体チップの腐蝕に対して高い耐量が得られるよ
うにした半導体装置、特にその絶縁基板の構造を提供す
ることにある。
であり、その目的は前記した従来構成の問題点を解消し
て放熱性の向上，並びにパッケージ内に侵入した湿気に
よる半導体チップの腐蝕に対して高い耐量が得られるよ
うにした半導体装置、特にその絶縁基板の構造を提供す
ることにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置においては、絶縁基板における
半導体チップ搭載領域の絶縁板厚さを部分的に他の領域
よりも肉薄にして構成するものとする。さらに、前記構
成に加えて、半導体チップに対する湿気腐蝕の耐量を高
めるために、絶縁基板上に形成した導体パターンのうち
半導体チップのマウントエリアについては、該パターン
の周縁部を残してその内方面域が凹面状を呈するように
溝加工を施した構成がある。
に、本発明の半導体装置においては、絶縁基板における
半導体チップ搭載領域の絶縁板厚さを部分的に他の領域
よりも肉薄にして構成するものとする。さらに、前記構
成に加えて、半導体チップに対する湿気腐蝕の耐量を高
めるために、絶縁基板上に形成した導体パターンのうち
半導体チップのマウントエリアについては、該パターン
の周縁部を残してその内方面域が凹面状を呈するように
溝加工を施した構成がある。
【０００８】
【作用】上記の構成によれば、まず絶縁基板は板面一部
に部分的な肉薄部分を形成したとは言え、該肉薄部分を
除く残り面域を肉厚としてあるので基板全体としての必
要な機械的強度が確保される。そして、該基板上に搭載
したパワートランジスタなどの半導体チップの実運転に
伴う発熱は伝熱抵抗が低い絶縁基板の肉薄領域を通じて
放熱用金属ベース側に熱放散するとともに、ヒートサイ
クルなどにより絶縁基板に作用する熱的応力の集中も緩
和されるので、クラック，割れなどの応力破損も良好に
回避できる。また、絶縁基板に形成した導体パターンの
うち、半導体チップをマウントしたパターンエリアにつ
いては、該パターンの周縁部を残してその内方面域が凹
面状を呈するように凹溝加工を施した構造によれば、パ
ターン周縁部に残した段差部が該部を乗り越えて半導体
チップに達する湿気の拡散沿面距離を増加させるように
働くので、その分だけ湿気腐蝕に対する高い耐量が確保
できる。
に部分的な肉薄部分を形成したとは言え、該肉薄部分を
除く残り面域を肉厚としてあるので基板全体としての必
要な機械的強度が確保される。そして、該基板上に搭載
したパワートランジスタなどの半導体チップの実運転に
伴う発熱は伝熱抵抗が低い絶縁基板の肉薄領域を通じて
放熱用金属ベース側に熱放散するとともに、ヒートサイ
クルなどにより絶縁基板に作用する熱的応力の集中も緩
和されるので、クラック，割れなどの応力破損も良好に
回避できる。また、絶縁基板に形成した導体パターンの
うち、半導体チップをマウントしたパターンエリアにつ
いては、該パターンの周縁部を残してその内方面域が凹
面状を呈するように凹溝加工を施した構造によれば、パ
ターン周縁部に残した段差部が該部を乗り越えて半導体
チップに達する湿気の拡散沿面距離を増加させるように
働くので、その分だけ湿気腐蝕に対する高い耐量が確保
できる。
【０００９】
【実施例】以下本発明の実施例を図１に基づいて説明す
る。なお、図中で図２と対応する同一部材には同じ符号
が付してある。すなわち、この実施例においては、絶縁
基板（セラミック基板）１を構成するセラミック板２に
対して、パワートランジスタなどの発熱量の多い半導体
チップ４を搭載した領域が他の領域に比べて部分的に肉
薄に形成されている。この肉薄部分を符号２ａで示す。
さらに、絶縁基板上に形成した導体パターン３のうち、
前記半導体チップ４をマウントした導体パターンエリア
については、周縁を残してその内側面域が凹面を呈する
ように凹溝加工面３ａが形成されており、この凹溝面加
工上に半導体チップ４がダイボンディングされている。
なお、前記したセラミック板２の肉薄部分２ａはセラミ
ック基板１を焼成前に形成する際に同時成形し、また、
導体パターンの凹溝面３ａはセラミック板２上に所定の
導体パターン３を形成した後にエッチング法により形成
することができる。
る。なお、図中で図２と対応する同一部材には同じ符号
が付してある。すなわち、この実施例においては、絶縁
基板（セラミック基板）１を構成するセラミック板２に
対して、パワートランジスタなどの発熱量の多い半導体
チップ４を搭載した領域が他の領域に比べて部分的に肉
薄に形成されている。この肉薄部分を符号２ａで示す。
さらに、絶縁基板上に形成した導体パターン３のうち、
前記半導体チップ４をマウントした導体パターンエリア
については、周縁を残してその内側面域が凹面を呈する
ように凹溝加工面３ａが形成されており、この凹溝面加
工上に半導体チップ４がダイボンディングされている。
なお、前記したセラミック板２の肉薄部分２ａはセラミ
ック基板１を焼成前に形成する際に同時成形し、また、
導体パターンの凹溝面３ａはセラミック板２上に所定の
導体パターン３を形成した後にエッチング法により形成
することができる。
【００１０】上記の構成により、半導体装置の実運転時
に生じる半導体チップ４の発熱は、伝熱抵抗の低いセラ
ミック板２の肉薄部分２ａを通じてパッケージ６の放熱
用金属ベース７に伝熱して外部に放熱する。したがって
絶縁基板１として十分に高い熱放散性が確保できるほ
か、ヒートサイクルなどに起因する熱的ストレスも分散
して基板１に対する応力集中が緩和される。また、周囲
からパッケージ６封止箇所を通じてパッケージ内部に侵
入する湿気に対しては、前記の肉薄部分２ａに対応する
セラミック板２の領域境界段部，並びに半導体チップ４
をマウントした導体パターンエリアの周縁に残した段部
が半導体チップに至る湿気侵入通路の沿面距離を増加さ
せるので、これにより導体パターン３を平坦面のままと
したものと比べて半導体チップ４の吸湿劣化に対する耐
量が向上する。
に生じる半導体チップ４の発熱は、伝熱抵抗の低いセラ
ミック板２の肉薄部分２ａを通じてパッケージ６の放熱
用金属ベース７に伝熱して外部に放熱する。したがって
絶縁基板１として十分に高い熱放散性が確保できるほ
か、ヒートサイクルなどに起因する熱的ストレスも分散
して基板１に対する応力集中が緩和される。また、周囲
からパッケージ６封止箇所を通じてパッケージ内部に侵
入する湿気に対しては、前記の肉薄部分２ａに対応する
セラミック板２の領域境界段部，並びに半導体チップ４
をマウントした導体パターンエリアの周縁に残した段部
が半導体チップに至る湿気侵入通路の沿面距離を増加さ
せるので、これにより導体パターン３を平坦面のままと
したものと比べて半導体チップ４の吸湿劣化に対する耐
量が向上する。
【００１１】
【発明の効果】以上述べたように本発明の構成によれ
ば、絶縁基板の必要な機械強度を確保しつつ、半導体チ
ップの発熱に対する熱放散性を高めて通電容量の大きな
半導体チップにも十分に対応できるほか、パッケージの
封止箇所を透過して内部に侵入した湿気に起因する半導
体チップの腐蝕耐量を改善して半導体装置の品質，信頼
性向上を図ることができる。
ば、絶縁基板の必要な機械強度を確保しつつ、半導体チ
ップの発熱に対する熱放散性を高めて通電容量の大きな
半導体チップにも十分に対応できるほか、パッケージの
封止箇所を透過して内部に侵入した湿気に起因する半導
体チップの腐蝕耐量を改善して半導体装置の品質，信頼
性向上を図ることができる。
【図１】本発明実施例の構成を示すもので、（ａ）は半
導体装置全体の断面図、（ｂ）は（ａ）図における絶縁
基板の平面図
導体装置全体の断面図、（ｂ）は（ａ）図における絶縁
基板の平面図
【図２】従来における半導体装置の構成を示すもので、
（ａ）は半導体装置全体の断面図、（ｂ）は（ａ）図に
おける絶縁基板の平面図
（ａ）は半導体装置全体の断面図、（ｂ）は（ａ）図に
おける絶縁基板の平面図
１ 絶縁基板 １ａ 肉薄部分 ２ セラミック板 ３ 導体パターン ３ａ 凹溝加工面 ４ 半導体チップ ６ パッケージ
Claims (3)
- 【請求項１】絶縁基板上に形成した導体パターンに半導
体チップをマウントしてなる回路組立体を、放熱用金属
ベースと外装ケースを組合わせたパッケージ内に封入し
て組立てた半導体装置において、前記絶縁基板における
半導体チップ搭載領域の絶縁板厚さを部分的に他の領域
よりも肉薄にしたことを特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、絶縁
基板上に形成した導体パターンのうちの半導体チップの
マウントエリアについて、該パターンの周縁部を残して
その内方面域が凹面状を呈するように凹溝加工を施した
ことを特徴とする半導体装置。 - 【請求項３】請求項１記載の半導体装置において、絶縁
基板がセラミック基板であることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3335350A JPH05166963A (ja) | 1991-12-19 | 1991-12-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3335350A JPH05166963A (ja) | 1991-12-19 | 1991-12-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166963A true JPH05166963A (ja) | 1993-07-02 |
Family
ID=18287546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3335350A Pending JPH05166963A (ja) | 1991-12-19 | 1991-12-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166963A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013132644A1 (ja) * | 2012-03-09 | 2013-09-12 | 三菱電機株式会社 | 半導体モジュール |
| WO2015145711A1 (ja) * | 2014-03-28 | 2015-10-01 | 株式会社日立製作所 | 電力変換装置 |
| JP2015173299A (ja) * | 2015-07-06 | 2015-10-01 | 三菱電機株式会社 | 半導体モジュール |
-
1991
- 1991-12-19 JP JP3335350A patent/JPH05166963A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013132644A1 (ja) * | 2012-03-09 | 2013-09-12 | 三菱電機株式会社 | 半導体モジュール |
| CN104160502A (zh) * | 2012-03-09 | 2014-11-19 | 三菱电机株式会社 | 半导体模块 |
| US9443784B2 (en) | 2012-03-09 | 2016-09-13 | Mitsubishi Electric Corporation | Semiconductor module including plate-shaped insulating members having different thickness |
| WO2015145711A1 (ja) * | 2014-03-28 | 2015-10-01 | 株式会社日立製作所 | 電力変換装置 |
| JPWO2015145711A1 (ja) * | 2014-03-28 | 2017-04-13 | 株式会社日立製作所 | 電力変換装置 |
| US9870974B2 (en) | 2014-03-28 | 2018-01-16 | Hitachi, Ltd. | Power conversion apparatus including wedge inserts |
| JP2015173299A (ja) * | 2015-07-06 | 2015-10-01 | 三菱電機株式会社 | 半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642640B2 (en) | Semiconductor device and manufacturing process thereof | |
| KR101505551B1 (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| JPH09129822A (ja) | 半導体装置 | |
| JPH09260550A (ja) | 半導体装置 | |
| JPS59130449A (ja) | 絶縁型半導体素子用リードフレーム | |
| US11362008B2 (en) | Power semiconductor module embedded in a mold compounded with an opening | |
| JP4465906B2 (ja) | パワー半導体モジュール | |
| CN109659284A (zh) | 半导体装置 | |
| JP6095303B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05166963A (ja) | 半導体装置 | |
| KR102405276B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| JPH04249353A (ja) | 樹脂封止型半導体装置 | |
| JP2518994B2 (ja) | 半導体装置 | |
| JP2002158322A (ja) | 半導体モジュール | |
| US3828229A (en) | Leadless semiconductor device for high power use | |
| JP3894749B2 (ja) | 半導体装置 | |
| US20230253291A1 (en) | Power semiconductor module arrangement and methods for producing a semiconductor arrangement | |
| KR102228938B1 (ko) | 커플드 반도체 패키지 | |
| JPH0118584B2 (ja) | ||
| US20230282566A1 (en) | Semiconductor package having negative patterned substrate and method of manufacturing the same | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR102378171B1 (ko) | 커플드 반도체 패키지 | |
| US11581229B2 (en) | Power semiconductor module with adhesive filled tapered portion |