CN115295421B - 兼容性陶瓷封装外壳及其封装方法 - Google Patents
兼容性陶瓷封装外壳及其封装方法 Download PDFInfo
- Publication number
- CN115295421B CN115295421B CN202210882739.4A CN202210882739A CN115295421B CN 115295421 B CN115295421 B CN 115295421B CN 202210882739 A CN202210882739 A CN 202210882739A CN 115295421 B CN115295421 B CN 115295421B
- Authority
- CN
- China
- Prior art keywords
- chip
- ceramic shell
- shell
- packaging
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 120
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000007789 sealing Methods 0.000 claims description 9
- 238000003486 chemical etching Methods 0.000 claims description 3
- 238000010329 laser etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 30
- 238000012545 processing Methods 0.000 abstract description 10
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 3
- 238000003466 welding Methods 0.000 abstract 1
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明公开了一种兼容性陶瓷封装外壳及其封装方法,方法包括提供中部设有装片区域的原始陶瓷外壳;在原始陶瓷外壳内部,紧邻装片区域的位置处,制作含有多个内焊盘的内接口组件;在原始陶瓷外壳的外侧,制作含有多个外引线的外接口组件;按照预设布线规则,在内接口组件和外接口组件之间,建立金属布线互连网络;基于预设芯片封装规则,对金属布线互连网络进行打断处理,形成目标陶瓷外壳。本发明能够针对性地打断金属布线互连网络中不需要互连的外引线和内焊盘之间的连接关系,实现外引线与内焊盘之间互连关系的更改,能够实现外壳的共用,提高了陶瓷外壳的兼容性,缩短了不同芯片设计的陶瓷外壳的设计加工周期,节省了陶瓷外壳的定制成本。
Description
技术领域
本发明涉及电子产品设计与加工技术领域,具体涉及一种兼容性陶瓷封装外壳及其封装方法。
背景技术
在芯片封装领域,为了适用高端、高可靠性的芯片封装要求,一般多用陶瓷外壳作为芯片的封装外壳。
常规的陶瓷外壳,其内焊盘与外引脚一般为一一对应的关系;或根据特定的要求,内焊盘与外引线的互连关系固定,无法更改。然而,上述陶瓷外壳的设计加工存在以下几个问题:
1)设计加工周期长。在陶瓷封装产品的整个工艺流程中,陶瓷外壳的设计及加工,几乎要占到整个开发周期的一半时间,甚至更长。
2)定制类陶瓷外壳,开模费用高。
以上缺点导致常规的陶瓷外壳的兼容性差,对于有不同互连关系要求的芯片,很难实现外壳的共用。
发明内容
有鉴于此,本发明提供了一种兼容性陶瓷封装外壳及其封装方法,以解决现有技术中陶瓷封装外壳的兼容性差、无法实现外壳共用的问题。
本发明提供了一种兼容性陶瓷封装外壳的封装方法,包括:
提供中部设有装片区域的原始陶瓷外壳;
在所述原始陶瓷外壳内部,紧邻所述装片区域的位置处,制作含有多个内焊盘的内接口组件;
在所述原始陶瓷外壳的外侧,制作含有多个外引线的外接口组件;
按照预设布线规则,在所述内接口组件和所述外接口组件之间,建立金属布线互连网络;
基于预设芯片封装规则,对所述金属布线互连网络进行打断处理,形成目标陶瓷外壳。
可选地,所述按照预设布线规则,在所述内接口组件和所述外接口组件之间,建立金属布线互连网络,包括:
在所述原始陶瓷外壳的表面,位于每个所述外引线靠近所述内接口组件的一侧均设置多个网络节点,其中,每个所述外引线对应的所述网络节点的数量均小于或等于所述内焊盘的总数;
选取任一个所述外引线,按照所述预设布线规则,利用金属引线,将选取的所述外引线通过对应的所有所述网络节点分别与对应数量的所述内焊盘进行一一对应连接,建立选取的所述外引线与所述内接口组件之间的子互连网络;
遍历每个所述外引线,按照同样的方法,建立每个所述外引线分别与所述内接口组件之间的所述子互连网络,并根据所有所述子互连网络,得到所述金属布线互连网络。
可选地,所述基于预设芯片封装规则,对所述金属布线互连网络进行打断处理,形成目标陶瓷外壳,包括:
基于预设芯片封装规则,采用激光刻蚀或物理打磨或化学刻蚀的方法,将所述金属布线互连网络中不需要连接的所述外引线与所述内焊盘之间的网络节点进行打断处理,保留需要连接的所述外引线与所述内焊盘之间的网络节点,形成所述目标陶瓷外壳。
可选地,所述形成目标陶瓷外壳之后,还包括:
对所述目标陶瓷外壳进行密封处理。
可选地,所述对所述目标陶瓷外壳进行密封处理之后,还包括:
提供待封装芯片;
将所述待封装芯片安装于密封处理后的所述目标陶瓷外壳的所述装片区域中,并基于所述预设芯片封装规则,将所述内接口组件与所述待封装芯片进行互连,得到目标芯片。
可选地,所述将所述内接口组件与所述待封装芯片进行互连,得到目标芯片,包括:
采用键合或倒装焊的方法,将所有所述内焊盘与所述待封装芯片进行互连,或者,将部分所述内焊盘与所述待封装芯片进行互连,得到所述目标芯片。
此外,本发明还提供了一种兼容性陶瓷封装外壳,包括:
中部设有装片区域的原始陶瓷外壳;
内接口组件,设于所述原始陶瓷外壳内部并紧邻所述装片区域设置,用于与所述装片区域中待安装的待封装芯片进行互连;
外接口组件,设于所述原始陶瓷外壳的外侧;以及
金属布线互连网络,设于所述外接口组件与所述内接口组件之间,用于实现所述外接口组件与所述内接口组件之间的互连;
其中,所述内接口组件包括多个内焊盘,所述外接口组件包括多个外引线。
可选地,所述金属布线互连网络包括:
多个网络节点,设于每个所述外引线靠近所述内接口组件的一侧并位于所述原始陶瓷外壳的表面;其中,每个所述外引线对应的所述网络节点的数量均小于或等于所述内焊盘的总数;以及
多个金属引线,用于实现每个外引线通过对应的所有所述网络节点与所述内接口组件中对应数量的所述内焊盘之间的一一对应连接。
可选地,所述内焊盘的横截面的形状为长方形、圆形、正方形和六边形中的任一种。
可选地,所述外引线包括CQFP类外引脚、CDIP类外引脚、CQFN类外引脚和CLGA类外引脚中的任一种。
本发明的有益效果:通过在原始陶瓷外壳内部制作包含有多个内焊盘的内接口组件、在原始陶瓷外壳外侧制作包含有多个外引线的外接口组件以及建立内接口组件与外接口组件之间的金属布线互连网络,能够实现内接口组件和外接口组件的互连;由于不同的芯片封装设计中,通常会预设对应的预设芯片封装规则,而预设芯片封装规则中会预先规定陶瓷外壳封装后需要互连的内焊盘和外引线,因此在芯片封装阶段,再基于预设芯片封装规则,对金属布线互连网络进行打断处理,能够针对性地打断金属布线互连网络中不需要互连的外引线和内焊盘之间的连接关系,实现外引线与内焊盘之间互连关系的更改,对于有不同互连关系要求的芯片,能够实现外壳的共用,使得单一的陶瓷外壳能够兼容不同芯片封装设计,提高了陶瓷外壳的兼容性,缩短了不同芯片设计的陶瓷外壳的设计加工周期,节省了陶瓷外壳的定制成本。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点,附图是示意性的而不应理解为对本发明进行任何限制,在附图中:
图1示出了本发明实施例一中一种兼容性陶瓷封装外壳的封装方法的流程图;
图2示出了本发明实施例一中原始陶瓷外壳的剖视面结构示意图;
图3示出了本发明实施例一中建立金属布线互连网络后的原始陶瓷外壳的剖视面结构图;
图4示出了本发明实施例一中另一种兼容性陶瓷封装外壳的封装方法的流程图;
图5示出了本发明实施例一中又一种兼容性陶瓷封装外壳的封装方法的流程图。
附图标记说明:
1、原始陶瓷外壳,2、外引线,3、内焊盘,4、金属引线,5、网络节点,6、装片区域。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
一种兼容性陶瓷封装外壳的封装方法,如图1所示,包括以下步骤:
S1,提供中部设有装片区域的原始陶瓷外壳。
通过上述原始陶瓷外壳,一方面便于制作外接口组件、内接口组件以及建立金属布线互连网络,另一方面还便于后续在装片区域安装待封装的芯片,实现芯片的完整封装设计。
具体地,本实施例原始陶瓷外壳的剖视面结构图如图2所示,在图2中,1代表原始陶瓷外壳,6代表装片区域,其中,原始陶瓷外壳是内部中空结构,其外形可以是矩形,也可以是圆形。
如图1所示,S2,在所述原始陶瓷外壳内部,紧邻所述装片区域的位置处,制作含有多个内焊盘的内接口组件。
通过在紧邻装片区域的位置处制作内接口组件,一方面便于内接口组件中的各内焊盘与装片区域中安装的待封装芯片之间的互练,另一方面便于后续建立内接口组件与外接口组件之间的金属布线互连网络,进而确保实现各内焊盘与各外引线之间的互连关系的可更改性。
如图1所示,S3,在所述原始陶瓷外壳的外侧,制作含有多个外引线的外接口组件。
通过上述外接口组件,能便于最终封装后的芯片与外部的电路板或其他电子元件之间的电连接,确保芯片的功能性。
需要说明的是,内接口组件中内焊盘的总数和外接口组件中外引线的总数均根据芯片的实际设计而定,二者可以相等,也可以不相等,随着内焊盘及外引脚数量的增多,其后续建立的金属布线互连网络的网络规模和网络节点的数量也会增多;当外引线的总数和内焊盘的总数相等时,通常在建立金属布线互连网络时,每个外引线都会与每个内焊盘之间进行互连,当然,也可以部分外引线与部分内焊盘之间进行互连;不论那种情况,只需在后续打断处理时,将芯片实际设计中不需互连的外引线和内焊盘之间的网络打断即可;而当外引线的总数和内焊盘的总数不相等时,部分外引线也可能与部分内焊盘之间没有进行互连,即部分外引线不是跟所有的内焊盘均互连;上述数量设计和互联设计均视具体芯片设计而定。
为便于说明,本实施例以外引线的总数和内焊盘的总数相等为例进行说明,二者总数均为6个,如图3所示,在图3中,2代表外引线,3代表内焊盘。图3中的6个外引线(a、b、c、e、f和g)是均匀布设在原始陶瓷外壳的左右两侧,6个内焊盘(A、B、C、E、F和G)是均匀布设在紧邻装片区域位置处的左右两侧,当然6个外引线还可以均匀布设在原始陶瓷外壳的上下两侧或四周,6个内焊盘也还可以均匀布设在紧邻装片区域位置处的上下两侧或四周,原理与图3所示的情况同理,此处不再列举。
如图1所示,S4,按照预设布线规则,在所述内接口组件和所述外接口组件之间,建立金属布线互连网络。
优选地,S4包括:
S41:在所述原始陶瓷外壳的表面,位于每个所述外引线靠近所述内接口组件的一侧均设置多个网络节点,其中,每个所述外引线对应的所述网络节点的数量均小于或等于所述内焊盘的总数;
S42:选取任一个所述外引线,按照所述预设布线规则,利用金属引线,将选取的所述外引线通过对应的所有所述网络节点分别与对应数量的所述内焊盘进行一一对应连接,建立选取的所述外引线与所述内接口组件之间的子互连网络;
S43:遍历每个所述外引线,按照同样的方法,建立每个所述外引线分别与所述内接口组件之间的所述子互连网络,并根据所有所述子互连网络,得到所述金属布线互连网络。
通过上述方法,能确保形成各内焊盘与各外引线之间的互连关系为可更改性的互连网络,便于后续再针对性地对该网络进行打断处理,更改互连关系,进而使得同一种陶瓷外壳能适应不同芯片设计,提高陶瓷外壳的兼容性。其中,各网络节点位于原始陶瓷外壳的表面,能方便在芯片封装阶段,对无需互连的外引线和内焊盘之间的网络节点进行打断操作,实现互连关系的更改;金属布线互连网络中除网络节点的其余部分,既可以全部暴露于原始陶瓷外壳的表面,也可以部分暴露于原始陶瓷外壳的表面,还可以全部设于原始陶瓷外壳的内部,视具体情况而定。
需要说明的是,预设布线规则指预先限定有每个外引线与各内焊盘之间要建立互连网络的规则。通常情况下,预设布线规则有两种,一种是每个外引线与每个内焊盘之间均要建立互连网络,另一种是,每个外引线只与其中一部分内焊盘之间要建立互连网络。因此,在S41中,当每个外引线对应的网络节点的数量均等于内焊盘的总数时,可以确保每个内焊盘均能与每个外引线均建立互连,可以实现第一种布线规则下的金属布线互连网络;而当每个外引线对应的网络节点的数量小于内焊盘的总数时,存在部分外引线无法与所有内焊盘进行互连的情况,此时可以保证每个外引线只与其中一部分内焊盘之间建立互连,即可以实现第二种布线规则下的金属布线互连网络。
具体地,本实施例中,如图3所示,6个外引线(a、b、c、e、f和g)中,每个外引线靠近内接口组件的一侧设置的网络节点的数量均为3个。在图3所建立的金属布线互连网络中,外引线a通过其对应的3个网络节点与对应数量的内焊盘(即内焊盘A、内焊盘B和内焊盘C)一一对应连接,外引线b通过其对应的3个网络节点与对应数量的内焊盘(即内焊盘A、内焊盘B和内焊盘C)一一对应连接,外引线c通过其对应的3个网络节点与对应数量的内焊盘(即内焊盘A、内焊盘B和内焊盘C)一一对应连接;同理,外引线e通过其对应的3个网络节点与对应数量的内焊盘(即内焊盘E、内焊盘F和内焊盘G)一一对应连接,外引线f通过其对应的3个网络节点与对应数量的内焊盘(即内焊盘E、内焊盘F和内焊盘G)一一对应连接,外引线g通过其对应的3个网络节点与对应数量的内焊盘(即内焊盘E、内焊盘F和内焊盘G)一一对应连接。当然,在其他实施例中,外引线a对应的网络节点可以设置为6个,外引线a通过其对应的6个网络节点与对应数量的内焊盘(即内焊盘A、内焊盘B、内焊盘C、内焊盘E、内焊盘F和内焊盘G)一一对应连接,其他外引线与此同理,此处不再赘述。上述网络节点的设置以及外引线通过网络节点与内焊盘之间的连接,均视具体预设布线规则而定。
如图1所示,S5,基于预设芯片封装规则,对所述金属布线互连网络进行打断处理,形成目标陶瓷外壳。
优选地,S5包括:
基于预设芯片封装规则,采用激光刻蚀或物理打磨或化学刻蚀的方法,将所述金属布线互连网络中不需要连接的所述外引线与所述内焊盘之间的网络节点进行打断处理,保留需要连接的所述外引线与所述内焊盘之间的网络节点,形成所述目标陶瓷外壳。
预设芯片封装规则指预先设定的在金属布线互连网络中的哪些外引线需要和哪些内焊盘之间维持互连关系,哪些需要断开互连关系的规则。基于该预设芯片封装规则,对不需要连接的外引线与内焊盘之间的网络节点进行打断处理,需要连接的外引线与内焊盘之间的网络节点保留,不进行打断处理,则维持了对应的外引线与内焊盘之间的互连关系,实现了外引线与内焊盘之间互连关系的更改,对于有不同互连关系要求的芯片,能够实现外壳的共用,使得陶瓷外壳能够兼容不同芯片封装设计,提高了陶瓷外壳的兼容性,缩短了不同芯片设计的陶瓷外壳的设计加工周期和成本。
具体地,本实施例中,例如对于图3所示的金属布线互连网络,当预设芯片封装规则中需要保留外引线a和内焊盘A之间的互连关系,则将外引线a与内焊盘B和内焊盘C之间的网络节点打断;当预设芯片封装规则中需要保留外引线a和内焊盘B之间的互连关系,则将外引线a与内焊盘A和内焊盘C之间的网络节点打断。
优选地,如图4所示,在S5之后,还包括:
S6,对所述目标陶瓷外壳进行密封处理。
通过对目标陶瓷外壳进行密封处理,能得到稳定可靠的陶瓷外壳,能适应于高可靠性的芯片封装要求。
优选地,如图5所示,在S6之后,还包括:
S7,提供待封装芯片;
S8,将所述待封装芯片安装于密封处理后的所述目标陶瓷外壳的所述装片区域中,并基于所述预设芯片封装规则,将所述内接口组件与所述待封装芯片进行互连,得到目标芯片。
通过待封装芯片的安装以及待封装芯片与内接口组件之间的互连,能实现完整的芯片封装,得到完整的芯片结构。
具体地,在S8中,所述将所述内接口组件与所述待封装芯片进行互连,得到目标芯片,包括:
采用键合或倒装焊的方法,将所有所述内焊盘与所述待封装芯片进行互连,或者,将部分所述内焊盘与所述待封装芯片进行互连,得到所述目标芯片。
采用键合和倒装焊的方法,实现内接口组件与待封装芯片之间的互连,得到的目标芯片稳定可靠。
本实施例上述兼容性陶瓷封装外壳的封装方法,通过在原始陶瓷外壳内部制作包含有多个内焊盘的内接口组件、在原始陶瓷外壳外侧制作包含有多个外引线的外接口组件以及建立内接口组件与外接口组件之间的金属布线互连网络,能够实现内接口组件和外接口组件的互连;由于不同的芯片封装设计中,通常会预设对应的预设芯片封装规则,而预设芯片封装规则中会预先规定陶瓷外壳封装后需要互连的内焊盘和外引线,因此在芯片封装阶段,再基于预设芯片封装规则,对金属布线互连网络进行打断处理,能够针对性地打断金属布线互连网络中不需要互连的外引线和内焊盘之间的连接关系,实现外引线与内焊盘之间互连关系的更改,对于有不同互连关系要求的芯片,能够实现外壳的共用,使得单一的陶瓷外壳能够兼容不同芯片封装设计,提高了陶瓷外壳的兼容性,缩短了不同芯片设计的陶瓷外壳的设计加工周期,节省了陶瓷外壳的定制成本。
实施例二
一种兼容性陶瓷封装外壳,如图3所示,包括:
中部设有装片区域6的原始陶瓷外壳1;
内接口组件,设于所述原始陶瓷外壳1内部并紧邻所述装片区域6设置,用于与所述装片区域6中待安装的待封装芯片进行互连;
外接口组件,设于所述原始陶瓷外壳1的外侧;以及
金属布线互连网络,设于所述外接口组件与所述内接口组件之间,用于实现所述外接口组件与所述内接口组件之间的互连;
其中,所述内接口组件包括多个内焊盘3,所述外接口组件包括多个外引线2。
本实施例的兼容性陶瓷封装外壳,通过包含有多个内焊盘的内接口组件与包含有多个外引线的外接口组件之间的金属布线互连网络,能够实现内接口组件和外接口组件的互连;由于不同的芯片封装设计中,通常会预设对应的预设芯片封装规则,而预设芯片封装规则中会预先规定陶瓷外壳封装后需要互连的内焊盘和外引线,因此在芯片封装阶段,再基于预设芯片封装规则,通过对金属布线互连网络进行打断处理,能够针对性地打断金属布线互连网络中不需要互连的外引线和内焊盘之间的连接关系,能够实现外引线与内焊盘之间互连关系的更改;本实施例的陶瓷封装外壳,对于有不同互连关系要求的芯片,能够实现外壳的共用,使得单一的陶瓷外壳能够兼容不同芯片封装设计,具有较好的兼容性,能够帮助缩短不同芯片设计的陶瓷外壳的设计加工周期,节省陶瓷外壳的定制成本。
优选地,如图3所示,所述金属布线互连网络包括:
多个网络节点5,设于每个所述外引线2靠近所述内接口组件的一侧并位于所述原始陶瓷外壳1的表面;其中,每个所述外引线2对应的所述网络节点5的数量均小于或等于所述内焊盘3的总数;以及
多个金属引线4,用于实现每个外引线2通过对应的所有所述网络节点5与所述内接口组件中对应数量的所述内焊盘3之间的一一对应连接。
通过上述金属布线互连网络,能够建立各内焊盘与各外引线之间的互连关系,便于在后续芯片封装阶段,能够针对性地打断金属布线互连网络中不需要互连的外引线和内焊盘之间的连接关系,能够实现外引线与内焊盘之间互连关系的更改,实现外壳的共用,使得单一的陶瓷外壳能够兼容不同芯片封装设计。
优选地,所述内焊盘3的横截面的形状为长方形、圆形、正方形和六边形中的任一种。
通过选用不同形状的内焊盘,可以适用不同设计需求的芯片,进一步提高兼容性。
优选地,所述外引线2包括CQFP类外引脚、CDIP类外引脚、CQFN类外引脚和CLGA类外引脚中的任一种。
通过选用不同类型的外引线,可以在芯片封装之后,与不同类型的电路板或电子元件进行连接,适用不同电子产品的电路结构设计,进一步提高兼容性。
本实施例所述的兼容性陶瓷封装外壳的未尽细节,详见实施例一及图1至图5的具体描述,此处不再赘述。
虽然结合附图描述了本发明的实施例,但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (7)
1.一种兼容性陶瓷封装外壳的封装方法,其特征在于,包括:
提供中部设有装片区域的原始陶瓷外壳;
在所述原始陶瓷外壳内部,紧邻所述装片区域的位置处,制作含有多个内焊盘的内接口组件;
在所述原始陶瓷外壳的外侧,制作含有多个外引线的外接口组件;
按照预设布线规则,在所述内接口组件和所述外接口组件之间,建立金属布线互连网络;
基于预设芯片封装规则,对所述金属布线互连网络进行打断处理,形成目标陶瓷外壳;
所述按照预设布线规则,在所述内接口组件和所述外接口组件之间,建立金属布线互连网络,包括:
在所述原始陶瓷外壳的表面,位于每个所述外引线靠近所述内接口组件的一侧均设置多个网络节点,其中,每个所述外引线对应的所述网络节点的数量均小于或等于所述内焊盘的总数;
选取任一个所述外引线,按照所述预设布线规则,利用金属引线,将选取的所述外引线通过对应的所有所述网络节点分别与对应数量的所述内焊盘进行一一对应连接,建立选取的所述外引线与所述内接口组件之间的子互连网络;
遍历每个所述外引线,按照同样的方法,建立每个所述外引线分别与所述内接口组件之间的所述子互连网络,并根据所有所述子互连网络,得到所述金属布线互连网络;
所述基于预设芯片封装规则,对所述金属布线互连网络进行打断处理,形成目标陶瓷外壳,包括:
基于预设芯片封装规则,采用激光刻蚀或物理打磨或化学刻蚀的方法,将所述金属布线互连网络中不需要连接的所述外引线与所述内焊盘之间的网络节点进行打断处理,保留需要连接的所述外引线与所述内焊盘之间的网络节点,形成所述目标陶瓷外壳。
2.根据权利要求1所述的兼容性陶瓷封装外壳的封装方法,其特征在于,所述形成目标陶瓷外壳之后,还包括:
对所述目标陶瓷外壳进行密封处理。
3.根据权利要求2所述的兼容性陶瓷封装外壳的封装方法,其特征在于,所述对所述目标陶瓷外壳进行密封处理之后,还包括:
提供待封装芯片;
将所述待封装芯片安装于密封处理后的所述目标陶瓷外壳的所述装片区域中,并基于所述预设芯片封装规则,将所述内接口组件与所述待封装芯片进行互连,得到目标芯片。
4.根据权利要求3所述的兼容性陶瓷封装外壳的封装方法,其特征在于,所述将所述内接口组件与所述待封装芯片进行互连,得到目标芯片,包括:
采用键合或倒装焊的方法,将所有所述内焊盘与所述待封装芯片进行互连,或者,将部分所述内焊盘与所述待封装芯片进行互连,得到所述目标芯片。
5.一种兼容性陶瓷封装外壳,其特征在于,包括:
中部设有装片区域的原始陶瓷外壳;
内接口组件,设于所述原始陶瓷外壳内部并紧邻所述装片区域设置,用于与所述装片区域中待安装的待封装芯片进行互连;
外接口组件,设于所述原始陶瓷外壳的外侧;以及
金属布线互连网络,设于所述外接口组件与所述内接口组件之间,用于实现所述外接口组件与所述内接口组件之间的互连;
其中,所述内接口组件包括多个内焊盘,所述外接口组件包括多个外引线;
所述金属布线互连网络包括:
多个网络节点,设于每个所述外引线靠近所述内接口组件的一侧并位于所述原始陶瓷外壳的表面;其中,每个所述外引线对应的所述网络节点的数量均小于或等于所述内焊盘的总数;以及
多个金属引线,用于实现每个外引线通过对应的所有所述网络节点与所述内接口组件中对应数量的所述内焊盘之间的一一对应连接。
6.根据权利要求5所述的兼容性陶瓷封装外壳,其特征在于,所述内焊盘的横截面的形状为长方形、圆形、正方形和六边形中的任一种。
7.根据权利要求5所述的兼容性陶瓷封装外壳,其特征在于,所述外引线包括CQFP类外引脚、CDIP类外引脚、CQFN类外引脚和CLGA类外引脚中的任一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210882739.4A CN115295421B (zh) | 2022-07-26 | 2022-07-26 | 兼容性陶瓷封装外壳及其封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210882739.4A CN115295421B (zh) | 2022-07-26 | 2022-07-26 | 兼容性陶瓷封装外壳及其封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115295421A CN115295421A (zh) | 2022-11-04 |
CN115295421B true CN115295421B (zh) | 2023-09-08 |
Family
ID=83824695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210882739.4A Active CN115295421B (zh) | 2022-07-26 | 2022-07-26 | 兼容性陶瓷封装外壳及其封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115295421B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4675243A (en) * | 1983-02-25 | 1987-06-23 | Shinko Electric Industries Co., Ltd. | Ceramic package for semiconductor devices |
CN102769007A (zh) * | 2012-08-10 | 2012-11-07 | 福建闽航电子有限公司 | 一种集成电路封装的焊盘结构 |
CN209119070U (zh) * | 2018-11-21 | 2019-07-16 | 浙江长兴电子厂有限公司 | 一种陶瓷封装外壳 |
CN112820710A (zh) * | 2020-12-30 | 2021-05-18 | 中国电子科技集团公司第十三研究所 | 一种三维立体封装外壳 |
-
2022
- 2022-07-26 CN CN202210882739.4A patent/CN115295421B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4675243A (en) * | 1983-02-25 | 1987-06-23 | Shinko Electric Industries Co., Ltd. | Ceramic package for semiconductor devices |
CN102769007A (zh) * | 2012-08-10 | 2012-11-07 | 福建闽航电子有限公司 | 一种集成电路封装的焊盘结构 |
CN209119070U (zh) * | 2018-11-21 | 2019-07-16 | 浙江长兴电子厂有限公司 | 一种陶瓷封装外壳 |
CN112820710A (zh) * | 2020-12-30 | 2021-05-18 | 中国电子科技集团公司第十三研究所 | 一种三维立体封装外壳 |
Also Published As
Publication number | Publication date |
---|---|
CN115295421A (zh) | 2022-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3432982B2 (ja) | 表面実装型半導体装置の製造方法 | |
JP3112949B2 (ja) | ポリマースタッドグリッドアレイ | |
US9167710B2 (en) | Embedded packaging with preformed vias | |
US8618641B2 (en) | Leadframe-based semiconductor package | |
US20100170706A1 (en) | Electronic module and method for manufacturing an electronic module | |
JPS6290953A (ja) | 樹脂封止型半導体装置 | |
US20120306064A1 (en) | Chip package | |
JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
KR100271676B1 (ko) | 반도체장치용패키지및반도체장치와그들의제조방법 | |
US20070130554A1 (en) | Integrated Circuit With Dual Electrical Attachment Pad Configuration | |
US6026221A (en) | Prototyping multichip module | |
KR20020052930A (ko) | 반도체장치 및 그 제조방법 | |
CN115295421B (zh) | 兼容性陶瓷封装外壳及其封装方法 | |
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
JPH0194636A (ja) | 半導体装置 | |
JPS617657A (ja) | マルチチツプパツケ−ジ | |
US12021011B2 (en) | Solder surface features for integrated circuit packages | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
WO1999026288A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
JPS58134450A (ja) | 半導体装置およびその製造方法 | |
KR20020028473A (ko) | 적층 패키지 | |
WO1999028970A1 (fr) | Dispositif a semi-conducteur et procede de production | |
KR100704311B1 (ko) | 내부리드 노출형 반도체 칩 패키지와 그 제조 방법 | |
JPH11102991A (ja) | 半導体素子搭載フレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |