CN208538837U - 薄膜覆晶封装结构 - Google Patents

薄膜覆晶封装结构 Download PDF

Info

Publication number
CN208538837U
CN208538837U CN201820579106.5U CN201820579106U CN208538837U CN 208538837 U CN208538837 U CN 208538837U CN 201820579106 U CN201820579106 U CN 201820579106U CN 208538837 U CN208538837 U CN 208538837U
Authority
CN
China
Prior art keywords
layer
chip
flip chip
package structure
structure membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820579106.5U
Other languages
English (en)
Inventor
卢智宏
杨毓儒
杨正彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ILI Techonology Corp
Original Assignee
ILI Techonology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ILI Techonology Corp filed Critical ILI Techonology Corp
Application granted granted Critical
Publication of CN208538837U publication Critical patent/CN208538837U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型提供一种薄膜覆晶封装结构，包括可挠性线路载板、芯片以及防焊层。可挠性线路载板包括可挠性基板以及线路层。可挠性基板具有芯片接合区。线路层配置于可挠性基板上。线路层包括多个内引脚、多个线路以及多个外引脚。多个内引脚对应于芯片接合区配置。多个线路围绕多个内引脚。多个线路位于多个外引脚与多个内引脚之间，且内引脚的最大厚度小于线路的最大厚度。芯片配置于可挠性线路载板上且位于芯片接合区内，且芯片电性连接于多个内引脚。防焊层位于线路层上，且暴露出多个内引脚与多个外引脚。因此，薄膜覆晶封装结构可以具有较佳的良率及可靠度。

Description

薄膜覆晶封装结构
技术领域
本实用新型涉及一种封装结构，尤其涉及一种薄膜覆晶封装结构。
背景技术
随着电子科技的不断演进，所生产的集成电路元件更加轻薄短小、功能复杂、高接点数(high I/O count)、高频化以及多元化。在此发展趋势下，薄膜覆晶(chip on film；COF)封装满足了其封装需求。薄膜覆晶封装是一种通过导电凸块将芯片与可挠性线路载板上的引脚接合的封装技术。相较于传统使用的印刷电路板，薄膜覆晶封装是将导电电路及其电子零件直接安装于可挠性基板上，以使封装结构可达到更轻薄短小及可挠的目的。
在现行的可挠性线路载板的线路结构中，可挠性基板与导电电路之间可能会由于应力的关系而导致剥离(peeling)，特别是导电电路的内引脚与可挠性基板的接合处。因此，如何降低可挠性基板与导电电路剥离的可能，以进一步提升薄膜覆晶封装结构的良率及产品可靠度，实已成目前亟欲解决的课题。
实用新型内容
本实用新型提供一种薄膜覆晶封装结构，其具有较佳的良率及可靠度。
本实用新型的薄膜覆晶封装结构包括可挠性线路载板、芯片以及防焊层。可挠性线路载板包括可挠性基板以及线路层。可挠性基板具有芯片接合区。线路层配置于可挠性基板上。线路层包括多个内引脚、多个线路以及多个外引脚。多个内引脚对应于芯片接合区配置。多个线路围绕多个内引脚。多个线路位于多个外引脚与多个内引脚之间，且内引脚的最大厚度小于线路的最大厚度。芯片配置于可挠性线路载板上且位于芯片接合区内，且芯片电性连接于多个内引脚。防焊层位于线路层上，且暴露出多个内引脚与多个外引脚。
在本实用新型的一实施例中，上述的线路层的杨氏模量大于可挠性基板的杨氏模量。
在本实用新型的一实施例中，上述的内引脚的最大厚度与线路的最大厚度的比值介于20％至90％。
在本实用新型的一实施例中，上述的线路层为单一模层。
在本实用新型的一实施例中，上述的薄膜覆晶封装结构还包括助焊层。助焊层覆盖于线路层上，且助焊层的材质不同于线路层的材质。
在本实用新型的一实施例中，上述的薄膜覆晶封装结构还包括多个连接端子。连接端子位于芯片与可挠性线路载板之间，且芯片通过多个连接端子电性连接至线路层。
在本实用新型的一实施例中，上述的线路具有第一上表面，内引脚具有第二上表面，且第一上表面与第二上表面不共面。
在本实用新型的一实施例中，上述的外引脚的最大厚度小于线路的最大厚度。
在本实用新型的一实施例中，上述的薄膜覆晶封装结构还包括封装层。封装层至少位于可挠性线路载板与芯片之间，且包覆内引脚。
在本实用新型的一实施例中，上述的封装层还包覆芯片。
基于上述，在本实用新型的薄膜覆晶封装结构中，芯片与线路层的内引脚电性连接，且内引脚的最大厚度小于线路的最大厚度。因此，在薄膜覆晶封装结构的制造过程或是成品中，可以降低线路层与可挠性基板剥离的可能。如此一来，薄膜覆晶封装结构可以具有较佳的良率及可靠度。
为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1G是依照本实用新型的第一实施例的一种薄膜覆晶封装结构的制作方法的剖面示意图；
图1H是依照本实用新型的第一实施例的一种薄膜覆晶封装结构的上视示意图；
图2A至图2B是依照本实用新型的第二实施例的一种薄膜覆晶封装结构的部分制作方法的剖面示意图；
图3是依照本实用新型的第三实施例的一种薄膜覆晶封装结构的剖面示意图。
附图标记说明
100、300：薄膜覆晶封装结构；
110：可挠性线路载板；
120：可挠性基板；
120a：表面；
120b：侧边；
120h：可挠性基板的厚度；
121：芯片接合区；
130：线路层；
130a：导电层；
130b：图案化导电层；
130c：开口；
131：内引脚；
131h：内引脚的最大厚度；
131a：第一上表面；
131b：第一下表面；
132：线路；
132h：线路的最大厚度；
132a：第二上表面；
132b：第二下表面；
133：外引脚；
133h：外引脚的最大厚度；
133a：第三上表面；
133b：第三下表面；
140：助焊层；
150：防焊层；
151：开口；
160：连接端子；
170：芯片；
171：主动面；
172：芯片背面；
180、380：封装层；
230a：第一导电层；
230b：第二导电层。
具体实施方式
图1A至图1G是依照本实用新型的第一实施例的一种薄膜覆晶封装结构的制作方法的剖面示意图。图1H是依照本实用新型的第一实施例的一种薄膜覆晶封装结构的上视示意图。
本实施例的薄膜覆晶封装结构100的制作方法包括下列步骤。首先，请参照图1A，提供一可挠性基板120。可挠性基板120的材料例如是聚亚酰胺 (polyimide；PI)或其他可挠性材料，以使具有可挠性基板120的薄膜覆晶封装结构100(示出于图1G或图1H)可以在受到外力时对应地被挠曲或弯曲。
接着，请继续参照图1A，在可挠性基板120上形成一导电层130a。一般而言，导电层130a可以通过沉积制程和/或电镀制程等其他适宜的制程以在可挠性基板120的表面120a上形成。此外，基于导电性的考量，导电层130a 一般是使用金属材料，但本实用新型不限于此。在其他实施例中，导电层130a 也可以使用合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、其他适宜的导电材料、或是金属材料与其他导材料的堆迭层。
接着，请参照图1B，在可挠性基板120上形成导电层130a之后，可以通过例如微影及蚀刻制程以对覆盖于可挠性基板120的表面120a上的导电层 130a(示出于图1A)进行图案化，以形成图案化导电层130b。图案化导电层 130b具有一开口130c，以暴露出部分的可挠性基板120。在本实施例中，图案化导电层130b例如为条状，但本实用新型不限于此。
接着，请参照图1C，在形成图案化导电层130b之后，可以对部分的图案化导电层130b进行薄化制程，以形成线路层130。具体而言，可以通过蚀刻制程以移除位于开口130c附近的部分图案化导电层130b(示出于图1B)，以构成线路层130的内引脚131。此外，未薄化的其余部分的图案化导电层 130b可以构成线路层130的线路132。换言之，这些线路132可以围绕这些内引脚131，且内引脚131的最大厚度131h小于线路132的最大厚度132h。
在本实施例中，由于内引脚131是经由薄化制程之后所形成，因此，内引脚131的第一上表面131a与线路132的第二上表面132a相连但不共面 (coplanar)，而内引脚131的第一下表面131b与线路132的第二下表面132b 相连且共面。
在本实施例中，可以对位于可挠性基板120侧边120b附近的部分图案化导电层130b进行薄化制程，以构成线路层130的外引脚133。换言之，这些线路132可以位于这些外引脚133与这些内引脚131之间，且外引脚133的最大厚度133h小于线路132的最大厚度132h。在本实施例中，外引脚133 的最大厚度133h与内引脚131的最大厚度131h大致上相同，但本实用新型不限于此。除此之外，由于外引脚133是经由薄化制程之后所形成，因此，外引脚133的第三上表面133a与线路132的第二上表面132a相连但不共面，而外引脚133的第三下表面133b与线路132的第二下表面132b相连且共面。
在其他实施例中，外引脚133也可以不进行薄化制程。换言之，可以使外引脚133的最大厚度133h与线路132的最大厚度132h可以大致上相同。
在本实施例中，线路层130的杨氏模量(Young's modulus)大于可挠性基板120的杨氏模量，且线路层130的最大厚度132h(在本实施例中即为线路132的最大厚度132h)小于可挠性基板120的厚度120h。如此一来，可以使由可挠性基板120与线路层130所构成的薄膜覆晶封装结构100(示出于图1G或图1H)具有较佳的可挠性。
接着，请参照图1D。在本实施例中，在形成线路层130的内引脚131、线路132及外引脚133之后，可以于线路层130上形成助焊层140。助焊层 140可以通过电镀制程形成。也就是说，助焊层140可以共形(conformal) 覆盖于线路层130上。一般而言，助焊层140的材质不同于线路层130的材质，并且，相较于线路层130的材质，助焊层140的材质可以使后续形成的焊料贴覆于其上。举例而言，线路层130的材质可以为包括铜，而助焊层140 的材质可以包括锡，但本实用新型不限于此。
在其他实施例中，也可以不具有类似于图1D的助焊层140。
接着，请参照图1E，在线路层130上形成防焊层150。防焊层150覆盖线路层130的线路132，且暴露出线路层130的内引脚131与外引脚133。防焊层150具有开口151，且开口151暴露出线路层130的内引脚131以及部分的可挠性基板120，以定义出芯片接合区121。
接着，请参照图1F，在线路层130上配置芯片170。芯片170通过覆晶 (flip-chip)接合的方式配置于芯片接合区121内，且芯片170与内引脚131 电性连接。详细而言，在本实施例中，可以先在内引脚131上形成多个连接端子160。连接端子160例如为焊球，但本实用新型不限于此。接着，以将芯片170的主动面171面向线路层130的方式，将芯片170置于连接端子160 上，并通过加压及加热的方式使连接端子160融熔且与芯片170的主动面171 相连接。
一般而言，在复合材料上具有应力时，容易使材料的介面(interface)之间产生裂面。而上述的应力可以是外部所施加的压力所产生的外应力，或是内部因挠曲、膨胀系数不同或其他可能的原因所产生的内应力。也就是说，当通过加压及加热的方式而使芯片170与线路层130电性连接时，可能会由于应力的关系，而使可挠性基板120与线路层130之间或是线路层130内，产生断裂而导致剥离。在本实施例中，由于内引脚131是经由薄化制程之后所形成，因此，相较于未经由薄化制程的内引脚，本实施例的内引脚131具有较佳的应力承受度。如此一来，当将芯片170配置于内引脚131上时，可以降低可挠性基板120与线路层130之间的剥离，或是内引脚131内部的断裂，而使薄膜覆晶封装结构100具有较佳的良率及可靠度。
接着，请参照图1G，在配置芯片170之后，可以于可挠性基板120上形成封装层180。封装层180至少位于可挠性线路载板110与芯片170之间，以包覆内引脚131、连接端子160以及芯片170的主动面171。
经过上述制程后即可大致上完成本实施例的薄膜覆晶封装结构100的制作。请同时参照图1G与图1H，上述的薄膜覆晶封装结构100包括可挠性线路载板110、芯片170以及防焊层150。可挠性线路载板110包括可挠性基板 120以及线路层130。可挠性基板120具有芯片接合区121。线路层130配置于可挠性基板120上。线路层130包括多个内引脚131、多个线路132以及多个外引脚133。多个内引脚131对应于芯片接合区121配置。多个线路132 围绕多个内引脚131。多个线路132位于多个外引脚133与多个内引脚131 之间，且内引脚131的最大厚度131h小于线路132的最大厚度132h。芯片 170配置于可挠性线路载板110上且位于芯片接合区121内，且芯片170电性连接于多个内引脚131。防焊层150位于线路层130上，且暴露出多个内引脚131与多个外引脚133。
在本实施例中，内引脚131的最大厚度131h与线路132的最大厚度132h 的比值介于20％至90％。如此一来，内引脚131可以具有较佳的导电性及应力承受度。
在本实施例中，封装层180暴露出芯片170的芯片背面172，但本实用新型不限于此。
图2A至图2B是依照本实用新型的第二实施例的一种薄膜覆晶封装结构的部分制作方法的剖面示意图。本实施例的薄膜覆晶封装结构与前述实施例的薄膜覆晶封装结构100在结构上相似，主要差别在于制作方法的不同。
请参照图2A，在本实施例中，可以在可挠性基板120形成图案化的第一导电层230a。
接着，请参照图2B，在形成图案化的第一导电层230a之后，可以通过电镀、沉积或其他适宜的方法，以于部分的第一导电层230a上形成与第一导电层230a相接触的第二导电层230b。如此一来，第一导电层230a与第二导电层230b可以构成线路层130的线路132，而未与第二导电层230b相接触的其余第一导电层230a可以构成线路层130的内引脚131与外引脚133。
接着，可以接续类似于图1D至图1F所示出的制作方法，以完成本实施例的薄膜覆晶封装结构。
图3是依照本实用新型的第三实施例的一种薄膜覆晶封装结构的剖面示意图。本实施例的薄膜覆晶封装结构300与前述实施例的薄膜覆晶封装结构 100相似，主要差别在于：封装层380位于可挠性线路载板110与芯片170 之间，以包覆内引脚131、连接端子160以及芯片170的主动面171，且还包覆芯片170的芯片背面172。
综上所述，在本实用新型的薄膜覆晶封装结构中，芯片是通过覆晶接合的方式与线路层的内引脚电性连接，且内引脚的最大厚度小于线路的最大厚度。因此，在薄膜覆晶封装结构的制造过程或是成品中，可以降低线路层与可挠性基板剥离的可能。如此一来，薄膜覆晶封装结构可以具有较佳的良率及可靠度。
虽然本实用新型已以实施例揭示如上，然其并非用以限定本实用新型，任何所属技术领域中技术人员，在不脱离本实用新型的精神和范围内，当可作些许的更改与润饰，故本实用新型的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种薄膜覆晶封装结构，其特征在于，包括可挠性线路载板、芯片以及防焊层，其中：
所述可挠性线路载板包括可挠性基板以及线路层；
所述可挠性基板具有芯片接合区；
所述线路层配置于所述可挠性基板上，其中所述线路层包括多个内引脚、多个线路及多个外引脚，所述多个内引脚对应于所述芯片接合区配置，所述多个线路围绕所述多个内引脚，多个线路位于所述多个外引脚与所述多个内引脚之间，且所述多个内引脚的最大厚度小于所述多个线路的最大厚度；
所述芯片配置于所述可挠性线路载板上且位于所述芯片接合区内，且所述芯片电性连接于所述多个内引脚；且
所述防焊层位于所述线路层上，且所述防焊层暴露出所述多个内引脚与所述多个外引脚。
2.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，所述线路层的杨氏模量大于所述可挠性基板的杨氏模量。
3.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，多个内引脚的最大厚度与所述多个线路的最大厚度的比值介于20％至90％。
4.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，所述线路层为单一模层。
5.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，还包括：
助焊层，覆盖于所述线路层上，且所述助焊层的材质不同于所述线路层的材质。
6.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，还包括：
多个连接端子，位于所述芯片与所述可挠性线路载板之间，且所述芯片通过所述多个连接端子电性连接至所述线路层。
7.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，所述内引脚具有第一上表面，多个线路具有第二上表面，多个所述且所述第一上表面与所述第二上表面不共面。
8.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，所述多个外引脚的最大厚度小于所述多个线路的最大厚度。
9.根据权利要求1所述的薄膜覆晶封装结构，其特征在于，还包括：
封装层，至少位于所述可挠性线路载板与所述芯片之间，且包覆所述多个内引脚。
10.根据权利要求9所述的薄膜覆晶封装结构，其特征在于，所述封装层还包覆所述芯片。
CN201820579106.5U 2018-01-26 2018-04-23 薄膜覆晶封装结构 Active CN208538837U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107201292U TWM563659U (zh) 2018-01-26 2018-01-26 薄膜覆晶封裝結構
TW107201292 2018-01-26

Publications (1)

Publication Number Publication Date
CN208538837U true CN208538837U (zh) 2019-02-22

Family

ID=63642150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820579106.5U Active CN208538837U (zh) 2018-01-26 2018-04-23 薄膜覆晶封装结构

Country Status (2)

Country Link
CN (1) CN208538837U (zh)
TW (1) TWM563659U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112423464A (zh) * 2019-08-21 2021-02-26 颀邦科技股份有限公司 软性电路板的辅助量测线路
CN112992843A (zh) * 2019-12-12 2021-06-18 南茂科技股份有限公司 薄膜覆晶封装结构和其制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
TWI669801B (zh) * 2018-09-04 2019-08-21 頎邦科技股份有限公司 撓性基板
CN117153838A (zh) * 2019-06-17 2023-12-01 联发科技股份有限公司 半导体封装结构
TWI726441B (zh) * 2019-10-08 2021-05-01 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112423464A (zh) * 2019-08-21 2021-02-26 颀邦科技股份有限公司 软性电路板的辅助量测线路
CN112423464B (zh) * 2019-08-21 2022-04-19 颀邦科技股份有限公司 软性电路板的辅助量测线路
CN112992843A (zh) * 2019-12-12 2021-06-18 南茂科技股份有限公司 薄膜覆晶封装结构和其制作方法
CN112992843B (zh) * 2019-12-12 2022-09-13 南茂科技股份有限公司 薄膜覆晶封装结构和其制作方法

Also Published As

Publication number Publication date
TWM563659U (zh) 2018-07-11

Similar Documents

Publication Publication Date Title
CN208538837U (zh) 薄膜覆晶封装结构
US6670718B2 (en) Wiring board utilizing a conductive member having a reduced thickness
US6359221B1 (en) Resin sealed semiconductor device, circuit member for use therein
US8772089B2 (en) Chip package structure and manufacturing method thereof
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JP2014179476A (ja) モジュールおよびその製造方法
JP2002289739A (ja) 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP2008084959A (ja) 半導体装置及びその製造方法
CN109671693A (zh) 电路引脚结构
TW201320276A (zh) 封裝基板及其製法
TWI227051B (en) Exposed pad module integrated a passive device therein
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
KR20000048246A (ko) 반도체 장치 제조용 캐리어 기판
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
KR20040030301A (ko) 회로 장치의 제조 방법
TWI590407B (zh) 半導體封裝結構及其製作方法
JP2008147266A (ja) 半導体装置及びその製造方法
CN107170715B (zh) 半导体封装结构及其制作方法
CN107658286A (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP2002050715A (ja) 半導体パッケージの製造方法
TW201203411A (en) Manufacturing method of chip package and chip package manufactured using the same
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2652222B2 (ja) 電子部品搭載用基板
US10187979B2 (en) Wiring substrate and electronic component device
TWI582903B (zh) 半導體封裝結構及其製作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210129

Address after: Grand Cayman Islands

Patentee after: Yili Technology (Cayman) Co., Ltd

Address before: No.1, 10th floor, No.1, Taiyuan Second Street, Zhubei City, Xinzhu County

Patentee before: ILI TECHNOLOGY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220422

Address after: Hsinchu County, Taiwan, China

Patentee after: ILI TECHNOLOGY Corp.

Address before: Grand Cayman

Patentee before: Yili Technology (Cayman) Co.,Ltd.