CN107658286A - 半导体元件安装用基板、半导体装置及它们的制造方法 - Google Patents

半导体元件安装用基板、半导体装置及它们的制造方法 Download PDF

Info

Publication number
CN107658286A
CN107658286A CN201710352217.2A CN201710352217A CN107658286A CN 107658286 A CN107658286 A CN 107658286A CN 201710352217 A CN201710352217 A CN 201710352217A CN 107658286 A CN107658286 A CN 107658286A
Authority
CN
China
Prior art keywords
semiconductor element
element mounting
external terminal
terminal portions
inside end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710352217.2A
Other languages
English (en)
Other versions
CN107658286B (zh
Inventor
池田崇挥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chang Wah Technology Co Ltd
Original Assignee
Ulead Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulead Ltd By Share Ltd filed Critical Ulead Ltd By Share Ltd
Publication of CN107658286A publication Critical patent/CN107658286A/zh
Application granted granted Critical
Publication of CN107658286B publication Critical patent/CN107658286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供半导体元件安装用基板、半导体装置及它们的制造方法，所述半导体元件安装用基板具有：半导体元件安装区域，设置于导电性基板的表面侧的预定区域；内部端子部，设置于所述半导体元件安装区域的周围，并包括所述表面侧的平坦面；外部端子部，与所述内部端子部分离设置，并包括所述表面侧的平坦面；第1配线部至少在所述表面侧的平坦面上对所述内部端子部和所述外部端子部进行电连接；第2配线部，对所述内部端子部和所述外部端子部进行电连接，并被设置为高度低于所述表面侧的平坦面；及凹陷区域，设置于至少所述导电性基板的表面侧的半导体元件安装区域、所述内部端子部、所述外部端子部、所述第1配线部及所述第2配线部之外的区域。

Description

半导体元件安装用基板、半导体装置及它们的制造方法
技术领域
本发明涉及半导体元件安装用基板、半导体装置及它们的制造方法。
背景技术
近年来，如移动电话等所代表的那样，正在进行电子设备的小型化和薄型化。为此，针对这样的电子设备中所使用的半导体装置，也需要实现高密度化、小型化、轻量化及向电路基板的高密度实装化。
现有技术中，半导体装置是藉由如下方式制作的，即：对导电性基板进行蚀刻加工或压力加工以获得引线架(lead frame)，在该引线架上安装半导体元件，并藉由引线键合(wire bonding)等进行连接，之后，使用密封树脂对其整体进行覆盖。
另外，为了实现小型化和高密度配置化，还提出了在进行树脂密封之后将导电性基板除去的类型的半导体装置。
在该半导体装置中，在具有导电性的基材的两个表面上形成被实施了预定图案化的抗蚀掩模(resist mask)，并在从该抗蚀掩模露出的基材上进行被覆(plating)处理，由此设置作为镀层的导电性金属。接下来，以表面侧的镀层为掩模(mask)，从表面侧进行半蚀刻，据此形成半导体元件安装用晶片垫(die pad)部和用于外部连接的引线部，然后藉由去除抗蚀掩模，首先形成半导体元件安装用基板。
接下来，在所形成的半导体元件安装用基板上安装半导体元件，并在对其进行引线键合之后实施树脂密封，然后以背面侧的镀层为掩模，对预定位置处的导电性基板进行蚀刻去除，据此可制作将晶片垫部和引线部进行了分离的半导体装置。
例如，这样的将导电性基板除去的类型的半导体装置被公开在专利文献1中。
另外，在对这些半导体装置进行小型化和薄型化的同时还进行高密度实装化的专利文献2中，还公开了一种在采用密封树脂对上述的配线层进行树脂密封之后，使用去除基板等的方法，在晶片垫部的下侧也配置外部端子的Fan-In型半导体装置。据此可配置多列外部端子部，进而可实现多引脚(pin)化。
[现有技术文献]
专利文献
专利文献1:日本特开2007－150372号公报
专利文献2:日本特开2013－80957号公报
发明内容
[发明要解决的课题]
然而，在专利文献2所述的半导体装置中，需要配置对内部端子部和外部端子部进行连接的配线部，故在外部端子部之间配置多个(plural)该配线部时会受到很大限制。为此，在外部端子部超过200个引脚的多引脚的半导体装置中，一般不使用导电性基板，而是使用例如在聚酰亚胺胶带(polyimide tape)等胶带基材上进行了铜箔的积层的TAB(tapeautomated bonding)胶带。由于聚酰亚胺胶带价格较高且制造工序较复杂，故与使用导电性基板的半导体装置相比，存在成本较高的问题。
因此，本发明是鉴于上述问题而提出的，其目的在于提供一种半导体元件安装用基板、半导体装置及它们的制造方法，其中，在半导体元件安装用基板上安装半导体元件，并在进行树脂密封之后，藉由从背面进行蚀刻加工，以使晶片垫部和引线部分离，据此形成半导体装置，与现有技术相比，可进一步实现多引脚化、小型化及高密度实装化。
[用于解决课题的手段]
为了实现上述目的，基于本发明的一方面的半导体元件安装用基板具有：
半导体元件安装区域，其设置于导电性基板的表面侧的预定区域；
内部端子部，其设置于该半导体元件安装区域的周围，并包括所述表面侧的平坦面；
外部端子部，其与该内部端子部分开设置，并包括所述表面侧的平坦面；
第1配线部，其在至少所述表面侧的平坦面上对所述内部端子部和所述外部端子部进行电连接；
第2配线部，其对所述内部端子部和所述外部端子部进行电连接，并被设置为高度低于所述表面侧的平坦面；及
凹陷区域，其设置于至少所述导电性基板的表面侧的半导体元件安装区域、所述内部端子部、所述外部端子部、所述第1配线部及所述第2配线部之外的区域。
[发明的效果]
根据本发明，能够提供一种可实现多引脚化、小型化及高密度实装化的半导体元件安装用基板和半导体装置。
附图说明
图1为本发明第1实施方式的半导体元件安装用基板的一例的示意图。
图2为本发明第1实施方式的半导体元件安装用基板的配线部的一例的示意图。
图3为本发明第1实施方式的半导体元件安装用基板的配线部的制造方法的一例的示意图。
图4为本发明第1实施方式的半导体装置的一例的截面图。
图5为本发明第1实施方式的半导体装置的变形例的半导体装置的截面图。
图6为本发明第2实施方式的Fan-In型半导体元件安装用基板的一例的截面图。
图7为本发明第2实施方式的Fan-In型半导体装置的一例的截面图。
图8为本发明的Fan-In型半导体装置的一例的示意图。
图9为本发明第1实施方式的半导体装置的制造方法的一例的前一半的一系列步骤的示意图。
图10为本发明第1实施方式的半导体元件安装用基板的制造方法的一例的后一半的一系列步骤的示意图。
图11为本发明的实施方式的半导体装置的制造方法的一例的前一半的一系列步骤的示意图。
图12为本发明的实施方式的半导体装置的制造方法的一例的后一半的一系列步骤的示意图。
[符号说明]
10：导电性基板，20、20a：半导体元件安装区域，22：半导体元件安装部，30：内部端子部，40、40a：外部端子部，50：配线部，60、70：凹陷区域，80：表面镀层，81、81a：背面镀层，100、101：半导体元件安装用基板，110：半导体元件，120：键合线(bonding wire)，130、140：树脂，200、201、202：半导体装置
具体实施方式
下面参照附图对用于实施本发明的方式进行说明。
[第1实施方式]
＜半导体元件安装用基板＞
下面基于附图对本发明第1实施方式的半导体元件安装用基板进行说明。
图1是本发明第1实施方式的半导体元件安装用基板(以下也称「引线架」)的一例的示意图。需要说明的是，图1中所示的并不是沿配线部50进行截断的截面，而是沿与配线部50相交的那样的直线进行切断的截面。
如图1所示，第1实施方式的半导体元件安装用基板100具有：导电性基板10；作为半导体元件安装区域20而发挥功能的半导体元件安装部22；用于与半导体元件的电极进行连接的内部端子部30；用于与外部设备(图中未示)进行连接的外部端子部40；对内部端子部20和外部端子部40进行电连接的配线部50；第1凹陷区域60；第2凹陷区域70；表面镀层80；及背面镀层81。需要说明的是，也可将半导体元件安装区域20下方的整体部分称为“晶片垫部”。
需要说明的是，就图案而言，在可确保半导体元件安装区域20的情况下，也存在不制作半导体元件安装部22的图案。换言之，在本实施方式中，设置半导体元件安装部22并不是必须的，只要可确保能够安装半导体元件的半导体元件安装区域20即可。例如，藉由确保半导体安装区域20，本发明的半导体元件安装用基板也可应用在半导体元件的下表面上配置外部端子部40的Fan-In型等半导体装置或藉由倒装芯片(flip chip)接合将半导体元件的电极直接连接在内部端子部30上的半导体装置中。下面在第1实施方式中对具有半导体元件安装部22的图案的半导体元件安装用基板100进行说明。
就导电性基板10的材质而言，只要可获得导电性，对其并无特别限定，例如，可以使用铜或铜合金。由于进行树脂密封之后需要对导电性基板10的预定位置进行溶解去除，故一般而言，大多情况下都使用可进行选择性溶解去除的铜或铜合金。
第1实施方式的半导体元件安装用基板100中的半导体元件安装部22、内部端子部30及外部端子部40的各构成部位藉有导电性基板10的没有被进行蚀刻的未加工的剩余的平坦区域构成。另一方面，第1凹陷区域60和第2凹陷区域70(以下可将其简称为「凹陷区域60、70」)则藉由对导电性基板10从其表面侧进行蚀刻而形成，而蚀刻后的导电性基板10的剩余部分、即、凹陷区域60、70的下方区域则构成背面连接部11。另外，在半导体元件安装部22和内部端子部30的表面上藉由电镀形成表面镀层80，并且，在半导体元件安装部22和外部端子部40的背面上也藉由电镀形成背面镀层81。
内部端子部30和外部端子40藉由配线部50进行电连接，也藉由对导电性基板10进行蚀刻加工而形成的背面连接部11进行连接。另外，半导体元件安装部22还藉由背面连接部11与各内外部端子部30、40和配线部50进行连接。
表面镀层80至少形成在内部端子部30的表面上。在形成半导体元件安装部22的情况下，在半导体元件安装部22的表面上可形成表面镀层80。这里，对该表面镀层80中所使用的被覆金属的种类并无特别限定，然而，对其进行选择时需要进行如下考虑。
由于内部端子部30的表面镀层80的最上表面包括作为与半导体元件的电极进行引线键合而连接的内部电极而发挥功能的部分，故需要选择适于进行键合线等的连接的被覆金属。例如，在Au线的情况下，可为镀Ag、镀Au、镀Pd等。
背面镀层81至少形成在外部端子部40上。在形成半导体元件安装部22的情况下，在半导体元件安装部22的背面上也可形成背面镀层81。由于该外部端子部40的背面镀层81包括作为与外部设备连接的外部电极而发挥功能的部分，故需要选择适于与外部设备连接的被覆金属。由于与外部设备的连接一般而言大多采用焊料球等焊料系合金，故可为焊料湿润性(wettability)较佳且与焊料的接合性也较好的镀Au(金)、镀Pd等。
再有，由于表面镀层80和背面镀层81一般而言是藉由同时进行电镀而形成的，故优选为具有相同的被覆结构。例如，可为从导电性基板10的接触面朝向外侧按照Ni、Pd及Au的顺序进行积层的被覆积层。
另外，表面镀层80和背面镀层81的镀层种类也可不同。例如，表面可为键合性良好的镀Ag，而背面则可为按照焊料湿润性较佳的Ni、Pd及Au的顺序进行积层的被覆积层。
需要说明的是，在内部端子部和配线部的背面侧并没有形成类似外部端子背面镀层43那样的镀层。
在导电性基板10的相当于半导体元件安装部22、内部端子部30、外部端子部40及配线部50以外的区域，从表面侧藉由蚀刻加工设置了凹陷区域60、70。
藉由形成凹陷区域60、70，可形成半导体元件安装部22、内部端子部30、外部端子部40及配线部50。另外，由于导电性基板10的背面侧没有被进行蚀刻加工，没有形成凹陷，故，就背面侧而言，由整个材料表面(即，材料表面整体)连接。
需要说明的是，就背面连接部11而言，在安装半导体元件并实施树脂密封之后，藉由以背面镀层为掩模从背面侧进行蚀刻加工以进行去除，可使半导体元件安装部、内部端子部及外部端子部分别独立。
这里，所设置的凹陷区域60、70的深度为导电性基板10的“板厚的1/2”至“板厚－0.03mm”。
如果凹陷深度小于“板厚的1/2”，则树脂封密封后的蚀刻加工量变多，蚀刻时间变长，容易出现蚀刻液对一部分镀层进行了蚀刻的不良情况。如果超过“板厚－0.03mm”，则所形成的背面连接金属部变薄，存在搬送时可能会发生变形的不良情况。凹陷深度优选为“板厚－0.05mm”至“板厚－0.03mm”。
接下来基于图2和图3对作为本发明的特征的配线部进行说明。图2是本发明第1实施方式的半导体元件安装用基板的配线部的一例的示意图。图2的(a)是本发明的配线部的一例的放大图。图2的(b)是现有技术中的配线部的一例的放大图。
如图2的(b)所示，现有技术中的配线部250被形成为在与内部端子部230或外部端子部240的上表面相同的面上具有一定的宽度。配线部250被构成为用于对外部端子部240和内部端子部230进行电连接。内部端子部230藉由半导体元件的电极和键合线等进行连接，故被配置在半导体元件的周边。一般而言，外部端子部240在半导体装置的外形周边被配置为1列，然而，也存在藉由多引脚化而在外形周边被配置为2列、3列等的多列的情况。另外，如后所述，在不形成晶片垫部并可确保半导体元件安装区域的情况下，也存在采用绝缘性黏着剂等对半导体元件进行安装，并在半导体元件的下表面上也配置外部端子的Fan-In型半导体装置，其中，外部端子被配置为矩阵状。为此，外部端子部240和内部端子部230藉由配线部250进行电连接。此时，在现有技术中，例如，如专利文献2所述，配线部250具有一定的宽度，并且在外部端子部240之间形成了多个配线部250。就配线部250的宽度而言，虽然也会受到从表面侧开始的凹陷深度的影响，但仍为0.06mm至0.15mm。随着半导体装置的小型化或多引脚化，需要进一步减小配线部250的宽度。然而，进行蚀刻加工时，为了确保配线部250的宽度，需要为0.06mm以上，如果小于0.06mm，则抗蚀掩模和导电性基板之间的密着力下降，难以正常地进行蚀刻加工，进而导致不能加工配线部250的可能性增高。
本发明的发明人藉由反复试验和不断摸索获得了本发明。本发明第1实施方式的半导体元件安装用基板100的特征在于，就对外部端子部40和内部端子部30进行连接的配线部50的一部分而言，其高度在形成了表面镀层80的面侧被形成为与内部端子部30的高度相比较低。另外，就被形成为低于内部端子部30的高度的配线部50的与长度方向(延伸方向)正交的截面形状而言，其具有从形成了表面镀层80的面侧突出的凸形形状。
在现有技术中，如专利文献1所述，当实施基于为了形成内部端子部230或外部端子部240的形状而进行的从表面侧开始的蚀刻的凹陷加工时，在将表面镀层形成为掩模的情况下，配线部250上需要镀层，此外其下侧的配线部250上也需要平坦部。尽管详细内容将在后面详述，然而，在本发明第1实施方式的半导体元件安装用基板100的制造步骤中，作为实施从表面侧开始的凹陷加工时的掩模，并不使用表面镀层，而是使用凹陷加工专用的光阻(resist)。据此，不需要在配线部50上形成表面镀层80。在本发明中，如图2的(a)所示，配线部50被形成为其高度低于内部端子部30的高度。并且，配线部50的与长度方向正交的截面形状为从表面侧突出的凸形形状。内部端子部30和外部端子部40藉由截面为凸形形状的配线部50进行连接。藉由将配线部50设计为这样的其前端尖突的突起形状，可不需要设置现有技术中的配线部250的上表面的平坦部，进而可减小配线部的间隔(pitch)(即，可减小相当于该平坦部的宽度的量)。换言之，由于现有技术中的配线部250的宽度为0.06mm～0.15mm，故可使配线部的间隔减小0.06mm～0.15mm。需要说明的是，由于内部端子部30的高度与半导体元件安装部22和外部端子部40的高度相同，故配线部50的高度也当然低于半导体元件安装部22和外部端子部40的高度。
第1实施方式的半导体元件安装用基板100的配线部50可由图3所示的方法制得。
图3是本发明第1实施方式的半导体元件安装用基板的配线部的制造方法的一例的示意图。图3的(a)是配线部的蚀刻前的放大图。图3的(b)是配线部的蚀刻初期的放大图。图3的(c)是配线部的蚀刻中期的放大图。图3的(d)是配线部的蚀刻结束后的放大图。
在现有技术中的配线部250上形成平坦部的情况下，需要制作比平坦部的宽度还要大一些的抗蚀掩模。其原因在于，当进行蚀刻加工时，除了下侧之外，还要沿横向进行蚀刻，故也需要对抗蚀掩模的端部的下侧进行去除。故，在本发明中，据此如图3的(a)所示，在配线部50上形成蚀刻速度控制用光阻172。接下来，如图3的(b)所示从表面侧开始进行蚀刻加工。在图3的(c)中，蚀刻加工也沿横向进行，由此可使配线部上面的平坦部消失。在图3的(d)中，蚀刻结束，配线部50被形成为其高度低于内部端子部30的高度，并且具有朝向上表面尖突的凸状形状。在图3的(d)中，凸形形状的前端为锐角，然而，由于被进行了蚀刻加工，故顶点为曲面形状。优选被形成为从内部端子部30的上表面开始低0.01～0.03mm。如果小于0.01mm，则前端部为针状，存在其脱落进而导致的不良情况。另外，如果超过0.03mm，则成为半导体装置时，配线部的厚度变薄，存在使用时可能会发生断线等的不具情况。另外，与密封树脂之间的密着性也会降低。
在本发明中，配线部50上所形成的蚀刻速度控制用光阻172非常重要。蚀刻速度控制用光阻172沿配线50部的长度方向进行配置。蚀刻速度控制用光阻172的宽度被设定为使配线部50的高度低于内部端子部30的上表面。需要说明的是，配线部50的高度可根据蚀刻液的浓度或蚀刻液的吐出压力等进行适当调整。另外，蚀刻速度控制用光阻172的宽度也会受到配线部50两侧的进行凹陷加工的区域的面积的影响。在密集的情况下，由于蚀刻液不易流动，故宽度较窄，而在两侧较宽的情况下，由于蚀刻速度变快，故宽度较宽。基于这些考量，可采用沿配线部50的长度方向能成为均匀的凸形形状的方式对蚀刻速度控制用光阻172的宽度进行设定。
需要说明的是，如果配线部50两侧的进行凹陷加工的区域足够大，并且在配线部50的上表面上可设置平坦部，则也可形成现有技术中的配线部250。被形成为低于内部端子部30的高度的配线部50只要形成在外部端子部40或内部端子部30之间的间隔较窄处即可，并不一定非要形成在间隔较宽处。故，配线部的一部分可具有上述那样的前端尖突的突起形状。
＜第1实施方式的半导体装置＞
接下来参照图4对将上述的半导体元件安装用基板100使用为引线架的半导体装置进行说明。图4是本发明第1实施方式的半导体装置的一例的截面图。需要说明的是，图4所示的并不是沿配线部50而进行截断的截面，而是沿与配线部50相交的那样的直线进行截断的截面图。
本发明第1实施方式的半导体装置200藉由使用上述的半导体元件安装用基板100将半导体元件110安装在半导体元件安装区域20。
在图4中，对形成半导体元件安装部22并其上安装半导体元件110的实例进行说明。需要说明的是，也存在确保了半导体安装区域20而不形成半导体元件安装部22的类型的半导体装置。例如，在半导体元件110的下表面上配置了外部端子部40的Fan-In型半导体装置或倒装芯片接合型半导体装置等。
在半导体元件安装部22上安装半导体元件110，该半导体元件110的电极(图中未示)和在内部端子部30的上表面上所形成的表面镀层80采用键合线120等进行电连接。内部端子部30和外部端子部40藉由配线部50进行连接。另外，在外部端子部40的背面还形成了背面镀层81。
另外，半导体元件110、键合线120、内部端子部30、外部端子部40及配线部50的表面由第1树脂130进行密封，并且整个表面都被覆盖。
之后，对被密封了的半导体元件安装用基板100从背面侧进行蚀刻加工，形成外部端子部40、内部端子部30及配线部50，据此可使外部端子部40、内部端子部30及配线部50分别独立。
在该蚀刻加工过程中，藉由对图1的引线架的背面连接部11进行蚀刻加工，可使各端子30、40、50分离独立。另外，该蚀刻加工是将背面镀层81加工为掩模，故，就具有背面镀层81的外部端子部40而言，并不从背面侧进行蚀刻，而就内部端子部30和配线部50而言，并没有形成背面镀层81，故，从背面被蚀刻，变为薄肉部。半导体元件安装部22在形成了背面镀层81的情况下与外部端子部40同样，而在没有形成背面镀层81的情况下则与内部端子部30同样地变为薄肉部。图4示出了半导体元件安装部22具有背面镀层81的情况。
即，半导体元件安装部22和外部端子部40具有导电性基板10的本来的厚度。另一方面，就内部端子部30而言，由于从背面侧进行了蚀刻加工，故，与半导体元件安装部22和外部端子部40的厚度相比，变薄了。配线部50与内部端子部30同样也从背面进行了蚀刻加工，故，底面的高度与内部端子部30的高度大致相同。大致相同是指不考虑蚀刻的差，只要蚀刻量相同，配线部50和内部端子部40的底面的高度就相同，两个底面位于同一水平面上。另外，如上所述，半导体元件安装部22、内部端子部30及外部端子部40的上表面的高度相同，然而，配线部50的顶点(前端)却低于半导体元件安装部22、内部端子部30及外部端子部40的上表面，也低于凹陷区域60的上端。需要说明的是，半导体元件安装部22、内部端子部30及外部端子部40的上表面与凹陷区域60的上端具有相同的高度，其与作为导电性基板10的未被加工的面的平坦面为同面。第1实施方式的半导体装置200的半导体元件安装部22、内部端子部30、外部端子部40及配线部50在高度方向上具有如上所述的尺寸和配置关系，藉由这样的结构，可获得间隔较窄的半导体装置200。
外部端子部40的背面镀层81的侧面、外部端子部40的侧面及内部端子部30和配线部50的背面由第2密封树脂140进行覆盖，外部端子部40的背面镀层81和半导体元件安装部22的背面镀层81从第2树脂140露出。该露出面用于与外部设备进行连接。
内部端子部30和配线部50如前所述为薄肉部，不会从第2密封树脂部103露出，故不存在与外部设备接触的风险。第1树脂130和第2树脂140可为相同种类的树脂，也可为不同种类的树脂。图4示出了第1树脂130和第2树脂140为不同种类的情况的例子。另外，第2树脂140可与第1树脂130同样地采用模塑(mold)进行成型，并被设置为使半导体装置200的背面侧位于上方，还可使用灌注(potting)装置等从背面侧灌注第2树脂140，由此形成较薄的绝缘性薄膜。
图5是本发明第1实施方式的半导体装置200的变形例的半导体装置201的截面图。变形例的半导体装置201是背面侧的第2树脂与表面侧的第1树脂130为相同种类的树脂，并且背面侧的第2树脂也与第1树脂130同样地采用模塑进行成型的实例。
本发明第1实施方式的半导体装置200、201的特征为，对内部端子部30和外部端子部40进行连接的配线部50的至少一部分形成在内部端子部20的上表面的下侧。由于第1实施方式的半导体装置200、201是藉由使用上述的半导体元件安装用基板100而制作的，故配线部50被形成在内部端子部30的上表面的下侧。另外，安装半导体元件110并由第1树脂130进行密封之后，藉由对背面连接部11进行蚀刻加工，可使半导体元件安装部22和各端子30、40分离独立。这里，配线部50的与配线长度方向正交的截面形状为大致三角形。其形状的大小被形成为，高度为0.1mm左右且底边长度为0.1mm左右。
蚀刻加工的深度与半导体元件安装用基板100的背面连接部11的厚度相等，该厚度优选为0.03mm～0.05mm。如果背面连接部11的厚度小于0.03mm，则半导体元件安装用基板100本身的强度变弱，搬送等时容易出现不良情况。另一方面，如果背面连接部11的厚度超过0.05mm，则由第1树脂130对表面侧进行密封之后，从背面侧开始的蚀刻的蚀刻量变多，蚀刻时的偏差变大。故，可能会存在难以充分确保配线部50的厚度的位置，导致使用时出现断线等的不良情况。故，在制造本发明第1实施方式的半导体装置200、201的情况下，采用第1树脂130对表面侧进行密封之后，对从背面开始的蚀刻的蚀刻量进行适当的管理这点非常重要。
另外，就配线部50而言，其上表面具有凸形形状，如果仅从表面侧进行密封，则容易从第1树脂130发生脱落，故，可采用第2树脂140从背面侧进行密封。藉由采用第2树脂140从背面侧进行密封，可防止配线部50的脱落。
需要说明的是，如果配线部50两侧具有足够大的区域，并且可在配线部50的上表面设置平坦部，则也可形成现有技术中的配线部250。就被形成为低于内部端子部30的高度的配线部50而言，在需要将配线部50配置在外部端子部40或内部端子部30之间的间隔较窄的区域的情况下，其至少形成在该区域。故，配线部的一部分具有上述的形状。
[第2实施方式]
接下来基于图6、图7及图8对本发明第2实施方式的半导体元件安装用基板进行说明。
至此所述的实施方式为，在半导体元件安装部22上安装半导体元件110，并且外部端子部40被配置在半导体元件安装区域20的外侧的Fan-Out型半导体装置的实例。
相对于该Fan-Out型半导体装置，第2实施方式的半导体元件安装用基板101为，确保了半导体元件安装区域20a，并且在半导体元件的下表面上也配置了外部端子部40的如图8所示的Fan-In型半导体装置的实例。
图8是Fan-In型半导体装置的一例的示意图。图8的(a)是Fan-In型半导体装置的平面图，图8的(b)是图8的(a)的由虚线所围成的A部的部分放大图。图8的(a)示出了在半导体元件安装区域20a内设置了FI外部端子(在半导体元件的下侧所配置外部端子)40a的平面结构。这样，在Fan-In型半导体装置中，内部端子部30被配置在半导体元件安装区域20a的周围(外侧)，而就外部端子部40、40a而言，只要与内部端子部30分离即可，不仅在内部端子部30的外侧被配置为外部端子部40，而且在内部端子部30的内侧、即、半导体元件安装区域20内也被配置为FI外部端子40a。需要说明的是，如图8的(b)所示，在由配线部50对内部端子部30和外部端子部40、40a进行电连接这点上来说，与Fan-Out型半导体装置同样。
＜半导体元件安装用基板＞
图6是第2实施方式的Fan-In型半导体元件安装用基板101的一例的截面图。第2实施方式的Fan-In型半导体元件安装用基板101具有被配置在半导体元件的下侧的FI外部端子部40a。FI外部端子部40a的上表面具有作为半导体元件安装区域20a的功能。另外，在FI外部端子部40a的下表面(背面)上也形成背面镀层81a。
本发明第2实施方式的半导体元件安装用基板101不具有由半导体元件安装部22所构成的专用半导体元件安装区域20，而是使用具有背面镀层81a的多个FI外部端子部40a，在多个FI外部端子部40a的表面上横跨安装半导体元件110。故，正确而言，图6所示的半导体元件安装区域20a构成了整个半导体元件安装区域20a的一部分。FI外部端子部40a的背面镀层81a与外部端子40同样地用于与外部设备进行连接，在其他实施方式中，也可采用与第1实施方式的半导体元件安装用基板100同样的结构。需要说明的是，就FI外部端子部40a而言，其上表面也构成了半导体元件安装区域20a，具有作为半导体元件安装部的功能，故也被称为半导体元件安装部40a。
这样，本发明的半导体元件安装用基板局也可适用于Fan-In型半导体元件安装用基板101。在此情况下，内部端子部30和外部端子部40也藉由高度低于内部端子部30的配线部50进行电连接，并且，内部端子部30和FI外部端子部40a也藉由高度低于内部端子部30的配线部50进行电连接。据此，内部端子部30之间的间隔或外部端子部40、40a之间的间隔即使为较窄的区域，内部端子部30和外部端子部40、40a也可被确实地进行连接，不会发生短路等的不良情况。
＜半导体装置＞
图7是第2实施方式的Fan-In型半导体装置的一例的截面图。如图7所示，第2实施方式的半导体装置202具有FI外部端子部40a，在其上表面的半导体元件安装区域20a上藉由绝缘性黏着剂150等安装了半导体元件110。需要说明的是，半导体元件110被横跨安装在多个FI外部端子部40a上，该点与上述相同。
图7和图8所示的第2实施方式的半导体装置202在半导体元件安装区域20a具有多个具备背面镀层81a的FI外部端子部40a，并具有以横跨多个FI外部端子部40a的每个的半导体元件安装区域20a的方式藉由绝缘性黏着剂150等对半导体元件101进行安装和固着(黏着)的结构。另外，藉由使半导体元件110的电极111与内部端子部30的表面镀层80连接，并由第1树脂130和第2树脂140对表面侧和背面侧进行了密封这样的结构，可在半导体元件110的正下方的背面也具有用于与外部设备进行连接的部位(背面镀层81、81a)，故，是一种可满足半导体装置202的小型化和高密度实装化的要求的结构。
＜半导体元件安装用基板的制造方法＞
接下来基于图9和图10对作为本发明的半导体元件安装用基板的制造方法的第1实施方式的半导体元件安装用基板100的制造方法进行说明。
第1实施方式的半导体装置200、201为Fan-Out型的半导体装置，对形成用于安装半导体元件110的半导体元件安装部22并使半导体元件安装部22的背面镀层81从第2树脂140露出的例子进行说明，另外，也对作为第2实施方式的如Fan-In型那样在半导体元件110的下表面上配置FI外部端子40a的例子进行说明。
需要说明的是，在下面的说明中，对与至此为止所说明的构成要素具有同样构成的要素赋予了上述相同的参照符号，并省略其说明。
(导电性基板准备步骤)
图9是第1实施方式的半导体装置100的制造方法的一例的前一半的一系列步骤的示意图。
图9的(a)是准备导电性基板的准备步骤的一例的示意图。在导电性基板的准备步骤中，准备导电性基板10。就该导电性基板10的材质而言，只要可获得导电性即可，对其并无特别限定，一般可使用Cu合金。
(第1光阻被覆步骤)
图9的(b)是第1光阻被覆步骤的一例的示意图。需要说明的是，第1光阻用于表面镀层或背面镀层的掩模光阻。
在第1光阻被覆步骤中，使用光阻160对导电性基板10的两面进行覆盖。作为所使用的光阻160，可采用对干膜(dry film)光阻进行层压(laminate)或将液状光阻涂敷在导电性基板10的两面上等的现有技术的方法。
(第1曝光·显影步骤)
图9的(c)是第1曝光·显影步骤的一例的示意图。在第1曝光步骤中，在曝光装置(图中未示)内将曝光掩模(图中未示)设置在第1光阻160的上下，并照射紫外光(图中未示)以进行曝光。需要说明的是，曝光掩模的图案被制作为，在表面侧形成表面镀层80，并在背面侧形成背面镀层81。需要说明的是，在形成半导体元件安装部22的情况下，可采用在半导体元件安装部22的背面侧也形成背面镀层81的方式来形成图案。据此，可在光阻160上形成未曝光部。
曝光之后，在第1显影步骤中对光阻160的未曝光部进行去除，并形成开口部161。据此，可使导电性基板10的一部分从开口部161露出。这样，就可将具有开口部161的光阻160构成为被覆掩模162、163。
需要说明的是，在不形成半导体元件安装部22，并在半导体元件安装区域20a之下配置FI外部端子部40a等的情况下，也可制作配置了背面镀层81a等的掩模图案。
(被覆(plating)·第1光阻去除步骤)
图9的(d)是被覆·第1光阻去除步骤的一例的示意图。在被覆步骤中，将图9的(c)所示的形成了在第1显影步骤中所形成的开口部161的光阻160使用为被覆掩模162、163，对未由被覆掩膜162、163所覆盖的开口部161进行被覆，以在表面侧形成表面镀层80，并在背面侧形成背面镀层81。
之后，对作为被覆掩模162、163而被形成的光阻160进行剥离去除。需要说明的是，第1光阻的剥离例如可使用液状光阻剥离剂来进行。藉由第1光阻的剥离，光阻160被去除，变为在导电性基板10上形成了表面镀层80和背面镀层81的状态。
(第2光阻被覆步骤)
图10是本发明第1实施方式的半导体元件安装用基板100的制造方法的一例的后一半的一系列步骤的示意图。
图10的(a)是第2光阻被覆步骤的一例的示意图。在第2光阻被覆步骤中，在导电性基板10上形成了表面镀层80和背面镀层81的状态下，使用光阻170对导电性基板10的两面进行覆盖。就光阻170而言，与图9的(b)中所说明的第1光阻被覆步骤同样，可采用对干膜光阻进行层压或液状光阻涂布等的现有技术的方法。
(第2曝光·显影步骤)
图10的(b)是第2曝光·显影步骤的一例的示意图。在第2曝光步骤中，在曝光装置(图中未示)内将曝光掩模(图中未示)设置在光阻170的上下，并采用紫外光(图中未示)进行曝光。就第2曝光步骤中所使用的表面侧的曝光掩模(图中未示)而言，除了对导电性基板10的形成了表面镀层80的内部端子部30和半导体元件安装部22进行覆盖之外，同时，针对形成外部端子部40的区域和形成配线部的区域，还以形成预定形状的方式形成预定的开口部171的图案并进行覆盖。另外，背面侧则形成对整个面都进行覆盖的图案。
在形成配线部50的位置处，形成速度控制用光阻图案172。就图案的大小和位置等而言，都与前述相同。需要说明的是，在形成具有现有技术那样的平坦面的配线部250的位置处，可形成宽度大于速度控制用光阻图案172的光阻170的图案。
接下来在第2显影步骤中，对未曝光部进行去除，并将具有开口部171的光阻170形成为蚀刻掩模173。
(蚀刻步骤)
图10的(c)是从表面进行蚀刻加工的蚀刻步骤的一例的示意图。在蚀刻步骤中，针对导电性基板10的表面，将具有在图10的(b)中所形成的开口部171的光阻170用作为蚀刻用掩模173，并采用蚀刻液进行蚀刻加工，以形成凹陷区域60、70。据此，可形成半导体元件安装部22、内部端子部30、外部端子部40及背面连接部11。
需要说明的是，在Fan-In型半导体装置中，不形成半导体元件安装部22，并且在半导体元件安装区域20a之下形成FI外部端子部40a等。
(第2光阻去除步骤)
图10的(d)是对第2光阻进行去除的步骤。需要说明的是，第2光阻的剥离例如可使用液状光阻剥离剂来进行。之后，根据需要，可按预定尺寸切断为片状。
藉由上面的制造方法，可获得本发明第1实施方式的半导体元件安装用基板100。
＜半导体装置的制造方法＞
接下来基于图11和图12对使用了本发明的半导体元件安装用基板的半导体装置的制造方法进行说明。
图11是本发明的实施方式的半导体装置的制造方法的一例的前一半的一系列步骤的示意图，也就是图4所示的半导体装置的制造方法。
(半导体元件安装步骤)
图11的(a)是半导体元件安装步骤的一例的示意图。在半导体元件安装步骤中，在半导体元件安装用基板100的半导体元件区域20上进行半导体元件110的安装。这里，在具有半导体元件安装部22的情况下，可使用Ag糊(paste)等进行半导体元件110的安装。图11的(a)示出了在半导体元件安装部22上安装半导体元件110的例子。
另一方面，在半导体元件110之下配置FI外部端子部40a的情况等下，可藉由绝缘性黏着层例如绝缘性黏着剂150等对半导体元件110进行安装する(参照图7)。
需要说明的是，在半导体元件区域20a内配置FI外部端子部40a和配线部50的情况下，在其上进行半导体元件110的安装。
(引线键合步骤)
图11的(b)是引线键合步骤的一例的示意图。在引线键合步骤中，对半导体元件110的电极111和内部端子部30的表面镀层80采用键合线120等进行电连接。
(第1树脂密封步骤)
图11的(c)是第1树脂密封步骤的一例的示意图。在第1树脂密封步骤中，包括半导体元件110、键合线120、内部端子部30、外部端子部40、配线部50及半导体元件安装部22在内的背面连接部11的表面被第1树脂130密封。
(第1树脂密封后的蚀刻步骤)
图12是本发明的实施方式的半导体装置的制造方法的一例的后一半的一系列步骤的示意图。
图12的(a)是树脂密封后的蚀刻步骤的一例的示意图。在树脂密封后的蚀刻步骤中，从没有被第1树脂130密封的下侧(背面侧)以背面镀层为掩模进行蚀刻。据此，可按每个端子进行个别分割，进而变为分别独立的状态。
(第2树脂密封步骤)
图12的(b)是第2树脂密封步骤的一例的示意图。在第2树脂密封步骤中，对外部端子部40和半导体元件安装部22的侧面及内部端子部30和配线部50的背面等采用第2树脂140进行密封。然而，外部端子部40的背面镀层81和半导体元件安装部22的背面镀层81变为从第2树脂140露出的状态，由此可发挥作为外部连接端子的功能。
最后，按照预定的半导体装置200的大小进行切断，由此可获得本发明第1实施方式的半导体装置200。
[实施例]
下面基于实施例对本发明进行详述。
[实施例1]
(导电性基板准备步骤)
作为导电性基板，将板厚为0.2mm的Cu板(古河电气工业株式会社制：EFTEC64－T)加工成宽度为140mm的长条板状。
(第1光阻被覆步骤)
接下来，将厚度为0.025mm的感光性干膜光阻贴在该导电性基板的两面上。
(第1曝光·显影步骤)
接下来，针对表面侧，在要形成内部端子部的表面镀层和晶片垫部的表面镀层的位置，而针对背面侧，在要形成外部端子部的背面镀层和晶片垫部的背面镀层的位置，将形成了预期图案的玻璃掩模(曝光掩模)在位置对齐的状态下在表面和背面上进行覆盖，并采用紫外光藉由玻璃掩模对两面进行曝光。
之后，使用碳酸钠溶液，实施对未被紫外光照射即未进行感光的未硬化的干膜光阻进行溶解的显影处理，由此在干膜光阻上形成开口部。
(被覆(plating)·第1光阻去除步骤)
接下来对干膜进行溶解，并在导电性基板的金属表面露出了的开口部处实施被覆。被覆是藉由依次对3.0μm厚的Ni镀层、0.1μm厚的Pd镀层及大约0.04μm厚的Au镀层进行积层而进行的。
之后，使用氢氧化钠溶液对干膜光阻进行剥离。由此在导电性基板的表面和背面上形成镀层。
(第2光阻被覆步骤)
接下来，将厚度为0.025mm的感光性干膜光阻贴在上述那样的在表面和背面上形成了镀层的导电性基板的两面上。
(第2曝光·显影步骤)
实施光阻的被覆之后，将在表面上形成了包括表面镀层在内的内部端子部、外部端子部、配线部的图案的玻璃掩模、以及在背面上形成了对整个面进行覆盖的图案的玻璃掩模使用为曝光掩模，并将其覆盖在干膜光阻上，然后使用紫外光对其进行曝光。需要说明的是，就配线部的一部分而言，形成了预期图案，以可形成速度控制用光阻。另外，就配线部的速度控制用光阻的形状的大小或位置等而言，可根据蚀刻条件、内部端子、外部端子的形状·配置等进行适当的设定。
之后，使用碳酸钠溶液，实施对未被紫外光照射即未被感光的未硬化的干膜光阻进行溶解的显影处理，由此在干膜光阻上形成开口部。
(蚀刻步骤)
接下来，对所制作的光阻覆盖掩模，并使用氯化铁溶液从表面侧进行蚀刻，由此在导电性基板上形成深度为0.15mm的凹陷区域。藉由此蚀刻加工，形成具有内部端子部、外部端子部、半导体元件安装部、背面连接部及平坦部的配线部、以及具有凸形形状的配线部。配线部的凸部的前端被形成在比内部端子部的上表面低0.02mm的位置处。
(第2光阻去除步骤)
接下来，使用氢氧化钠溶液对干膜光阻进行剥离。
之后，藉由切断为预定的寸法，获得本实施例的半导体元件安装用基板。
接下来，使用所制作的半导体元件安装用基板并按照下面的步骤制造半导体装置。
(半导体元件安装和引线键合步骤)
使用上述的半导体元件安装用基板，在半导体元件安装用基板的晶片垫表面镀层上藉由Ag糊对半导体元件进行安装，并对半导体元件的电极部和内部端子表面镀层采用引线键合进行连接。
(第1树脂密封步骤和树脂密封后的蚀刻步骤)
之后，对安装了半导体元件的表面采用第1树脂进行密封，并将外部端子部的背面镀层和半导体元件安装部的背面镀层作为掩模，藉由对背面连接部进行蚀刻加工，以使外部端子部等各自独立。
(第2树脂密封步骤)
之后，对外部端子部采用第2树脂进行密封。第1树脂和第2树脂使用相同种类的树脂。最后，按照预定的半导体装置的寸法进行切断，由此获得半导体装置。
[实施例2]
＜半导体元件安装用基板＞
就实施例2的半导体元件安装用基板而言，在实施例1的「第1曝光·显影步骤」和「第2曝光·显影步骤」中不形成晶片垫部，并且，在作为半导体元件安装区域的位置的正下方，藉由使用配置了具有背面镀层的外部端子那样的图案的曝光掩模来制作半导体元件安装用基板。
＜半导体装置＞
使用上述那样的半导体元件安装用基板制作半导体装置。
具体而言，就半导体元件安装用基板的制作来说，在实施例1中，形成第1光阻的图案时，不配置晶片垫部，此外，在形成用于配置内部端子表面镀层和外部端子背面镀层的图案并制作第2光阻的图案时，在表面侧也不配置晶片垫部，并且制作了用于配置内部端子部、外部端子部及配线部的图案。
另外，就半导体装置的制作而言，在半导体素元件安装步骤中，使用绝缘性黏着剂，在半导体元件安装区域正下方的多个外部端子部的表面上对半导体元件进行安装和固着(黏着)。
其他制作条件均与实施例1相同。
＜评价＞
关于实施例1和实施例2所制作的半导体装置，对由第2树脂进行密封前的内部端子部和外部端子部之间的通电进行确认，并确认到进行了配线部的连接。另外，对所获得的半导体装置进行切断，并藉由对配线部的与长度方向正交的截面形状进行确认可知，其大致为三角形。另外，在现有技术的配线部中，平坦部的宽度为0.06mm～0.1mm左右，由此可将外部端子部之间的间隔缩小0.06mm～0.15mm左右。
因此，由本实施例可知，根据本发明实施方式的半导体元件安装用基板、半导体装置及其制造方法，不仅可使外部端子部之间的间距变窄，还可确实地保证电连接。
基于上述，可提供一种半导体元件安装用基板，其具有：半导体元件安装区域，其设置于导电性基板表面侧的预定区域；内部端子部，其设置于该半导体元件安装区域的周围，并包括所述表面侧的平坦面；外部端子部，其与该内部端子部分离设置，并包括所述表面侧的平坦面；第1配线部，其至少在所述表面侧的平坦面上对所述内部端子部和所述外部端子部进行电连接；第2配线部，其对所述内部端子部和所述外部端子部进行电连接，并被设置为高度低于所述表面侧的平坦面；及凹陷区域，其设置于至少所述导电性基板的表面侧的半导体元件安装区域、所述内部端子部、所述外部端子部、所述第1配线部及所述第2配线部之外的区域。
所述第2配线部的前端为凸形形状。
在所述内部端子部的表面和所述外部端子部的背面上设置了镀层。
在所述半导体元件安装区域的两面上设置了所述镀层。
另外，还可提供一种半导体装置，其具有：半导体元件安装部，其由金属材料构成，具有第1厚度，并且表面为半导体元件安装区域；内部端子部，其由所述金属材料构成，设置于所述半导体元件安装部的周围，具有比所述第1厚度还薄的第2厚度，并且表面和所述半导体元件安装区域的所述表面具有相同的高度；外部端子部，其由所述金属材料构成，与所述内部端子部分离设置，具有所述第1厚度，并且表面和所述半导体元件安装区域的所述表面具有相同的高度；第1配线部，其由所述金属材料构成，设置在所述内部端子部和所述外部端子部之间以可使所述内部端子部和所述外部端子部电连接，具有所述第2厚度，并且表面和所述半导体元件安装区域的所述表面具有相同的高度；第2配线部，其由所述金属材料构成，设置在所述内部端子部和所述外部端子部之间以可使所述内部端子部和所述外部端子部电连接，具有比所述第2厚度还低的高度，并且底面和所述内部端子部的底面具有大致相同的高度；半导体元件，其安装在所述半导体元件安装区域上；连接单元，其对该半导体元件的电极和所述内部端子部的所述表面进行电连接；及树脂，其对所述半导体元件安装部的背面和所述外部端子部的背面之外的所述半导体元件安装部、所述内部端子部、所述外部端子部、所述第1配线部、所述第2配线部、所述半导体元件及所述连接单元进行密封。
在所述内部端子部的所述表面和所述外部端子部的所述背面上设置了镀层。
所述半导体元件安装部也发挥所述外部端子部的功能，藉由所述第1配线部或所述第2配线部与所述内部端子部电连接。
另外，还可提供一种半导体元件安装用基板的制造方法，其具有：镀层形成步骤，在导电性基板的表面上的要形成内部端子部的区域和背面上的要形成外部端子部的区域形成镀层；掩膜覆盖步骤，使用掩模对所述导电性基板的表面上的要形成半导体元件安装区域的区域、要形成所述内部端子部的区域、要形成所述外部端子部的区域、要形成对所述内部端子部和所述外部端子部进行电连接的配线部的区域、及所述导电性基板的整个背面进行覆盖；及蚀刻步骤，对被所述掩模覆盖的所述导电性基板的两面进行蚀刻，在未被所述掩模覆盖的区域形成凹陷区域。覆盖要形成对所述内部端子部和所述外部端子部进行电连接的配线部的区域的所述掩模具有沿着所述配线部的延伸方向的形状，在所述蚀刻步骤中，包括具有可维持所述导电性基板表面上的平坦面的第1宽度的第1掩模及具有所述导电性基板表面上的所述平坦面也被蚀刻的第2宽度的第2掩模。
在形成所述镀层的步骤中，在要形成所述半导体元件安装区域的区域的两面上也形成所述镀层。
另外，还可提供一种半导体装置的制造方法，其具有：在藉由上述的半导体元件安装用基板的制造方法所制造的半导体元件安装用基板的所述半导体元件安装区域上安装半导体元件的步骤；使用连接单元对该半导体元件的电极和所述内部端子部的表面进行电连接的步骤；藉由第1树脂对所述半导体元件安装用基板的所述表面的整体进行密封的步骤；将所述镀层作为掩模，对所述半导体元件安装用基板的所述背面进行蚀刻的步骤；及藉由第2树脂对所述背面上的所述镀层之外的所述半导体元件安装用基板的所述背面进行密封的步骤。
以上对本发明的较佳实施方式和实施例进行了详细说明，然而，本发明并不限定于上述实施方式和实施例，在不脱离本发明的范围的前提下，还可对上述实施方式和实施例进行各种各样的变形和置换。

Claims (10)

1.一种半导体元件安装用基板，其具有：
半导体元件安装区域，其设置于导电性基板的表面侧的预定区域；
内部端子部，其设置于所述半导体元件安装区域的周围，并且包括所述表面侧的平坦面；
外部端子部，其与所述内部端子部分离设置，并且包括所述表面侧的平坦面；
第1配线部，其至少在所述表面侧的平坦面上对所述内部端子部和所述外部端子部进行电连接；
第2配线部，其对所述内部端子部和所述外部端子部进行电连接，并且被设置为高度低于所述表面侧的平坦面；及
凹陷区域，其设置于至少所述导电性基板的表面侧的半导体元件安装区域、所述内部端子部、所述外部端子部、所述第1配线部及所述第2配线部之外的区域。
2.如权利要求1所述的半导体元件安装用基板，其中，
所述第2配线部的前端为凸形形状。
3.如权利要求1或2所述的半导体元件安装用基板，其中，
在所述内部端子部的表面上和所述外部端子部的背面上设置了镀层。
4.如权利要求3所述的半导体元件安装用基板，其中，
在所述半导体元件安装区域的两面上设置了所述镀层。
5.一种半导体装置，其具有：
半导体元件安装部，其由金属材料构成，具有第1厚度，并且表面为半导体元件安装区域；
内部端子部，其由所述金属材料构成，设置于所述半导体元件安装部的周围，具有比所述第1厚度还薄的第2厚度，并且表面和所述半导体元件安装区域的所述表面具有相同的高度；
外部端子部，其由所述金属材料构成，与所述内部端子部分离设置，具有所述第1厚度，并且表面和所述半导体元件安装区域的所述表面具有相同的高度；
第1配线部，其由所述金属材料构成，设置在所述内部端子部和所述外部端子部之间以可使所述内部端子部和所述外部端子部电连接，具有所述第2厚度，并且表面和所述半导体元件安装区域的所述表面具有相同的高度；
第2配线部，其由所述金属材料构成，设置在所述内部端子部和所述外部端子部之间以可使所述内部端子部和所述外部端子部电连接，具有比所述第2厚度还低的高度，并且底面和所述内部端子部的底面具有大致相同的高度；
半导体元件，其安装在所述半导体元件安装区域上；
连接单元，其对所述半导体元件的电极和所述内部端子部的所述表面进行电连接；及
树脂，其对所述半导体元件安装部的背面和所述外部端子部的背面之外的所述半导体元件安装部、所述内部端子部、所述外部端子部、所述第1配线部、所述第2配线部、所述半导体元件及所述连接单元进行密封。
6.如权利要求5所述的半导体装置，其中，
在所述内部端子部的所述表面上和所述外部端子部的所述背面上设置了镀层。
7.如权利要求5或6所述的半导体装置，其中，
所述半导体元件安装部也发挥作为所述外部端子部的功能，藉由所述第1配线部或所述第2配线部与所述内部端子部电连接。
8.一种半导体元件安装用基板的制造方法，其具有：
镀层形成步骤，在导电性基板的表面上的要形成内部端子部的区域和背面上的要形成外部端子部的区域形成镀层；
掩膜覆盖步骤，使用掩模对所述导电性基板的表面上的要形成半导体元件安装区域的区域、要形成所述内部端子部的区域、要形成所述外部端子部的区域、要形成对所述内部端子部和所述外部端子部进行电连接的配线部的区域、及所述导电性基板的整个背面进行覆盖；及
蚀刻步骤，对被所述掩模覆盖的所述导电性基板的两面进行蚀刻，在未被所述掩模覆盖的区域形成凹陷区域，
其中，覆盖要形成对所述内部端子部和所述外部端子部进行电连接的配线部的区域的所述掩模具有沿着所述配线部的延伸方向的形状，在所述蚀刻步骤中，包括具有可维持所述导电性基板表面上的平坦面的第1宽度的第1掩模和具有所述导电性基板表面上的所述平坦面也被蚀刻的第2宽度的第2掩模。
9.如权利要求8所述的半导体元件安装用基板的制造方法，其中，
在形成所述镀层的步骤中，在要形成所述半导体元件安装区域的区域的两面上也形成所述镀层。
10.一种半导体装置的制造方法，其具有：
在藉由权利要求8或9所述的半导体元件安装用基板的制造方法所制造的半导体元件安装用基板的所述半导体元件安装区域上安装半导体元件的步骤；
使用连接单元对所述半导体元件的电极和所述内部端子部的表面进行电连接的步骤；
藉由第1树脂对所述半导体元件安装用基板的整个所述表面进行密封的步骤；
将所述镀层作为掩模，对所述半导体元件安装用基板的所述背面进行蚀刻的步骤；及
藉由第2树脂对所述背面上的除了所述镀层之外的所述半导体元件安装用基板的所述背面进行密封的步骤。
CN201710352217.2A 2016-07-25 2017-05-18 半导体元件安装用基板、半导体装置及它们的制造方法 Active CN107658286B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-145800 2016-07-25
JP2016145800A JP6644978B2 (ja) 2016-07-25 2016-07-25 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法

Publications (2)

Publication Number Publication Date
CN107658286A true CN107658286A (zh) 2018-02-02
CN107658286B CN107658286B (zh) 2020-03-17

Family

ID=61081860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710352217.2A Active CN107658286B (zh) 2016-07-25 2017-05-18 半导体元件安装用基板、半导体装置及它们的制造方法

Country Status (3)

Country Link
JP (1) JP6644978B2 (zh)
CN (1) CN107658286B (zh)
TW (1) TWI631671B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6709313B1 (ja) * 2019-05-31 2020-06-10 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029638A1 (en) * 2000-04-27 2005-02-10 Ahn Byung Hoon Leadframe and semiconductor package made using the leadframe
US20110221051A1 (en) * 2010-03-11 2011-09-15 Utac Thai Limited Leadframe based multi terminal ic package
CN103348499A (zh) * 2011-01-27 2013-10-09 大日本印刷株式会社 带树脂的引线框和其制造方法、以及引线框
CN103855102A (zh) * 2012-11-30 2014-06-11 英飞凌科技股份有限公司 半导体封装、系统及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049177B1 (en) * 2004-01-28 2006-05-23 Asat Ltd. Leadless plastic chip carrier with standoff contacts and die attach pad
US6777265B2 (en) * 2002-04-29 2004-08-17 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20110201159A1 (en) * 2008-11-05 2011-08-18 Mitsui High-Tec, Inc. Semiconductor package and manufacturing method thereof
WO2010099673A1 (en) * 2009-03-06 2010-09-10 Kaixin Inc. Leadless integrated circuit package having high density contacts
JP2011108818A (ja) * 2009-11-17 2011-06-02 Mitsui High Tec Inc リードフレームの製造方法および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029638A1 (en) * 2000-04-27 2005-02-10 Ahn Byung Hoon Leadframe and semiconductor package made using the leadframe
US20110221051A1 (en) * 2010-03-11 2011-09-15 Utac Thai Limited Leadframe based multi terminal ic package
CN103348499A (zh) * 2011-01-27 2013-10-09 大日本印刷株式会社 带树脂的引线框和其制造方法、以及引线框
CN103855102A (zh) * 2012-11-30 2014-06-11 英飞凌科技股份有限公司 半导体封装、系统及其形成方法

Also Published As

Publication number Publication date
TWI631671B (zh) 2018-08-01
TW201816951A (zh) 2018-05-01
CN107658286B (zh) 2020-03-17
JP2018018864A (ja) 2018-02-01
JP6644978B2 (ja) 2020-02-12

Similar Documents

Publication Publication Date Title
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
KR100404062B1 (ko) 판상체 및 반도체 장치의 제조 방법
CN208538837U (zh) 薄膜覆晶封装结构
TWI413210B (zh) 電子裝置封裝及製造方法
US8017442B2 (en) Method of fabricating a package structure
JP2004119726A (ja) 回路装置の製造方法
US8416577B2 (en) Coreless substrate and method for making the same
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2004119727A (ja) 回路装置の製造方法
US20040106288A1 (en) Method for manufacturing circuit devices
TWI333265B (en) Window manufacture method of semiconductor package type printed circuit board
TW201320276A (zh) 封裝基板及其製法
US20080105960A1 (en) Integrated Circuit Package and Method for Manufacturing an Integrated Circuit Package
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
KR100639737B1 (ko) 회로 장치의 제조 방법
US20070126108A1 (en) External connection structure for semiconductor package, and method for manufacturing the same
CN107658286A (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP2008060160A (ja) 樹脂封止型半導体装置の製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2002050715A (ja) 半導体パッケージの製造方法
JP2002343927A (ja) 半導体モジュール及びその製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
CN108666293B (zh) 线路载板及其制造方法
CN104378933B (zh) 布线基板的制造方法及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180730

Address after: Kagoshima County, Japan

Applicant after: Oguchi Electric Materials Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Ulead Corp.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231127

Address after: The road development processing zone Kaohsiung city Taiwan China No. 24

Patentee after: CHANG WAH TECHNOLOGY Co.,Ltd.

Address before: Kagoshima County, Japan

Patentee before: Oguchi Electric Materials Co.,Ltd.