CN103855102A - 半导体封装、系统及其形成方法 - Google Patents

半导体封装、系统及其形成方法 Download PDF

Info

Publication number
CN103855102A
CN103855102A CN201310757183.7A CN201310757183A CN103855102A CN 103855102 A CN103855102 A CN 103855102A CN 201310757183 A CN201310757183 A CN 201310757183A CN 103855102 A CN103855102 A CN 103855102A
Authority
CN
China
Prior art keywords
electric current
rail bar
current rail
magnetic field
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310757183.7A
Other languages
English (en)
Other versions
CN103855102B (zh
Inventor
U·奥塞莱希纳
V·施特鲁茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103855102A publication Critical patent/CN103855102A/zh
Application granted granted Critical
Publication of CN103855102B publication Critical patent/CN103855102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207—Constructional details independent of the type of device used
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Die Bonding (AREA)

Abstract

半导体封装、系统及其形成方法。根据本发明的实施例，一种半导体封装包括电流轨条，该电流轨条包含第一接触区域和第二接触区域、第一凹槽和第二凹槽、以及磁场产生部分。沿着电流流动方向，该第一凹槽布置在第一接触区域和磁场产生部分之间，并且第二凹槽布置在磁场产生部分和第二接触区域之间。在第一凹槽处电流轨条的厚度小于在第一接触区域处电流轨条的厚度。

Description

半导体封装、系统及其形成方法
技术领域
本发明通常涉及半导体器件，并且更具体地涉及半导体封装、系统及其形成方法。
背景技术
传感器用于多种应用，诸如热传感器、电流传感器、磁场传感器、辐射传感器、光传感器等等。许多这些类型的传感器制造在半导体管芯内。传感器的灵敏度可以取决于物理源至半导体管芯内的传感器之间的距离。例如，电流传感器可以用于过电流保护或者用于监控流经导体的电流。对于这些应用，广泛使用了霍尔传感器或者类似传感器。霍尔传感器感测电流的磁场并且提供与电流强度成比例的电压(霍尔电压)。因为随着磁场传感器与输运电流的导体之间的距离增大而磁场减小，必须使霍尔传感器接近导体以改进对磁场的灵敏度。类似地，对于热传感器，必须最小化热源到传感器的距离以提高传感器的灵敏度和可靠性。然而，这些设计可能使得封装易于受到制造缺陷的影响。例如，由于芯片相对于电流轨条的对准的小变化，测量的磁场可能改变。此外，由于流经电流轨条的大电流，另一挑战涉及产品可靠性。
发明内容
根据本发明的实施例，一种半导体封装包括电流轨条，该电流轨条包含第一接触区域和第二接触区域、第一凹槽和第二凹槽、以及磁场产生部分。沿着电流流动方向，第一凹槽布置在第一接触区域与磁场产生部分之间，第二凹槽布置在磁场产生部分与第二接触区域之间。第一凹槽处电流轨条的厚度小于第一接触区域处电流轨条的厚度。
根据本发明的替换实施例，一种半导体封装包括具有接触焊垫区域以及磁场产生部分的电流轨条。半导体芯片布置在电流轨条之上。半导体芯片包括磁场传感器，该磁场传感器紧接电流轨条。封装本体固定了电流轨条和半导体芯片。电流轨条的部分背表面暴露于封装本体的底表面处。防焊层覆盖电流轨条的背表面的暴露部分。
根据本发明的替换实施例，一种系统包括具有焊料焊垫的电路板，以及通过焊料焊垫耦合至电路板的半导体封装。该半导体封装包括具有接触焊垫区域的电流轨条，以及布置在电流轨条之上的半导体芯片。半导体芯片包括紧接电流轨条的磁场传感器。封装本体固定了电流轨条和半导体芯片。电流轨条的部分背表面暴露于面向电路板的封装本体的底表面处。防焊层覆盖了电流轨条的背表面的暴露部分的部分。电路板的焊料焊垫布置在接触焊垫区域下方并且耦合至接触焊垫区域。
根据本发明的另一替换实施例，一种形成半导体封装的方法包括在引线框架衬底中刻蚀磁场产生部分，以及在引线框架衬底中刻蚀多个凹槽。该多个凹槽紧接磁场产生部分。该多个凹槽具有小于引线框架衬底的第一厚度的第二厚度。在俯视图中，磁场产生部分布置在该多个凹槽的第一凹槽与该多个凹槽的第二凹槽之间。半导体芯片附着在引线框架衬底之上。半导体芯片紧接磁场产生部分。
根据本发明的又一替换实施例，一种形成半导体封装的方法包括提供具有磁场产生部分的引线框架衬底，以及将半导体芯片附着在磁场产生部分之上。该半导体芯片包括布置为紧接磁场产生部分的磁场传感器。形成固定了引线框架衬底和半导体芯片的封装本体。引线框架的部分背表面暴露于封装本体的底表面处。防焊层形成在引线框架衬底的背表面的暴露部分的部分下方。
附图说明
为了更完整地理解本发明及其优势，现在参考下面结合附图进行的描述，其中：
图1，其包括图1A-图1F，示出了说明形成在电流轨条内的凹槽的半导体封装的实施例，其中图1A是俯视图，图1B和图1C是剖面图，图1D是电流轨条的透视图，图1E是电流轨条的俯视图，以及图1F是电流轨条的剖面图；
图2，其包括图2A-图2D，示出了如由发明人所识别的传统电流轨条的问题，其中图2A示出了第一电流轨条设计的剖面图，图2B示出了第一电流轨条设计的顶视图，其中图2C是从另一传统电流轨条的顶部的透视图，以及图2D是从另一传统电流轨条的底部的透视图；
图3示出了根据本发明的替换实施例的具有多个凹槽的半导体封装的电流轨条的剖面图；
图4示出了根据本发明的替换实施例的具有不同设计的半导体封装的电流轨条的透视图；
图5，其包括图5A-图5C，示出了根据本发明的替换实施例的具有防焊层的半导体封装，其中图5A示出了顶视图，图5B示出了剖面图，以及图5C示出了电流轨条的进一步放大的剖面图；
图6，其包括图6A和图6B，示出了根据本发明实施例的安装在印刷电路板之上的半导体封装的剖面图，其中图6A示出了具有多个凹槽或通道的半导体封装，而图6B示出了具有防焊层的半导体封装；
图7，其包括图7A-图7C，示出了根据本发明的替换实施例的具有凹槽的电流轨条的顶视图；
图8，其包括图8A-图8C，示出了根据本发明的替换实施例的具有防焊层的电流轨条的顶视图；
图9，其包括图9A-图9C，示出了根据本发明实施例的在制造的不同阶段期间的半导体封装；
图10，其包括图10A和图10B，示出了使用没有缩颈的电流轨条的本发明的替换实施例，其中图10A示出了顶视图，而图10B示出了剖面图；
图11，其包括图11A和图11B，示出了具有线性凹槽的电流轨条的替换实施例，其中图11A示出了剖面图，图11B示出了顶视图；以及
图12，其包括图12A和图12B，示出了根据本发明的替换实施例的具有半刻蚀缩颈的电流轨条，其中图12A示出了剖面图，而图12B示出了顶视图。
不同图中对应的数字和符号通常指的是对应的部分，除非另外指明。绘制各图以清楚地示出实施例的相关方面，并且各图不一定按照比例绘制。
具体实施方式
不同实施例的制作和使用在下文详细讨论。然而应当领会的是，本发明提供许多可适用的发明构思，其可在广泛的多种多样的特定情境下得以体现。讨论的特定实施例仅是说明制作和使用本发明的特定方式，并不限制本发明的范围。
将使用图1描述包括电流轨条的半导体封装的结构实施例。将使用图5描述包括电流轨条的半导体封装的的替换结构实施例。将使用图3、4、7和8描述电流轨条的替换结构实施例。将使用图6描述安装在电路板之上的半导体封装的实施例。
图1，其包括图1A-图1F，示出了说明形成在电流轨条内的凹槽的半导体封装的实施例。图1A是俯视图，图1B和图1C是剖面图，图1D是电流轨条的透视图，图1E是电流轨条的俯视图，以及图1F是电流轨条的剖面图。
参照图1A，传感器芯片50布置在封装本体80内。传感器芯片50安装在电流轨条10之上。传感器芯片50可以适于测量流经电流轨条10的电流。传感器芯片50包括磁场传感器52(例如图1B)并且可选地包括估计单元。
封装本体80可以是注模填料、未使用注模填料形成的封装剂、未使用注模填料形成的密封剂、或其他材料。此外，封装本体80在各种实施例中是可选的，并且用于说明目的。封装本体80覆盖了传感器芯片50的暴露表面使得在一个实施例中传感器芯片50从环境中被气密密封。
该传感器芯片50可以通过如图1A和图1B所示的互连60耦合至多个引线40。
隔离结构30物理地分隔并且电绝缘传感器50与电流轨条10(图1B和图1C)。隔离结构30防止流经电流轨条10的大电流进入传感器芯片50。因此，由于电磁效应，传感器芯片50感测电流轨条10内的电流流动。传感器芯片50可以在一些实施例中布置在隔离结构30上。在一个或多个实施例中，隔离结构30包括容器。传感器芯片50可以使用芯片粘附层55附着至隔离结构30(图1B)。
隔离结构30沿着其整个周边重叠传感器芯片50，以便于确保在电流轨条10与传感器芯片50之间足够长的爬电距离，用于电压隔离的目的。在一个或多个实施例中，电流轨条10可以是引线框架和管芯板的一部分。
在各种实施例中，电流轨条10可以使用焊料元件、粘附剂、螺栓附着至隔离结构30，可以被扣到位，或者使用其他方法被附着。在一个实施例中电流轨条10可以使用粘附箔45附着至隔离结构30。
如图1C和图1D所示，电流轨条10可以包括第一接触焊垫10A、第二接触焊垫10B以及缩颈160，所述缩颈160是磁场产生区域。缩颈160设置在第一接触焊垫10A与第二接触焊垫10B之间，并且位于第一接触焊垫10A与第二接触焊垫10B之间的电流路径内。传感器芯片50适于通过测量由在缩颈160处的流动电流产生的磁场来测量流过电流轨条10的电流量。
在一个或多个实施例中，电流轨条10是平坦电流轨条，使得沿着z方向(例如在图1D中)的厚度小于横向尺寸。在一个或多个实施例中，传感器芯片50可以具有横向尺寸(x，y)以及厚度尺寸(z)使得在(经由隔离或者直接)附着至传感器芯片50之后的电流轨条10可以在平行于半导体芯片50的厚度方向上具有厚度。在各种实施例中，磁场产生部分可以靠近缩颈160并且因比靠近至少一个磁场传感器元件52。
在各种实施例中缩颈160形成在第一槽口170与第二槽口180之间。在替换实施例中电流轨条10可以具有其他形状。缩颈160沿着垂直方向(图1D中的z轴)的厚度大约与电流轨条10相同。然而，由于第一和第二槽口170和180的存在，电流流动的截面积急剧减小。在替换实施例中，缩颈160沿着垂直方向(图1D中的z轴)的厚度可以低于电流轨条10的其余部分的厚度。
在各种实施例中，缩颈160处电流流动的截面积是接触焊垫10A处电流流动的截面积的至少1／10。提高的电流聚集产生了更强的磁场，其在传感器芯片50处被感测。
参照图1D，电流轨条10进一步包括第一凹槽140和第二凹槽150。第一凹槽140位于第二凹槽150对面且缩颈160布置在两者之间。在一个或多个实施例中，第一和第二凹槽140和150的横向位置使得其位于接触区域(例如第一接触焊垫10A，其在电流轨条10与诸如例如印刷电路板上的迹线的外部导体之间的焊料接合处)与电流轨条10的磁场产生部分(例如缩颈160)之间。因此至少一个磁场传感器在俯视图中也被放置在第一和第二凹槽140和150之间。在剖面图中，第一和第二凹槽140和150的位置可以基本上处于与焊料90和图1D中的第一接触焊垫10A或第二接触焊垫10B之间的界面的相同的z坐标处。
在各种实施例中，设计第一凹槽140和第二凹槽150以防止焊料材料从第一接触焊垫10A或第二接触焊垫10B流动。例如，第一凹槽140可以防止焊料材料流动并且到达第二接触焊垫10B(短路)或者在缩颈160之上形成层(局部短路)。
参照图1E，第一凹槽140具有由凹槽宽度分隔的内侧长度L1和外侧长度L2。在一个或多个实施例中，内侧长度L1和外侧长度L2可以从约10mm变化至约0.1mm，并且在一个实施例中约为1mm。缩颈L3的长度可以约为100μm至约3mm，并且在一个实施例中约为200μm。第一槽口170和第二槽口180的顶端可以具有约50μm至约500μm的曲率半径，并且在一个实施例中约为100μm。
参照图1F，电流轨条10可以包括第一厚度(D1)(例如作为说明约为200μm)，并且可以包括具有第一厚度的一半(第二厚度D2)的一些区域。缩颈也可以处于第一厚度，其可以是形成电流轨条10的引线框架的原始厚度。第一和第二凹槽140和150可以具有第一厚度的一半(D1／2)。由于凹槽侧壁的弯曲，在各种实施例中在底部之上高度h2处第一宽度W1与第二宽度W2的比率可以从约10∶1至约2∶1。在一个实施例中第一宽度W1与第二宽度W2的比率可以约为3∶1。类似地，在各种实施例中在凹槽处电流轨条的厚度(D2)与第二宽度W2的比率可以从约5∶1至约1∶5，并且在一个实施例中约为1∶1。由于制造限制，在一个或多个实施例中，第一宽度W1可以等于长度D1-D2并且在图1F剖面图中弯曲的轮廓CC可以接近半圆形。
在各种实施例中，第一凹槽140或第二凹槽150中材料的电阻小于缩颈160中材料的对应电阻。在各种实施例中，保持在第一凹槽140或第二凹槽150之下沿着垂直于电流流动方向的表面的电流轨条10的截面积大于缩颈160的截面积。换言之，截面积可以近似于不等式L3×D1<L2×D2。这确保了第一凹槽140或第二凹槽150不会由于较高电流聚集或者对于主要电流流动的阻力增加而引入测量的磁场的偏移。在半导体封装中(例如图1A-图1C)，第一和第二凹槽140和150被填充有封装本体80，其有助于当封装附着至诸如电路板的另一部件时阻止焊料从附近的接触焊垫区域流动。更宽的凹槽可以有助于防止短路，但是也可以增大电流轨条的电阻或热阻。
图1F示出了电流轨条10的剖面图并且示出了凹槽的对于焊料90从第一接触焊垫10A之上朝向缩颈160流动的阻力(由虚线箭头所示)。此外，凹槽被填充有封装本体80的材料，其防止焊料材料流动。
以下在识别了传统电流轨条设计的问题之后将描述如本发明的各种实施例中所述的凹槽的进一步结构特征和优点。
图2，其包括图2A-图2D，示出了由发明人所识别的传统电流轨条的问题。图2A示出了第一电流轨条设计的剖面图，图2B示出了第一电流轨条设计的顶视图。图2C是另一传统电流轨条的顶视图，图2D是另一传统电流轨条的底视图。
图2A在剖面图中示出了安装在电路板500之上的电流轨条10(仅绘制了电路板的电流迹线)。白色箭头标识电流流动方向。包括磁场传感器52的传感器芯片50布置在电流轨条10之上。在缺乏凹槽的情况下，如图2A所示，当形成焊料90时，来自第一接触焊垫10A的焊料材料可以形成至第二接触焊垫10B的短路15(或者至跨过横向开口的在相对侧的电流轨条10的暴露部分)。
流过接触焊垫10A的电流的一部分可以由于短路15而被转向通过焊料材料。电流的转向可能是显著的，尤其是如果短路15的截面积相当大的话。尽管电流轨条通常由铜制成并且因此其比焊料材料更导电，但是短路15的存在仍然可以改变由流动电流所产生的磁场，这可能影响电流感测过程的精确度。例如，短路15的导电性可以比电流轨条10减小了9／10，百分之几的电流流动可能仍通过短路15转向，这可能导致磁场的约1％的不同。
此外，流经焊料材料的电流可以例如由于电迁移而在产品使用寿命期间引起可靠性问题。由于电迁移的该使用寿命漂移可能增添百分之几的错误。结果，传感器的灵敏度可能在产品使用寿命期间改变。
图2B示出了在封装本体80形成期间电流轨条10的俯视图。用于形成封装本体80的封装剂材料在诸如传递模塑的模塑工艺期间从一侧(箭头21)流入第一槽口170。封装剂材料的流动可以在缩颈160处被阻挡，并且如果缩颈160具有与剩余的电流轨条相同的厚度，则在缩颈之后的槽口中可能出现孔隙25。这种孔隙25的存在是对于产品的可靠性风险。此外，如果使用没有模塑工具的预排空的传递模塑，气泡可能形成在第二槽口180中，因为截留的空气被捕获在模塑工具与隔离结构30之间。
图2C是另一传统电流轨条的顶视图，图2D是另一传统电流轨条的底视图。在此，缩颈160与图2A和图2B的设计相比具有沿着z轴更小的厚度(一半厚度)和沿着x轴更长的长度。因此，在模塑工艺期间，封装剂材料可以在电流轨条10的两个大接触部分之间进入第一槽口170，推动空气到缩颈160下方。随后，封装剂材料可以在缩颈160下方(由于更小的厚度)流动，并且填满相对的第二槽口180。与图2B不同，该设计防止了孔隙的形成。
沿着边缘的电流轨条具有半刻蚀区域或者凹进以防止焊料短路。因此，由于缩颈160的更长长度和凹进，还可以避免由于焊料回流导致的短路。
然而，发明人已经识别了图2C和图2D中所示的设计的以下问题。由于用于防止上述问题的更长长度和更小厚度，大机械应力可以在缩颈中发展。例如，该应力的增大可能是由于电流轨条10的导电材料与封装本体20之间的热膨胀系数的不匹配导致的。类似地，由于来自外部环境的湿气，封装本体20可能膨胀或缩减，导致缩颈160中的机械应力。组合的机械和电应力可能导致缩颈的几何形状的改变(破裂)，并且最终导致电流传感器的使用寿命漂移。此外，电流轨条10被暴露一直到缩颈160开始所在的边缘。焊料可能润湿接触区域的整个暴露表面，使得其接近缩颈160直至该点。由于焊料的厚度和润湿度的变化，这可能影响靠近缩颈160的电流密度分布。此外，由于电流轨条10的欧姆电阻的增大，更长的缩颈160增大了在高电流下的损耗。
由本发明的实施例可以克服图2中由发明人识别的这些问题和其他问题。例如，如图1所示，第一和第二凹槽140和150可以防止焊料材料短路。图2B也示出了两个磁场传感器52可以放置在缩颈160的每一侧。这可以用于通过使用不同测量原理抑制磁背景干扰。有利地，例如如图1D所示，缩颈160具有比图2C-图2D中的缩颈更大的截面积而不具有传感器元件的更大间距。因此，缩颈160中的材料具有与电流轨条10的剩余部分大约相同的厚度，即具有完全厚度并且未被刻蚀至一半厚度。第一凹槽140和第二凹槽150引导封装剂材料从第一槽口170流动至第二槽口180并且避免了形成孔隙。第一凹槽140从缩颈160的第四距离L4(图1F)可以改变，使得在凹槽处电阻和机械应力并非过度地大。
因此，如果封装剂材料被注入模塑工具中并且流入第一槽口170，封装剂材料可以推动气体通过第一和第二凹槽140和150排出。接着，封装剂材料也可以流过第一和第二凹槽140和150以填充第二槽口180。此外，仅仅第二槽口180的具有完全厚度D1(例如图1F)的小部分可能需要由经过这些凹槽的封装剂材料填充，剩余部分可以由来自结构的半刻蚀大翅片之下的左侧和右侧的封装剂填充。
选择凹槽距离缩颈160的边缘的第四距离L4足够大使得凹槽处的电流密度和机械应力不是问题。另一方面，如果第一和第二凹槽140和150变得太长，封装剂材料可能不能容易地流过。然而，如果必须增大长度，第一和第二凹槽140和150可以更宽。然而，这可能会增大对于流经电流轨条10的主要电流的电阻。
在各种实施例中，凹槽可以并非是直线，而是可以包括弯曲部分(例如当从顶部看时形状为圆形或椭圆形)。例如，如果第一和第二凹槽140和150是弯曲的，则电流轨条10对于平面外弯曲的刚度更高。如果电流流线和热通量线以约90°穿过第一和第二凹槽140和150，则电阻和热阻还可以更低。缩颈160被设计为一种点源，并且所有流线大致径向地穿过它。
图3示出了根据本发明的替换实施例的半导体封装的电流轨条的剖面图。
在一个或多个实施例中，凹槽的数目和凹槽的深度可以变化。例如，在图3中，每个凹槽包括具有小于图1所示的凹槽的深度的多个通道。多个凹槽可以有助于阻止焊料90从接触焊垫区域流动，而更窄的凹槽可以有助于最小化热阻或电阻的增大。
图4示出了根据本发明的替换实施例的半导体封装的电流轨条的透视图。
如图4所示，在替换实施例中，电流轨条10的暴露背表面可以具有复杂形状。例如，电流轨条10的一些边缘可以是直的，而其他边缘可以是成角度的并且包括弯曲部分。图4示出了暴露至焊料90的区域，而电流轨条10的背表面的另一区域220保留在封装本体内。
图5，其包括图5A和图5B，示出了根据本发明的替换实施例的具有防焊层的半导体封装。由此，在该图示中，图5A的电流轨条的几何形状类似于图4的图示。然而，在其他实施例中可以不同地施加防焊层。
在该实施例中，涂层210形成在暴露的电流轨条的部分之上。在一个实施例中，涂层210可以具有防润湿特性以便防止焊料材料在涂层210之上流动。因此，在回流期间，焊料90保持在涂覆了涂层210的区域之外。
例如，如图5C所示，在许多实施例中，在制造期间，电流轨条10可以根据所使用的焊料的材料来用焊料促进层11(诸如锡、银、钯等等)加衬里。该衬里可以促进焊料90的形成。在各种实施例中，涂层210可以阻挡该焊料促进层11暴露至焊料材料，由此禁止了例如由于相比于焊料材料与焊料促进层11之间的良好润湿在焊料材料与涂层210之间缺乏润湿(大接触角)导致的焊料材料的流动。
在各种实施例中，涂层210可以是包括有机聚合物的清漆。在各种实施例中，涂层210包括阻焊剂材料并且可以是UV或者热固化的焊接掩模材料。涂层210可以包括填充剂材料，例如诸如硅、铝、镁、钛、钙。在替换实施例中，可以通过氧化一部分电流轨条10由此形成绝缘金属氧化物来形成涂层210。在进一步的替换实施例中，涂层210可以包括氧化物或氮化物，诸如氧化铜、氧化铪、氧化钛、氧化硅、氮化硅等等。
在各种实施例中，可以施加涂层210以形成不同设计。例如，作为图示，在一个示例中，涂层210可以施加至如图4所示的电流轨条10中的缩颈160的表面。在另一实施例中，涂层210可以施加至额外的区域使得在施加涂层210之后在第一接触焊垫10A和第二接触焊垫10B之上仅矩形接触区域保持暴露。
图6，其包括图6A和图6B，示出了根据本发明实施例的安装在印刷电路板之上的半导体封装的剖面图。图6A示出了具有多个凹槽或通道的半导体封装，而图6B示出了具有防焊层的半导体封装。
在各种实施例中，电流轨条10的第一接触焊垫10A和第二接触焊垫10B可以具有类似于矩形的简单形状并且可以小于印刷电路板500上的对应电路接触区域510。因此，即使在位置未对准的情形下，整个第一和第二接触焊垫10A和10B接触印刷电路板500的对应电路接触区域510。特别地，在一个或多个实施例中，第一接触焊垫10A与第二接触焊垫10B之间的间距(d90)可以大于印刷电路板500上对应的两个接触区域之间的间距(d510)。因此，在印刷电路板500上错误安装半导体封装1可能不会导致电流轨条中不同的电流分布。换言之，有利地，半导体封装1内传感器芯片50的校准独立于在印刷电路板500之上安装封装。这是因为整个第一接触焊垫10A接触电路接触区域510。
此外，凹槽有助于从靠近缩颈160的电流轨条10的场产生部分进一步去耦合半导体封装1的接触部分。精确接触几何形状的任何改变不直接影响缩颈160中的电流密度分布，因为凹槽是一种均匀化了电流分布的瓶颈。换言之，作为示例，第一凹槽140是第一接触焊垫10A与缩颈160之间的额外的人造缩颈。因此，第一凹槽140与靠近第一接触焊垫10A的小改变相比对于电流分布具有更大影响，并且在一些情形下可以有助于建立用于电流分布的边界条件。类似地，使用在前实施例中所述的防焊涂层，可以增大缩颈160与第一接触焊垫10A之间的距离以便至少部分地减轻由于缩颈160处电流分布的未对准导致的接触电阻的改变。
在各种实施例中，半导体封装1可以通过软焊附着至印刷电路板500。第一接触焊垫10A和第二接触焊垫10B可以附着至印刷电路板500上的电路接触区域510。电路接触区域510可以是汇流条或PCB迹线。可替换地，在其他实施例中，可以经由硬焊、焊接、采用螺栓夹紧和其他技术来制造外部导体与电流轨条10之间的接触。
因此，本发明的实施例描述了具有平坦电流轨条10的磁场电流传感器，其靠近至少一个磁传感器元件具有缩颈160。在各种实施例中，从电流轨条10的场产生部分去耦合电流轨条10与印刷电路板500之间的接触界面，使得接触界面的小未对准并未大大影响传感器读取。如各种实施例中所述的，这是通过在电流轨条10的底面中使用至少两个凹槽或通过使用防焊涂层以从缩颈160间隔开接触界面而实现的。
图7，其包括图7A-图7C，示出了根据本发明的替换实施例的具有凹槽的电流轨条的顶视图。
在各种实施例中，电流轨条10可以具有不同形状以改进传感器芯片50内传感器的灵敏度。电流轨条10的示例包括图7A-图7C中所示的“I”、“U”、“S”形状。
如图7A所示，在一个实施例中，电流轨条10包括限定了横向减小的截面积(缩颈160)的第一槽口170。减小的截面积迫使从第一接触焊垫10A流至第二接触焊垫10B的电流以“I”形或直线形流动。减小的截面积和由第一槽口170引起的电流弯曲增大了缩颈160处的电流密度并且因此增大了磁场的磁场强度。这增大了电流测量的灵敏度。如所示，第一凹槽140和第二凹槽150可以如在前实施例中所述的那样形成。在各种实施例中，制作第一凹槽140和第二凹槽150的设计以确保电流流动线保持垂直。例如，图7A示出了示意性的电流流动线(虚线)。第一凹槽140和第二凹槽150的曲率确保了电流流动线垂直于面向电流的电流轨条的剖面。
参照图7B，从第一接触焊垫10A流向第二接触焊垫10B的电流展示“U”形电流流动。类似于在前实施例，电流轨条10包括位于第一接触焊垫10A和第二接触焊垫10B之间的第一槽口170。然而，在该实施例中第一和第二接触焊垫10A和10B仅设置在电流导体的相对半边上。因此，从第一接触焊垫10A流向第二接触焊垫10B的电流比在前实施例中的甚至更加弯曲。可以如在前实施例所述的形成第一凹槽140和第二凹槽150。第一和第二凹槽140和150在长度上可以被缩短，提供对电流流动的较小阻力。
图7C示出了具有凹槽的电流轨条的又一替换实施例。图7C中所示实施例具有“S”形电流流动。为了实现S形电流流动，磁场产生区域包括相对于电流流动方向设置在缩颈160的相对侧、并且沿流动方向相互移位或偏移的第一槽口170和第二槽口180。第一凹槽140和第二凹槽150的长度可以比在前实施例中的更长，提供经过缩颈160的均匀的电流分布。
图8，其包括图8A-图8C，示出了根据本发明的替换实施例的具有防焊层的电流轨条的顶视图。
如图7所描绘的，电流轨条10可以包括“T”、“U“、“S”形电流流动结构。也如图8所示，可以是防焊层的涂层210可以被修整用于这些结构中的每一个。
图9，其包括图9A一图9C，示出了根据本发明实施例的在不同制造阶段期间的半导体封装。
图9示出了包括前述实施例的组合的半导体器件的形成。参照图9A，示出了引线框架条带衬底300。引线框架条带衬底300可以具有恒定厚度D1并且可以包括诸如铜的金属。
参照图9B，完全刻蚀引线框架条带衬底300以形成多个引线、管芯板或电流轨条，其包括缩颈160(前述)。在形成多个引线之后或者之前，可以通过形成第一抗蚀剂310并且刻蚀引线框架条带衬底300来形成凹槽。在一个或多个实施例中，可以在形成多个引线期间形成第一凹槽140和第二凹槽150。例如，为了完全刻蚀穿透，从正面和背面刻蚀引线框架条带衬底300。可以在背面刻蚀工艺期间形成凹槽。因此，在一些实施例中可以不需要额外的工艺步骤。由此形成的引线框架条带包括多个引线框架单元。
如接着在图9C中所示的，电流轨条10、传感器芯片50和隔离结构30被封装在封装本体20内。涂层210施加至半导体封装的暴露的背表面。在上下文中，背表面可以是面向电路板或者至输运待测量的电流的汇流条的封装的主表面，而半导体封装的相对的正面可以承载标识了封装内的器件的标志。在一些实施例中，可以在形成涂层210之前施加第二抗蚀剂320。在一个或多个实施例中，焊料材料(在回流之前)可以用作第二抗蚀剂320。可替换地，可以例如使用模版印刷、喷墨印刷和其他分配技术来印刷涂层210。可以在施加涂层210之前或者之后施加焊料材料。施加焊料材料(如果必需的话)。
单体化工艺可以用于将多个半导体封装分离为单个单元。在一个实施例中，切割工具可以用于机械地分离引线框架条带衬底300以形成物理地分隔的半导体封装。尽管以上示出了批量工艺，在各种实施例中，顺序过程可以被使用，其中单独地制造每个半导体封装。
单个半导体封装可以位于并且安装在电路板之上。可以执行焊料回流工艺以形成接合。
图10，其包括图10A和图10B，示出了使用不具有缩颈的电流轨条的本发明的替换实施例，其中图10A示出了顶视图，而图10B示出了剖面图。
本发明的实施例可以适用于不具有缩颈的电流轨条10。例如，在一些实施例中可以使用不具有缩颈的平坦电流轨条。如图10所示，在一个或多个实施例中，磁场产生部分可以是在磁场传感器52之下的电流轨条10的一部分。
如图10A和图10B所示，半导体芯片50可以放置在具有第一接触焊垫10A和第二接触焊垫10B的电流轨条10之上。半导体芯片50可以包括磁场传感器52，磁场传感器探测由于在其下方电流轨条10的一部分中流动的电流导致的磁场。半导体芯片50可以如前所述通过互连60耦合至多个引线40。封装本体80如前所述固定了半导体芯片50。
参照图10B，半导体封装安装在印刷电路板500或汇流条之上。可包含阻焊剂材料的涂层210可以施加在面向电路板500的封装的背面处的暴露的电流轨条10之上。然而，涂层210并未覆盖电流轨条10的整个暴露表面，留下了电流轨条10的一些部分被暴露。电流轨条10的暴露部分可附着至对应的电流接触区域510。
特别地，在一个或多个实施例中，可以如此施加涂层210使得第一接触焊垫10A和第二接触焊垫10B之间的间距(d90)大于印刷电路板500上对应的两个接触区域510之间的间距(d510)。因此，在各种实施例中，涂层210可以用于选择性地改变电流轨条10的暴露的区域以形成与印刷电路板500的接触。
图11，其包括图11A和图11B，示出了电流轨条的替换实施例。图11A示出了剖面图，图11B示出了顶视图。
参照图11A，电流轨条10具有第一凹槽140和第二凹槽150。图11A也示出了电流轨条10内的电流流动方向。如图11B的俯视图所示，第一凹槽140和第二凹槽150被形成为直沟槽。这与其中第一凹槽140和第二凹槽150具有曲率半径的在前实施例相反。
图12，其包括图12A和图12B，示出了根据本发明的替换实施例的具有半刻蚀缩颈的电流轨条。图12A示出了剖面图，而图12B示出了顶视图。
参照图12A，电流轨条10具有第一厚度D1(例如在接触焊垫区域处)，电流轨条10在第一凹槽140和第二凹槽150处具有第二厚度D2，并且电流轨条10在缩颈160处具有第三厚度D3。在一个实施例中，第二厚度D2和第三厚度D3大约相等并且大约是第一厚度D1的一半。
图12B示出了俯视图并且示出了使用第一槽口170形成的缩颈160。在其他实施例中，缩颈160可以具有不同设计(例如如图7和图8所示)。因此，在一些实施例中缩颈160可以比电流轨条10更薄。
尽管已经参照所示实施例描述了本发明，但该描述不旨在以限制性意义来解释。所示实施例的各种修改和组合，以及本发明的其他实施例，对于本领域技术人员在参考本描述时将是显而易见的。作为说明，图1，3-9中描述的实施例可与替换实施例中的每一个组合。因此，所附权利要求旨在包含任何此类修改或实施例。
尽管本发明及其优势已被详细描述，但应理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可在此进行各种变化、替换和变更。例如，本领域技术人员易于理解的是，此处描述的特征、功能、工艺和材料中的很多可以变化同时保持在本发明的范围内。
此外，本申请的范围不旨在局限于说明书中描述的工艺、机器、制造、物质组分、手段、方法和步骤的特定实施例。如本领域普通技术人员可容易地从本发明的公开中领会到的，可根据本发明利用目前存在的或稍后将要开发的工艺、机器、制造、物质组分、手段、方法或步骤，其与此处描述的相应实施例执行基本相同的功能或实现基本相同的结果。因此，所附权利要求旨在把这类工艺、机器、制造、物质组分、手段、方法或步骤包括在它们的范围之内。

Claims (41)

1.一种半导体封装，包括：
电流轨条，该电流轨条包括第一接触区域和第二接触区域、第一凹槽和第二凹槽、以及磁场产生部分，其中，沿着电流流动方向，所述第一凹槽布置在所述第一接触区域和所述磁场产生部分之间，以及所述第二凹槽布置在所述磁场产生部分和所述第二接触区域之间，其中在所述第一凹槽处所述电流轨条的厚度小于在所述第一接触区域处所述电流轨条的厚度。
2.根据权利要求1所述的封装，其中，所述第一和第二接触区域以及所述第一和第二凹槽在所述电流轨条的相同主表面中。
3.根据权利要求1所述的封装，其中，在所述第一和第二凹槽处垂直于电流流动线的所述电流轨条的截面积大于在磁场产生部分处垂直于电流流动线的所述电流轨条的截面积。
4.根据权利要求1所述的封装，其中，在所述第一和第二凹槽处所述电流轨条的厚度小于在所述磁场产生部分处所述电流轨条的厚度。
5.根据权利要求1所述的封装，其中，在所述第一和第二凹槽处所述电流轨条的厚度小于在所述第一和第二接触区域处所述电流轨条的厚度。
6.根据权利要求1所述的封装，其中，由于在所述第一接触区域和第二接触区域之间流动的电流，所述第一和第二凹槽基本上垂直于电流流动线延伸。
7.根据权利要求1所述的封装，其中，当电流在所述第一接触区域处进入并且在所述第二接触区域处离开时，全部电流必须跨过所述第一和第二凹槽两者传递。
8.根据权利要求1所述的封装，进一步包括，平行于所述电流轨条安装的半导体芯片。
9.根据权利要求8所述的封装，进一步包括，布置在所述半导体芯片内的磁场传感器。
10.根据权利要求9所述的封装，其中，所述磁场传感器在俯视图中布置在所述第一和第二凹槽之间。
11.根据权利要求8所述的封装，进一步包括，布置在所述半导体芯片和所述电流轨条之间的隔离。
12.根据权利要求8所述的封装，进一步包括：
封装本体，其固定了所述电流轨条和所述半导体芯片，其中，所述电流轨条的部分背表面在所述封装本体的底表面处被暴露；以及
防焊层，其覆盖了所述电流轨条的背表面的暴露部分的部分，其中所述接触焊垫区域保持被暴露。
13.根据权利要求12所述的封装，其中，所述防焊层包括清漆层。
14.根据权利要求1所述的封装，其中，所述电流轨条是平坦电流轨条。
15.根据权利要求1所述的封装，其中，所述磁场产生部分包括缩颈。
16.根据权利要求1所述的封装，其中，沿着所述电流轨条内的电流流动方向，所述第一凹槽的电阻小于所述磁场产生部分的电阻。
17.根据权利要求1所述的封装，其中，沿着垂直于电流流动线的表面的在所述第一凹槽处的所述电流轨条的截面积大于沿着垂直于电流流动线的表面的所述磁场产生部分的截面积。
18.一种半导体封装，包括：
具有接触焊垫区域和磁场产生部分的电流轨条；
布置在所述电流轨条之上的半导体芯片，所述半导体芯片包括磁场传感器，所述磁场传感器紧接所述电流轨条；
固定了所述电流轨条和所述半导体芯片的封装本体，其中所述电流轨条的部分背表面在所述封装本体的底表面处被暴露；以及
防焊层，其覆盖了所述电流轨条的背表面的暴露部分的第一部分。
19.根据权利要求18所述的封装，其中，所述电流轨条的背表面的暴露部分的第二部分保持被暴露。
20.根据权利要求18所述的封装，进一步包括，布置在所述电流轨条的背表面的暴露部分的第二部分上的焊料层。
21.根据权利要求18所述的封装，进一步包括，布置在所述电流轨条和所述半导体芯片之间的隔离层。
22.根据权利要求18所述的封装，其中，配置所述防焊层以防止焊料材料粘附至所述电流轨条的背表面的暴露部分的第一部分。
23.根据权利要求18所述的封装，其中，所述防焊层包括清漆、聚合物层或者阻焊剂材料。
24.根据权利要求18所述的封装，其中，所述防焊层包括绝缘层，其中所述绝缘层包括金属氧化物层、金属氮化物层或者金属氮氧化物。
25.根据权利要求18所述的封装，其中，所述防焊层的一部分分隔所述磁场产生部分与所述接触焊垫区域的焊垫。
26.根据权利要求18所述的封装，其中，所述磁场产生部分具有沿着第一方向的第一宽度，其中所述接触焊垫区域的焊垫具有沿着所述第一方向的第二宽度，并且所述第一宽度小于所述第二宽度。
27.一种系统，包括：
电路板，其具有焊料焊垫；以及
半导体封装，其通过所述焊料焊垫耦合至所述电路板，其中，所述半导体封装包括：
电流轨条，其具有接触焊垫区域，
半导体芯片，其布置在所述电流轨条之上，所述半导体芯片包括磁场传感器，所述磁场传感器紧接所述电流轨条，
封装本体，其固定了所述电流轨条和所述半导体芯片，其中所述电流轨条的部分背表面暴露于面向所述电路板的所述封装本体的底表面处，以及
防焊层，其覆盖了所述电流轨条的背表面的暴露部分的部分，其中所述电路板的焊料焊垫布置在所述接触焊垫区域之下并且耦合至所述接触焊垫区域。
28.根据权利要求27所述的系统，其中，所述电路板的焊料焊垫之间的间距小于所述电流轨条的接触焊垫区域之间的间距。
29.根据权利要求27所述的系统，其中，所述焊料焊垫的焊垫的面积大于所述接触焊垫区域的焊垫的面积。
30.根据权利要求27所述的系统，进一步包括，布置在所述电流轨条和所述半导体芯片之间的隔离层。
31.根据权利要求27所述的系统，其中，配置所述防焊层以防止焊料材料粘附至所述电流轨条的背表面的暴露部分。
32.根据权利要求27所述的系统，其中，所述防焊层包括清漆、聚合物层、或阻焊剂材料。
33.根据权利要求27所述的系统，其中，所述防焊层包括金属氧化物层、金属氮化物层、或金属氮氧化物。
34.根据权利要求27所述的系统，其中，所述接触焊垫区域包括第一接触区域和第二接触区域，其中所述电流轨条包括第一凹槽和第二凹槽，以及磁场产生部分，其中，沿着电流流动方向，所述第一凹槽布置在所述第一接触区域和所述磁场产生部分之间，所述第二凹槽布置在所述磁场产生部分和所述第二接触区域之间，其中在所述第一凹槽处所述电流轨条的厚度小于在所述第一接触区域处所述电流轨条的厚度。
35.一种形成半导体封装的方法，所述方法包括：
在引线框架衬底中刻蚀磁场产生部分；
在所述引线框架衬底中刻蚀多个凹槽，其中，所述多个凹槽紧接所述磁场产生部分，其中所述多个凹槽具有小于所述引线框架衬底的第一厚度的第二厚度，其中在俯视图中，所述磁场产生部分布置在所述多个凹槽的第一凹槽和所述多个凹槽的第二凹槽之间；以及
在所述引线框架衬底之上附着半导体芯片，所述半导体芯片紧接所述磁场产生部分。
36.根据权利要求35所述的方法，进一步包括：
形成固定了所述引线框架衬底和所述半导体芯片的封装本体，其中所述引线框架衬底的部分背表面暴露于所述封装本体的底表面处；以及
在所述引线框架衬底的背表面的暴露部分的部分之下形成防焊层。
37.根据权利要求36所述的方法，进一步包括，在所述引线框架衬底之下形成焊料层。
38.根据权利要求36所述的方法，其中，所述磁场产生部分具有小于所述第一厚度的第三厚度。
39.一种形成半导体封装的方法，所述方法包括：
提供具有磁场产生部分的引线框架衬底；
在所述磁场产生部分之上附着半导体芯片，所述半导体芯片包括紧接所述磁场产生部分布置的磁场传感器；
形成固定了所述引线框架衬底和所述半导体芯片的封装本体，其中所述引线框架衬底的部分背表面暴露于所述封装本体的底表面处；以及
在所述引线框架衬底的背表面的暴露部分的部分之下形成防焊层。
40.根据权利要求39所述的方法，其中，形成所述防焊层包括施加阻焊剂材料。
41.根据权利要求39所述的方法，其中，形成所述防焊层包括使用印刷工艺。
CN201310757183.7A 2012-11-30 2013-11-29 半导体封装、系统及其形成方法 Active CN103855102B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/691293 2012-11-30
US13/691,293 US8860153B2 (en) 2012-11-30 2012-11-30 Semiconductor packages, systems, and methods of formation thereof
US13/691,293 2012-11-30

Publications (2)

Publication Number Publication Date
CN103855102A true CN103855102A (zh) 2014-06-11
CN103855102B CN103855102B (zh) 2017-01-18

Family

ID=50726161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310757183.7A Active CN103855102B (zh) 2012-11-30 2013-11-29 半导体封装、系统及其形成方法

Country Status (3)

Country Link
US (1) US8860153B2 (zh)
CN (1) CN103855102B (zh)
DE (1) DE102013113186B4 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106688180A (zh) * 2014-09-19 2017-05-17 日本电波工业株式会社 压电元件及其制造方法
CN107658286A (zh) * 2016-07-25 2018-02-02 友立股份有限公司 半导体元件安装用基板、半导体装置及它们的制造方法
CN111490150A (zh) * 2019-01-29 2020-08-04 英飞凌科技股份有限公司 具有外部功率传感器的半导体模块
JP2021085742A (ja) * 2019-11-27 2021-06-03 新電元工業株式会社 電流検出器及びパワーモジュール
CN115000058A (zh) * 2021-02-17 2022-09-02 英飞凌科技股份有限公司 具有用灌封材料固定的电流传感器模块的功率半导体模块
DE102022100978A1 (de) 2022-01-17 2023-07-20 Infineon Technologies Ag Sensorvorrichtungen mit Stromschiene und Sensorchip sowie dazwischen angeordneten Dielektrika

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10345343B2 (en) 2013-03-15 2019-07-09 Allegro Microsystems, Llc Current sensor isolation
US9564423B2 (en) 2015-06-23 2017-02-07 Infineon Technologies Ag Power package with integrated magnetic field sensor
US10168391B2 (en) 2015-06-23 2019-01-01 Infineon Technologies Ag Multi-functional interconnect module and carrier with multi-functional interconnect module attached thereto
DE102016111573B4 (de) 2015-06-23 2021-12-09 Infineon Technologies Ag Multifunktionales verbindungsmodul und träger mit daran befestigtem multifunktionalem verbindungsmodul
US9728493B2 (en) * 2015-08-28 2017-08-08 Infineon Technologies Ag Mold PackageD semiconductor chip mounted on a leadframe and method of manufacturing the same
KR20170067426A (ko) 2015-12-08 2017-06-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
US9905498B2 (en) * 2016-05-06 2018-02-27 Atmel Corporation Electronic package
WO2018051575A1 (ja) * 2016-09-14 2018-03-22 旭化成エレクトロニクス株式会社 電流センサ
US10698005B2 (en) 2017-04-20 2020-06-30 Asahi Kasei Microdevices Corporation Magnetic detection device, current detection device, method for manufacturing magnetic detection device, and method for manufacturing current detection device
NL2020901B1 (en) * 2018-05-09 2019-11-18 Sencio B V A sensor package and a method of manufacturing a sensor package
US11289406B2 (en) 2019-09-18 2022-03-29 Allegro Microsystems, Llc Signal isolator having enhanced creepage characteristics
US11800813B2 (en) * 2020-05-29 2023-10-24 Allegro Microsystems, Llc High isolation current sensor
US11768230B1 (en) 2022-03-30 2023-09-26 Allegro Microsystems, Llc Current sensor integrated circuit with a dual gauge lead frame
JP7329118B1 (ja) * 2022-10-24 2023-08-17 旭化成エレクトロニクス株式会社 電流センサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424018B1 (en) * 1998-10-02 2002-07-23 Sanken Electric Co., Ltd. Semiconductor device having a hall-effect element
US6995315B2 (en) * 2003-08-26 2006-02-07 Allegro Microsystems, Inc. Current sensor
CN101433134A (zh) * 2006-04-28 2009-05-13 住友电木株式会社 阻焊材料及使用该材料的电路板和半导体封装
US20090295368A1 (en) * 2008-06-02 2009-12-03 Doogue Michael C Arrangements for a current sensing circuit and integrated current sensor
US20110234215A1 (en) * 2010-03-26 2011-09-29 Infineon Technologies Ag Sensor Package and Method for Producing a Sensor Package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041780A (en) 1988-09-13 1991-08-20 California Institute Of Technology Integrable current sensors
US6348788B1 (en) 1999-09-28 2002-02-19 Rockwell Automation Technologies, Inc. High resolution current sensing apparatus
KR20020012053A (ko) * 2000-08-05 2002-02-15 이수남 볼 그리드 어레이 패키지
US20060219436A1 (en) 2003-08-26 2006-10-05 Taylor William P Current sensor
US7166807B2 (en) 2003-08-26 2007-01-23 Allegro Microsystems, Inc. Current sensor
DE202006020504U1 (de) 2006-06-06 2008-09-25 Insta Elektro Gmbh Elektrisches/elektronisches Gerät
US9013890B2 (en) 2010-03-26 2015-04-21 Infineon Technologies Ag Semiconductor packages and methods for producing the same
CN102298126B (zh) * 2011-01-17 2013-03-13 江苏多维科技有限公司 独立封装的桥式磁场传感器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424018B1 (en) * 1998-10-02 2002-07-23 Sanken Electric Co., Ltd. Semiconductor device having a hall-effect element
US6995315B2 (en) * 2003-08-26 2006-02-07 Allegro Microsystems, Inc. Current sensor
CN101433134A (zh) * 2006-04-28 2009-05-13 住友电木株式会社 阻焊材料及使用该材料的电路板和半导体封装
US20090295368A1 (en) * 2008-06-02 2009-12-03 Doogue Michael C Arrangements for a current sensing circuit and integrated current sensor
US20110234215A1 (en) * 2010-03-26 2011-09-29 Infineon Technologies Ag Sensor Package and Method for Producing a Sensor Package

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106688180A (zh) * 2014-09-19 2017-05-17 日本电波工业株式会社 压电元件及其制造方法
CN107658286A (zh) * 2016-07-25 2018-02-02 友立股份有限公司 半导体元件安装用基板、半导体装置及它们的制造方法
CN107658286B (zh) * 2016-07-25 2020-03-17 大口电材株式会社 半导体元件安装用基板、半导体装置及它们的制造方法
CN111490150A (zh) * 2019-01-29 2020-08-04 英飞凌科技股份有限公司 具有外部功率传感器的半导体模块
CN111490150B (zh) * 2019-01-29 2024-04-05 英飞凌科技股份有限公司 具有外部功率传感器的半导体模块
USRE50485E1 (en) 2019-01-29 2025-07-08 Infineon Technologies Ag Semiconductor module with external power sensor
JP2021085742A (ja) * 2019-11-27 2021-06-03 新電元工業株式会社 電流検出器及びパワーモジュール
JP7369020B2 (ja) 2019-11-27 2023-10-25 新電元工業株式会社 電流検出器及びパワーモジュール
CN115000058A (zh) * 2021-02-17 2022-09-02 英飞凌科技股份有限公司 具有用灌封材料固定的电流传感器模块的功率半导体模块
CN115000058B (zh) * 2021-02-17 2023-09-15 英飞凌科技股份有限公司 具有用灌封材料固定的电流传感器模块的功率半导体模块
DE102022100978A1 (de) 2022-01-17 2023-07-20 Infineon Technologies Ag Sensorvorrichtungen mit Stromschiene und Sensorchip sowie dazwischen angeordneten Dielektrika
DE102022100978B4 (de) 2022-01-17 2023-07-27 Infineon Technologies Ag Sensorvorrichtungen mit Stromschiene und Sensorchip sowie dazwischen angeordneten Dielektrika

Also Published As

Publication number Publication date
DE102013113186B4 (de) 2020-10-01
DE102013113186A1 (de) 2014-06-05
CN103855102B (zh) 2017-01-18
US20140151697A1 (en) 2014-06-05
US8860153B2 (en) 2014-10-14

Similar Documents

Publication Publication Date Title
CN103855102A (zh) 半导体封装、系统及其形成方法
CN103208462B (zh) 半导体封装件以及用于制造该半导体封装件的方法
CN101488464B (zh) 形成包封器件和结构的方法
US5973388A (en) Leadframe, method of manufacturing a leadframe, and method of packaging an electronic component utilizing the leadframe
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
US9013028B2 (en) Integrated circuit package and method of making
US12165959B2 (en) Leadframe, encapsulated package with punched lead and sawn side flanks, and corresponding manufacturing method
US8609468B2 (en) Semiconductor device and method of manufacturing the same
KR101833651B1 (ko) 반도체 장치 및 그 제조 방법
JP7546547B2 (ja) 選択的成形を伴うメッキ用パッケージ化方法
KR20170077146A (ko) 기판 구조들 및 제조 방법들
CN108878300B (zh) 在模制期间具有背面保护层以防止模具溢料失效的封装件
CN111863774B (zh) 包括载体上和/或中的标识符的封装
US20150069600A1 (en) Embedded Silver Nanomaterials into Die Backside to Enhance Package Performance and Reliability
CN106711113A (zh) 具有集成散热片的半导体封装体
EP2571047A2 (en) Insulating ring for packaging, insulating ring assembly and package
TWI764526B (zh) 半導體封裝結構
KR20170057920A (ko) 인쇄 회로 기판
JP5458476B2 (ja) モールドパッケージおよびその製造方法
JP6092833B2 (ja) 半導体装置
JP6115505B2 (ja) 電子装置
WO2020049672A1 (ja) 半導体装置
CN104576560B (zh) 裸片和芯片
US11784112B2 (en) Integrated circuit package and method to manufacture the integrated circuit package to reduce bond wire defects in the integrated circuit package
US20230146666A1 (en) Electronic package and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant