CN110349918A - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN110349918A
CN110349918A CN201810677885.7A CN201810677885A CN110349918A CN 110349918 A CN110349918 A CN 110349918A CN 201810677885 A CN201810677885 A CN 201810677885A CN 110349918 A CN110349918 A CN 110349918A
Authority
CN
China
Prior art keywords
face
chip
slot
base plate
circuit base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810677885.7A
Other languages
English (en)
Other versions
CN110349918B (zh
Inventor
潘玉堂
周世文
吕良田
黄东鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN110349918A publication Critical patent/CN110349918A/zh
Application granted granted Critical
Publication of CN110349918B publication Critical patent/CN110349918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种半导体封装结构及其制造方法，所述半导体封装结构包括线路基板、芯片、黏胶层、多条导线及封装胶体。线路基板包括相对的第一面、第二面、贯穿第一面与第二面的贯槽及位于第二面上的多个第一接垫。芯片配置于线路基板的第一面上且覆盖部分的贯槽。芯片包括朝向第一面的主动面及位于主动面上且外露于贯槽的多个第二接垫，其中贯槽包括未被芯片覆盖的模流口。黏胶层配置于线路基板的第一面与芯片之间，且包括延伸至模流口旁的至少一缓冲墙。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及一种半导体封装结构及其制造方法，尤其涉及一种具有缓冲墙的半导体封装结构及其制造方法。
背景技术
在半导体产业中，集成电路(Integrated Circuits,IC)的生产，主要可分为以下三个阶段，集成电路设计(IC design)、集成电路的制作(IC process)及集成电路的封装制程(IC package)，其中封装制程通常是通过封装胶体包覆芯片及导线，其目的在于防止芯片受到外界湿度影响及杂尘污染。
现有半导体封装技术中，封装胶体是流动胶体灌注至芯片上之后固化所形成。而在灌注的过程中，流动的封装胶体中的充填粒子(Filler)容易随模流流动而直接冲击于芯片边缘与基板之间，导致芯片偏移、上掀而损坏。
发明内容
本发明提供一种半导体封装结构及其制造方法，其可降低灌模(molding)的过程中流动胶体损坏芯片的机率。
本发明的半导体封装结构包括线路基板、芯片、黏胶层、多条导线及封装胶体。线路基板包括相对的第一面、第二面、贯穿第一面与第二面的贯槽及位于第二面上的多个第一接垫。芯片配置于线路基板的第一面上且覆盖部分的贯槽。芯片包括朝向第一面的主动面及位于主动面上且外露于贯槽的多个第二接垫，其中贯槽包括未被芯片覆盖的模流口。黏胶层配置于线路基板的第一面与芯片之间，且包括延伸至模流口旁的至少一缓冲墙。多条导线穿过贯槽且连接于第一接垫及第二接垫。封装胶体包覆线路基板的第一面、部分的第二面、芯片、黏胶层及多条导线，且填充于贯槽及模流口。
本发明的半导体封装结构的制造方法包括下列步骤。提供线路基板。线路基板包括相对的第一面、第二面、贯穿第一面与第二面的贯槽及位于第二面上的多个第一接垫。形成黏胶层于线路基板的第一面的靠近贯槽处。设置芯片于黏胶层上，且芯片覆盖部分的贯槽，其中芯片包括朝向第一面的主动面及位于主动面上且外露于贯槽的多个第二接垫，贯槽包括未被芯片覆盖的模流口，且黏胶层包括延伸至模流口旁的至少一缓冲墙。设置穿过贯槽的多条导线，且多条导线连接于第一接垫及第二接垫。注入流动胶体至线路基板、黏胶层、芯片上，且部分的流动胶体从第一面经过模流口流至第二面的多条导线上，其中各缓冲墙的至少一部分的延伸方向不平行于流动胶体的流动方向。固化流动胶体而形成封装胶体，其中封装胶体包覆线路基板的第一面、部分的第二面、芯片、黏胶层及多条导线，且填充于贯槽及模流口。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为依照本发明的一实施例所示出的半导体封装结构的制作方法的上视示意图。
图2为沿图1的A-A’线的剖面示意图。
图3为图1的前侧视图。
图4A为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。
图4B为图4A的A-A’线的剖面示意图。
图4C为图4A的前视示意图。
图5A为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。
图5B为沿图5A的A-A’线的剖面示意图。
图6为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。
图7为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。
附图标记说明
100、100a、100b、100c、100d：半导体封装结构；
110：线路基板；
111：第一面；
112：芯片投影区；
113：第二面；
114：贯槽；
115：模流口；
116：第一接垫；
120：芯片；
122：主动面；
124：第二接垫；
130：黏胶层；
132：第一部分；
134：第二部分；
136、136a、136b、136c、136d：缓冲墙；
138：焊球；
140：多条导线；
150：封装胶体；
G：空间。
具体实施方式
为了改善现有半导体封装结构的制作过程中，灌模(molding)时流动胶体对芯片的边缘造成的冲击，尤其是流动胶体内的填充粒子(Filer)对于芯片的损伤，本发明通过下面的这些实施例来说明。图1为依照本发明的一实施例所示出的半导体封装结构的制作方法的上视示意图。图2为沿图1的A-A’线的剖面示意图。图3为图1的前侧视图。
请同时参照图1、图2、图3，提供线路基板110，其中线路基板110包括相对的第一面111、第二面113、贯穿第一面111与第二面113的贯槽114及位于第二面113上的多个第一接垫116。
接着，形成黏胶层130在线路基板110的第一面111的靠近贯槽114处。在本实施例中，黏胶层130包括第一部分132、第二部分134及至少一缓冲墙136。第一部分132与第二部分134分别配置于线路基板110的第一面111上且位于贯槽114的两侧。在本实施例中，第一部分132及第二部分134以矩形为例，但第一部分132及第二部分134的分布形状不以此为限制。在本实施例中，缓冲墙136以设置于贯槽114的两边为例，其中一个缓冲墙136连接于第一部分132，另一个缓冲墙136连接于第二部分134。当然，在其他实施例中，缓冲墙136的数量、连接关系不以此为限制。
之后，设置芯片120在黏胶层130上，且芯片120覆盖部分的贯槽114，其中芯片120包括朝向第一面111的主动面122及位于主动面122上且外露于贯槽114的多个第二接垫124。在本实施例中，芯片120配置于黏胶层130的第一部分132及第二部分134上，使芯片120覆盖了局部的贯槽114，而未被芯片120覆盖到的贯槽114则形成了模流口115，使后续进行模封作业时，流动胶体得以通过模流口115而在线路基板110的第一面111与第二面113之间流通。在本实施例中，两个缓冲墙136分别从第一部分132与第二部分134沿着模流口115的轮廓往模流口115的外侧延伸至靠近于彼此而部分地环绕于模流口115的外侧。然后，如图2所示，在设置芯片120于黏胶层130上之后，多条导线140穿过贯槽114电性连接第一接垫116及第二接垫124。
接着，进行模封制程，注入流动胶体至线路基板110、黏胶层130、芯片120上，部分的流动胶体从第一面111经过模流口115流至第二面113的多条导线140上。其后，固化流动胶体而形成封装胶体150(在图1中，封装胶体150以虚线表示)，其中封装胶体150包覆线路基板110的第一面111、部分的第二面113、芯片120、黏胶层130及多条导线140，且填充于贯槽114及模流口115。最后，在线路基板110的第二面113上形成多个焊球138。
在本实施例中，流动胶体的注入口例如是位于图1与图2的右上侧/角，也就是说，流动胶体会从线路基板110的第一面111上方的其中一侧/一角往第一面111的其他区域的方向以及往第二面113的方向流动。在本实施例中，各缓冲墙136的至少一部分的延伸方向不平行于流动胶体的流动方向，因此，在注入流动胶体的步骤中，部分的流动胶体在第一面111先接触缓冲墙136再接触芯片120的边缘。
相较于现有的半导体封装结构不具有缓冲墙，而在灌模的过程中，流动胶体会以较快的速度冲撞芯片的边缘，导致芯片上掀或损坏，在本实施例中，半导体封装结构利用黏胶层的其中一部分作为位于模流口旁的缓冲墙，来使灌模过程中流动胶体在接触到芯片边缘之前能够受到缓冲墙的阻挡而减缓流动速度。所以可以减少流动胶体对芯片120的边缘造成的冲击，进而减少灌模时对芯片120产生的损伤。
在本实施例中，由于各缓冲墙136的至少一部分的延伸方向不平行于流动胶体的流动方向，部分的流动胶体会在第一面111先接触缓冲墙136，导致流动胶体的流动速度减缓，之后通过分别从第一部分132与第二部分134沿着模流口115的轮廓往模流口115的外侧延伸的缓冲墙136所形成的导流结构，将流动胶体导流向模流口115，之后流动胶体会流向第二面113充填。也就是说，在本实施例中，缓冲墙136除了作为使流动胶体减速的结构之外，还可作为引导流动胶体流动方向的结构。
下面举出其他的实施例，需说明的是，在下面的实施例中，与前一实施例相同或是相似的元件以相同或是相似的符号表示，下面仅就不同实施例之间的主要差异进行说明，其他内容不再多加赘述。
图4A为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。图4B为图4A的A-A’线的剖面示意图。图4C为图4A的前视示意图。
请参阅图4A、图4B及图4C所示，图4A、图4B及图4C的半导体封装结构100a与图1、图2及图3的半导体封装结构100的主要差异在于，在本实施例中，各缓冲墙136a分别连接于第一部分132与第二部分134，而在模流口115的外侧形成连续的矮墙。如此，在灌模过程中，缓冲墙136a可以更大范围地阻挡流动胶体，造成在流动胶体接触芯片120的边缘前，流动胶体接触缓冲墙136a的机会可以增加，进而更有效地减少流动胶体对芯片120的边缘造成的冲击，因此达到减少灌模时对芯片120产生的损伤。
在本实施例中，缓冲墙136a的轮廓共形于模流口115的轮廓，但在其他实施例中，缓冲墙136a的轮廓也可以不共形于模流口115的轮廓。
图5A为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。需特别注意的是，位于线路基板110、芯片120及黏胶层130的上的封装胶体150未示出于图5A中，而图5A中的虚线所表示的是芯片投影区112，为的是更清楚地表示黏胶层130的第一部分132及第二部分134与芯片120的配置关系。图5B为沿图5A的A-A’线的剖面示意图。
请参阅图5A及图5B，图5A及图5B的半导体封装结构100b与图1及图2的半导体封装结构100的主要差异在于，在本实施例中，线缓冲墙136b沿着线路基板110的第一面111上的芯片投影区112的边缘配置。更详细地说，两个缓冲墙136b分别从所述第一部分132与第二部分134沿着垂直于贯槽114的延伸方向朝向贯槽114延伸，并且可以延伸至介于第一部分132及第二部分134的边缘与贯槽114的边缘之间。在本实施例中，缓冲墙136b的形状为矩形，但缓冲墙136b的形状不以此为限制。
在本实施例中，两个缓冲墙136b的长度小于第一部分132与贯槽114之间的距离以及第二部分134与贯槽114之间的距离。但在另一实施例中，两个缓冲墙136b的长度也可以接近于第一部分132与贯槽114之间的距离以及第二部分134与贯槽114之间的距离，而使得两缓冲墙136b分别从第一部分132及第二部分134沿着垂直于贯槽114的延伸方向而接触贯槽114的边缘。
接着，请参阅图2所示，在芯片120的边缘的部位与线路基板110之间，存有一未填入黏胶层130的空间G。反观图5B所示，由于缓冲墙136b设置在芯片120的边缘的部位与线路基板110之间，且沿着芯片投影区112的边缘配置，在芯片120的边缘的部位与线路基板110之间，未填入黏胶层130的空间G可被缩减，而使得芯片120在边缘的部位与线路基板110之间的固定面积增加。所以当灌模时，即便流动胶体对芯片120的边缘与线路基板110之间的冲击未被降低，缓冲墙136b的配置仍可降低芯片120的边缘被流动胶体冲击而相对于线路基板110上掀的机率。
图6为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。
请参阅图6，图6的半导体封装结构100c与图5A及图5B的半导体封装结构100b的主要差异在于，在本实施例中，各缓冲墙136c的形状为三角形。由于将芯片120覆盖于黏胶层130上时，黏胶层130可能会向位于主动面122上且外露于贯槽114的多个第二接垫124溢出，进而接触第二接垫124，因此当各缓冲墙136c的形状为三角形时，能够降低黏胶层130溢到第二接垫124的风险。
图7为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。
请参阅图7，图7的半导体封装结构100d与图5A及图5B的半导体封装结构100b的主要差异在于，在本实施例中，各缓冲墙136d的形状可为半圆形。当然，缓冲墙136d的形状不以上述为限制。在另一实施例中，各缓冲墙136d的形状可为半圆形、多边形、弧形、不规则形或是上述形状的组合。
综上所述，本发明的半导体封装结构及其制造方法可以通过使用来将芯片固定至线路基板的黏胶层的其中一部分形成位于模流口旁的缓冲墙，来使灌模过程中流动胶体在接触到芯片边缘之前能够受到缓冲墙的阻挡而减缓流动速度、减少流动胶体对芯片的边缘造成冲击而对芯片产生损伤。此外，本发明的缓冲墙还可以沿着芯片投影区的边缘配置，增加芯片与线路基板之间的固定面积及减少芯片在靠近边缘的部位与线路基板之间的空隙，所以当灌模时，流动胶体对芯片的边缘与线路基板之间的冲击可被降低，进而降低芯片边缘被流动胶体内的充填粒子冲击而相对于线路基板上掀的机率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
线路基板，包括相对的第一面、第二面、贯穿所述第一面与所述第二面的贯槽及位于所述第二面上的多个第一接垫；
芯片，配置于所述线路基板的所述第一面上且覆盖部分的所述贯槽，所述芯片包括朝向所述第一面的主动面及位于所述主动面上且外露于所述贯槽的多个第二接垫，其中所述贯槽包括未被所述芯片覆盖的模流口；
黏胶层，配置于所述线路基板的所述第一面与所述芯片之间，且包括延伸至所述模流口旁的至少一缓冲墙；
多条导线，穿过所述贯槽且连接于所述第一接垫及所述第二接垫；以及
封装胶体，包覆所述线路基板的所述第一面、部分的所述第二面、所述芯片、所述黏胶层及所述多条导线，且填充于所述贯槽及所述模流口。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述至少一缓冲墙部分地环绕于所述模流口的外侧。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述黏胶层包括第一部分及第二部分，分别配置于所述线路基板的所述第一面上且位于所述贯槽的两侧，两个所述缓冲墙分别从所述第一部分与所述第二部分沿着所述模流口的轮廓往所述模流口的外侧延伸至靠近于彼此。
4.根据权利要求1所述的半导体封装结构，其特征在于，所述黏胶层包括第一部分及第二部分，分别配置于所述线路基板的所述第一面上且位于所述贯槽的两侧，各所述缓冲墙位于所述模流口的外侧并沿着所述模流口的轮廓延伸，且各所述缓冲墙分别连接于所述第一部分与所述第二部分，且各所述缓冲墙的轮廓对应于所述模流口的轮廓。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述线路基板的所述第一面包括芯片投影区，且所述至少一缓冲墙沿着所述芯片投影区的边缘配置。
6.根据权利要求1所述的半导体封装结构，其特征在于，所述黏胶层包括第一部分及第二部分，分别配置于所述线路基板的所述第一面上且位于所述贯槽的两侧，两个所述缓冲墙分别从所述第一部分与所述第二部分沿着垂直于所述贯槽的延伸方向朝向所述贯槽延伸。
7.根据权利要求5所述的半导体封装结构，其特征在于，各所述缓冲墙位于所述第一面的形状为突出的矩形、弧形、三角形、多边形或前述形状的组合。
8.一种半导体封装结构的制造方法，其特征在于，包括：
提供线路基板，其中所述线路基板包括相对的第一面、第二面、贯穿所述第一面与所述第二面的贯槽及位于所述第二面上的多个第一接垫；
形成黏胶层于所述线路基板的所述第一面的靠近所述贯槽处；
设置芯片于所述黏胶层上，且所述芯片覆盖部分的所述贯槽，其中所述芯片包括朝向所述第一面的主动面及位于所述主动面上且外露于所述贯槽的多个第二接垫，所述贯槽包括未被所述芯片覆盖的模流口，且所述黏胶层包括延伸至所述模流口旁的至少一缓冲墙；
设置穿过所述贯槽的多条导线，且所述多条导线连接于所述第一接垫及所述第二接垫；
注入流动胶体至所述线路基板、所述黏胶层、所述芯片上，且部分的所述流动胶体从所述第一面经过所述模流口流至所述第二面的所述多条导线上，其中各所述缓冲墙的至少一部分的延伸方向不平行于所述流动胶体的流动方向；以及
固化所述流动胶体而形成封装胶体，其中所述封装胶体包覆所述线路基板的所述第一面、部分的所述第二面、所述芯片、所述黏胶层及所述多条导线，且填充于所述贯槽及所述模流口。
9.根据权利要求8所述的半导体封装结构的制造方法，其特征在于，所述至少一缓冲墙部分地环绕于所述模流口的外侧，在注入所述流动胶体的步骤中，部分的所述流动胶体在所述第一面先接触所述至少一缓冲墙再接触所述芯片的边缘。
10.根据权利要求8所述的半导体封装结构的制造方法，其特征在于，所述线路基板的所述第一面包括芯片投影区，且所述至少一缓冲墙沿着所述芯片投影区的边缘配置。
CN201810677885.7A 2018-04-03 2018-06-27 半导体封装结构及其制造方法 Active CN110349918B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107111811A TWI667746B (zh) 2018-04-03 2018-04-03 半導體封裝結構及其製造方法
TW107111811 2018-04-03

Publications (2)

Publication Number Publication Date
CN110349918A true CN110349918A (zh) 2019-10-18
CN110349918B CN110349918B (zh) 2021-03-30

Family

ID=68173332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810677885.7A Active CN110349918B (zh) 2018-04-03 2018-06-27 半导体封装结构及其制造方法

Country Status (2)

Country Link
CN (1) CN110349918B (zh)
TW (1) TWI667746B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI823452B (zh) * 2022-06-30 2023-11-21 頎邦科技股份有限公司 半導體封裝構造及其電路板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391273A (zh) * 2001-06-13 2003-01-15 矽品精密工业股份有限公司 具散热片的半导体封装件
CN1956178A (zh) * 2005-10-24 2007-05-02 南茂科技股份有限公司 光电芯片封装构造、制造方法及其芯片承载件
US20090236732A1 (en) * 2008-03-19 2009-09-24 Powertech Technology Inc. Thermally-enhanced multi-hole semiconductor package
CN101673720A (zh) * 2008-09-12 2010-03-17 力成科技股份有限公司 避免模流入口产生剥离的窗口型半导体封装构造
CN101866889A (zh) * 2009-04-17 2010-10-20 南茂科技股份有限公司 无基板芯片封装及其制造方法
US20110074014A1 (en) * 2009-09-25 2011-03-31 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Adhesive Material to Secure Semiconductor Die to Carrier in WLCSP

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG118103A1 (en) * 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
TWI349345B (en) * 2007-11-14 2011-09-21 Walton Advanced Eng Inc Semiconductor package having die-attach pattern for guiding bottom moldflow
JP5549590B2 (ja) * 2008-08-01 2014-07-16 住友ベークライト株式会社 半導体封止用樹脂組成物、およびこれを用いる半導体装置
US7633160B1 (en) * 2008-11-12 2009-12-15 Powertech Technology Inc. Window-type semiconductor package to avoid peeling at moldflow entrance
KR101837511B1 (ko) * 2016-04-04 2018-03-14 주식회사 네패스 반도체 패키지 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391273A (zh) * 2001-06-13 2003-01-15 矽品精密工业股份有限公司 具散热片的半导体封装件
CN1956178A (zh) * 2005-10-24 2007-05-02 南茂科技股份有限公司 光电芯片封装构造、制造方法及其芯片承载件
US20090236732A1 (en) * 2008-03-19 2009-09-24 Powertech Technology Inc. Thermally-enhanced multi-hole semiconductor package
CN101673720A (zh) * 2008-09-12 2010-03-17 力成科技股份有限公司 避免模流入口产生剥离的窗口型半导体封装构造
CN101866889A (zh) * 2009-04-17 2010-10-20 南茂科技股份有限公司 无基板芯片封装及其制造方法
US20110074014A1 (en) * 2009-09-25 2011-03-31 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Adhesive Material to Secure Semiconductor Die to Carrier in WLCSP

Also Published As

Publication number Publication date
TW201943032A (zh) 2019-11-01
TWI667746B (zh) 2019-08-01
CN110349918B (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
CN104282698B (zh) 影像感测器二阶段封装方法
CN105226043B (zh) 封装装置及其制作方法
TWI356478B (en) Substrate package structure
CN104584209A (zh) 薄型衬底PoP结构
US8198143B2 (en) Mold and substrate for use with mold
US6960493B2 (en) Semiconductor device package
CN110349918A (zh) 半导体封装结构及其制造方法
TWM523189U (zh) 導線架預成形體及導線架封裝結構
US7541222B2 (en) Wire sweep resistant semiconductor package and manufacturing method therefor
JPH08510092A (ja) プラスチック封止の集積回路パッケージ及びその製造方法
US20150041182A1 (en) Package substrate and chip package using the same
US8318549B2 (en) Molded semiconductor package having a filler material
KR102407742B1 (ko) 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임
KR20060123909A (ko) 반도체 패키지의 비수평 어레이 몰딩 방법
KR100963151B1 (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
US7553753B2 (en) Method of forming crack arrest features in embedded device build-up package and package thereof
CN103400813B (zh) 柔性基板封装结构及其封灌方法
CN204361080U (zh) 电路系统及其芯片封装
JPH04133453A (ja) 半導体装置用リードフレーム
Bu et al. Mold flow simulation for fan-out panel-level packaging (FOPLP)
TWI662659B (zh) 承載件
JPH10340976A (ja) 樹脂封止型半導体装置
JP3377608B2 (ja) 集積回路部品
TW502409B (en) Semiconductor package piece without flash on the periphery of air vent and method for producing the same
US20150336314A1 (en) Device Package Configuration and Method for Compensating for Unbalanced Resin Flow in Mold Cavities

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant