CN1956178A - 光电芯片封装构造、制造方法及其芯片承载件 - Google Patents

光电芯片封装构造、制造方法及其芯片承载件 Download PDF

Info

Publication number
CN1956178A
CN1956178A CNA2005101145225A CN200510114522A CN1956178A CN 1956178 A CN1956178 A CN 1956178A CN A2005101145225 A CNA2005101145225 A CN A2005101145225A CN 200510114522 A CN200510114522 A CN 200510114522A CN 1956178 A CN1956178 A CN 1956178A
Authority
CN
China
Prior art keywords
photoelectric chip
conducting wire
solder mask
wire layer
those
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101145225A
Other languages
English (en)
Other versions
CN100416811C (zh
Inventor
潘玉堂
周世文
吴政庭
陈廷源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CNB2005101145225A priority Critical patent/CN100416811C/zh
Publication of CN1956178A publication Critical patent/CN1956178A/zh
Application granted granted Critical
Publication of CN100416811C publication Critical patent/CN100416811C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Light Receiving Elements (AREA)

Abstract

本发明是关于一种光电芯片封装构造、制造方法及其芯片承载件。该封装构造主要包括无基板核心层的一导电线路层与一阻焊层、一光电芯片以及一封胶体。该阻焊层具有一黏晶让位口，以使该阻焊层与该光电芯片在芯片封装制程中固定在一暂时性载体，该导电线路层的上表面是贴设于该阻焊层，且在电性连接该光电芯片与该导电线路层之后，该导电线路层的下表面是被该封胶体覆盖。故该光电芯片封装构造可以省去现有习知基板核心层的厚度，且能减少对该光电芯片的溢胶污染。

Description

光电芯片封装构造、制造方法及其芯片承载件
技术领域
本发明涉及一种光电封装技术，特别是涉及一种无芯片承载用基板的光电芯片封装构造、制造方法及其芯片承载件。
背景技术
目前的光电芯片(芯片即晶片，以下均称为芯片)封装构造，特别是对于影像感测器芯片的封装，一般是以电路基板作为芯片承载，在封装后会有较厚的厚度。请参阅图1所示，是现有习知的光电芯片封装构造的截面示意图。现有习知的光电芯片封装构造1，包括有一如印刷电路板的基板10，该基板10具有一玻纤布含浸树脂的核心层11(core layer)。在其上方为一上层导电线路层12并被覆有一上层阻焊层14，而在其下方为一下层导电线路层13，并被覆有一下层阻焊层15；并以适当的镀通孔16电性连接上层导电线路层12与下层导电线路层13。一光电芯片20是贴附于基板10的上表面。其中该光电芯片20的一光作动区21与复数个焊垫22是朝上显露。可预先设置一透光玻璃23，以遮护该光作动区21。利用复数个焊线30电性连接光电芯片20的该些焊垫22至基板10的上层导电线路层12。一封胶体40是形成在该基板10的上表面且在光电芯片20的周边，以密封该些焊线30。另外，可将复数个焊球50设置于基板10的下表面并接合至下层导电线路层13。因此，现有习知的光电芯片封装构造1会存在有相当的厚度，且该封胶体40容易污染，从而影响光作动区21的光传输路径。
由此可见，上述现有的光电芯片封装构造、制造方法及其芯片承载件在结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决光光电芯片封装构造、制造方法及其芯片承载件所存在的问题，相关厂商莫不费尽心思来谋求解决之道，但是长久以来一直未见适用的设计被发展完成，而一般的产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的光电芯片封装构造、制造方法及其芯片承载件，便成了当前业界极需改进的目标。
有鉴于上述现有的光电芯片封装构造、制造方法及其芯片承载件存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的光电芯片封装构造、制造方法及其芯片承载件，能够改进一般现有的光电芯片封装构造及其制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的光电芯片封装构造存在的缺陷，而提供一种新型的光电芯片封装构造，所要解决的技术问题是使其可以省去现有习知的基板核心层的厚度，且能够减少对该光电芯片的溢胶污染，从而更加适于实用。
本发明的另一目的在于，克服现有的光电芯片封装构造的制造方法存在的缺陷，而提供一种新的光电芯片封装构造的制造方法，所要解决的技术问题是使其能够制作出一种无残留芯片承载件的光电芯片封装构造，从而更加适于实用。
本发明的再一目的在于，克服现有的芯片承载件存在的缺陷，而提供一种可使用于芯片封装制程的芯片承载件，所要解决的技术问题是使其包括有一暂时性载体以及无基板核心层的一导电线路层与一阻焊层，利用一暂时性载体贴附于该阻焊层，并通过该黏晶让位口在芯片封装过程中黏接一光电芯片，能够将一封胶体覆盖至该导电线路层的下表面且固定该光电芯片，不会污染该光电芯片的光作动区，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种光电芯片封装构造，其包括：无基板核心层的一导电线路层与一阻焊层(solder resist)，该导电线路层具有一上表面、一下表面以及复数个连接垫，该导电线路层的该上表面贴设于该阻焊层，该阻焊层具有复数个显露该些连接垫的开孔以及一黏晶让位口；一光电芯片，其具有一主动面以及一背面，该主动面上形成有一光作动区以及复数个焊垫，且该光作动区是对准于该黏晶让位口内；复数个电连接元件，其电性连接该光电芯片的该些焊垫至该导电线路层；以及一封胶体，其覆盖该导电线路层的该下表面，以结合该导电线路层与该光电芯片，并且该封胶体是密封该些电连接元件并局部覆盖该光电芯片的该主动面，并显露出该光作动区与该阻焊层。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的光电芯片封装构造，其中所述的阻焊层与该导电线路层的总厚度是小于该光电芯片的厚度。
前述的光电芯片封装构造，其中所述的该些电连接元件是为焊线，并且该封胶体是具有复数个凸部，其凸出于该阻焊层，并且该些凸部位于该黏晶让位口且在该光电芯片的该主动面周边，以完全密封该些电连接元件。
前述的光电芯片封装构造，其中所述的该些电连接元件是为凸块。
前述的光电芯片封装构造，其另包括有一透光件，其设置于该光电芯片的该主动面上，以遮护该光作动区。
前述的光电芯片封装构造，其中所述的阻焊层是呈嵌入于该封胶体的型态。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种光电芯片封装构造的制造方法，其包括以下步骤：提供无基板核心层的一导电线路层与一阻焊层(solder resist)，该导电线路层具有一上表面、一下表面以及复数个连接垫，该导电线路层的该上表面贴设于该阻焊层，该阻焊层具有复数个显露该些连接垫的开孔以及一黏晶让位口；贴附该阻焊层至一暂时性载体；贴附一光电芯片至该暂时性载体，该光电芯片具有一主动面以及一背面，该主动面上形成有一光作动区以及复数个焊垫，其中该光作动区是对准于该黏晶让位口内；藉由复数个电连接元件电性连接该光电芯片的该些焊垫至该导电线路层；形成一封胶体于该暂时性载体，该封胶体是覆盖该导电线路层的该下表面，以结合该导电线路层与该光电芯片，并且该封胶体是密封该些电连接元件并局部覆盖该光电芯片的该主动面；以及移除该暂时性载体，以显露出该光作动区与该阻焊层。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的光电芯片封装构造的制造方法，其中所述的该些电连接元件是为焊线，该暂时性载体是具有至少一打线开槽，以显露出该光电芯片的该些焊垫与该导电线路层的部分，而该封胶体是具有至少一凸部，其填入于该打线开槽，使其凸出于该阻焊层，以完全密封该些电连接元件。
前述的光电芯片封装构造的制造方法，其中所述的光电芯片的该主动面上预先设置有一透光件，该光电芯片是藉由该透光件贴附于该暂时性载体。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种可使用于芯片封装制程的芯片承载件，其包括：无基板核心层的一导电线路层与一阻焊层，该导电线路层具有一上表面、一下表面以及复数个连接垫，该导电线路层的该上表面贴设于该阻焊层，该阻焊层具有复数个显露该些连接垫的开孔以及一黏晶让位口；以及一暂时性载体，其贴附于该阻焊层。
本发明的目的及解决其技术问题还采用以下的技术措施来进一步实现。前述的光电芯片封装构造，其中所述的暂时性载体其具有复数个组装孔，以显露该阻焊层的该些开孔与该导电线路层的该些连接垫。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到上述目的，本发明提供了一种光电芯片封装构造，主要包括无基板核心层的一导电线路层与一阻焊层、一光电芯片、复数个电连接元件以及一封胶体。其中，该导电线路层具有一上表面、一下表面以及复数个连接垫，该导电线路层的该上表面是贴设于该阻焊层，该阻焊层具有复数个显露该些连接垫的开孔以及一黏晶让位口。该光电芯片具有一主动面以及一背面，该主动面上形成有一光作动区以及复数个焊垫，且该光作动区是对准于该黏晶让位口内。该些电连接元件是电性连接该光电芯片的该些焊垫至该导电线路层。该封胶体是覆盖该导电线路层的该下表面，以结合该导电线路层与该光电芯片，并且该封胶体是密封该些电连接元件并局部覆盖该光电芯片的该主动面，以密封该些焊垫并显露出该光作动区与该阻焊层。
借由上述技术方案，本发明光电芯片封装构造、制造方法及其芯片承载件至少具有下列优点：
本发明的光电芯片封装构造，是利用一种无基板核心层的一导电线路层与一阻焊层，该阻焊层是具有一黏晶让位口，以供一暂时性载体贴附一光电芯片，该导电线路层的上表面是贴设于该阻焊层，该导电线路层的下表面是被一封胶体覆盖，能够在不需要增加封装厚度的状态下电性连接一光电芯片。因此，可以省去现有习知的基板核心层的厚度，并且能够减少对该光电芯片的溢胶污染，从而更加适于实用。
本发明的光电芯片封装构造的制造方法，是利用一暂时性载体，例如UV黏性胶带，在芯片封装制程中同时贴附一阻焊层与一光电芯片，并使该光电芯片的光作动区是对准于该阻焊层的一黏晶让位口内，当形成一封胶体之后，移除该暂时性载体，以显露该光作动区与该阻焊层，故能够制作出一种无残留芯片承载件的光电芯片封装构造，从而更加适于实用。
本发明的可使用于芯片封装制程的芯片承载件，是包括有一暂时性载体以及无基板核心层的一导电线路层与一阻焊层，该导电线路层与该阻焊层是分别作为一封装构造的芯片电性连接与表面绝缘保护，该阻焊层是具有复数个显露连接垫的开孔以及一黏晶让位口，利用一暂时性载体贴附于该阻焊层，并通过该黏晶让位口在芯片封装过程中黏接一光电芯片，从而更加适于实用。
综上所述，本发明提供了一种特殊的光电芯片封装构造、制造方法及其芯片承载件。该封装构造主要包括无基板核心层的一导电线路层与一阻焊层、一光电芯片以及一封胶体。该阻焊层具有一黏晶让位口，以使该阻焊层与该光电芯片在芯片封装制程中固定在一暂时性载体，该导电线路层的上表面是贴设于该阻焊层，且在电性连接该光电芯片与该导电线路层之后，该导电线路层的下表面是被该封胶体覆盖。故该光电芯片封装构造可以省去现有基板核心层的厚度，且能减少对该光电芯片的溢胶污染。本发明具有上述诸多优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、制造方法或功能上皆有较大改进，在技术上有较大进步，并产生了好用及实用的效果，且较现有的光电芯片封装构造、制造方法及其芯片承载件具有增进的多项功效，从而更加适于实用，而具有产业广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的光电芯片封装构造的截面示意图。
图2是依据本发明的第一具体实施例，是一种光电芯片封装构造的截面示意图。
图3至图6是依据本发明的第一具体实施例，是该光电芯片封装构造在制造过程中的元件截面示意图。
图7是依据本发明的第二具体实施例，是另一种光电芯片封装构造的截面示意图。
图8及图9是依据本发明的第二具体实施例，是该光电芯片封装构造在主要制造过程中的元件截面示意图。
1：光电芯片封装构造          10：基板
11：核心层                   12：上层导电线路层
13：下层导电线路层           14：上层阻焊层
15：下层阻焊层               16：镀通孔
20：光电芯片                 21：光作动区
22：焊垫                     23：透光玻璃
30：焊线                     40：封胶体
50：焊球                     100：光电芯片封装构造
110：导电线路层              111：上表面
112：下表面                  113：连接垫
120：阻焊层                  121：开孔
122：黏晶让位口              130：光电芯片
131：主动面                  132：背面
133：光作动区                134：焊垫
140：电连接元件              150：封胶体
151：凸部                    160：外导接端子
200：暂时性载体             210：打线开槽
220：组装孔                 300：光电芯片封装构造
310：导电线路层             311：上表面
312：下表面                 313：连接垫
320：阻焊层                 321：开孔
322：黏晶让位口             330：光电芯片
331：主动面                 332：背面
333：光作动区               334：焊垫
335：透光件                 340：电连接元件
350：封胶体                 360：外导接端子
400：暂时性载体
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图以及较佳实施例，对依据本发明提出的光电芯片封装构造、制造方法及其芯片承载件其具体实施方式、结构、制造方法、特征及其功效，详细说明如后。
请参阅图2所示，是本发明第一具体实施例中所提供的一种光电芯片封装构造的截面示意图。该光电芯片封装构造100，主要包括有无基板核心层的一导电线路层110与一阻焊层120、一光电芯片130、复数个电连接元件140以及一封胶体150，其中：
该导电线路层110，具有一上表面111、一下表面112以及复数个连接垫113，作为对光电芯片130的内部电性传输。该导电线路层110的上表面111贴设于阻焊层120，该阻焊层120是作为光电芯片封装构造100的表面绝缘保护，其材质可为环氧系、压克力(即丙烯酸树脂(acrylic))系或是聚亚酰胺(PI)系的电绝缘性树脂材料。
该阻焊层120，具有复数个显露该些连接垫113的开孔121以及一黏晶让位口122。通常该阻焊层120是选自于膜片压合型覆盖层、干膜型感光性覆盖层与焊罩层(solder mask，即为液态型感光性阻焊层，亦可称为绿漆或防焊层)的其中之一，其中，选用焊罩层可以成本较低，选用膜片压合型覆盖层可以较能平贴于一暂时性载体200(如图4所示)，而可以降低压模溢胶(mold flash)的发生。或者，该导电线路层110与阻焊层120可由一无接着剂型铜箔基板(CCL)所构成，再对其绝缘层以激光钻孔或是冲切方式形成该些开孔121与黏晶让位口122，而可以容易地低成本大量取得。在具体结构上，该阻焊层120与导电线路层110的总厚度应小于光电芯片130的厚度。其中，该阻焊层120与导电线路层110的总厚度是能控制在小于120μm(微米)，又以介于15～80μm(微米)为较佳。
该光电芯片130，具有一主动面131以及一背面132，该主动面131上形成有一光作动区133以及复数个焊垫134。在光作动区133内可包括有各式光电元件，并电性连接至该些焊垫134。例如该光电芯片130可为影像感测芯片、光发射芯片、影像投影芯片、指纹辨识芯片等等。为了使该光作动区133不可被封胶体150光线阻隔，该光作动区133应对准于黏晶让位口122内。
此外，该些电连接元件140，其是电性连接光电芯片130的该些焊垫134至导电线路层110。在本实施例中，该些电连接元件140是为焊线。较佳的，该光电芯片130的主动面131应平齐于阻焊层120，可以缩短该些电连接元件140的打线长度，其可藉由一暂时性载体200界定出一可供同时贴附阻焊层120与光电芯片130的平面(如图5所示)。
该封胶体150，是覆盖导电线路层110的下表面112，以结合该导电线路层110与光电芯片130，并且该封胶体150是密封该些电连接元件140并局部覆盖光电芯片130的主动面131，以密封该些焊垫134并显露出光作动区133与阻焊层120。在本实施例中，该封胶体150是覆盖光电芯片130的背面132及其侧面。另外，当该些电连接元件140是为打线形成的焊线，会有一打线弧高，为了完全密封该些电连接元件140，该封胶体150具有复数个凸部151，其凸出于阻焊层120。该些凸部151位于黏晶让位口122且在光电芯片130的主动面131周边。此外，可将复数个例如焊球的外导接端子160设置于该些连接垫113上，以对外电性连接。
藉由上述的无基板核心层承载的导电线路层110与阻焊层120，且该阻焊层120是具有一黏晶让位口122，该导电线路层110的上表面111是贴设于该阻焊层120，该导电线路层110的下表面112是被封胶体150覆盖。因此，该光电芯片封装构造100可以省去现有习知的基板核心层的厚度，且上述的导电线路层110与阻焊层120并不会增加任何的封装厚度，而可以达到超薄化的光电芯片封装。
本发明还提供了一种新的光电芯片封装构造的制造方法，请参阅图3至图6所示，是依据本发明第一具体实施例的该光电芯片封装构造在制造过程中的元件截面示意图。上述的光电芯片封装构造100的制造方法，主要包括以下步骤：
首先，如图3所示，首先提供上述的无基板核心层承载的导电线路层110与阻焊层120。其中一种具体作法为，先在一基板上贴上一铜箔再蚀刻成导电线路层110，之后形成例如焊罩层的阻焊层120，该阻焊层120的该些开孔121与黏晶让位口122可藉由曝光显影方式形成，之后再剥离该基板。
如图4所示，将已贴有导电线路层110的阻焊层120贴附至一暂时性载体200。在本实施例中，该暂时性载体200是为一UV黏性胶带，以该暂时性载体200的黏性黏接阻焊层120，作为芯片封装制程中的芯片承载件。此外，由于该导电线路层110与光电芯片130是可藉由打线方式达到电性连接，故该暂时性载体200应具有至少一打线开槽210，以显露出光电芯片130的该些焊垫134与导电线路层110的部分。另外，该暂时性载体200更具有复数个组装孔220，以显露阻焊层120的该些开孔121与导电线路层110的该些连接垫113。
之后，如图5所示，将光电芯片130贴附至暂时性载体200。其中，通过阻焊层120的黏晶让位口122，光电芯片130的主动面131是被暂时性载体200所黏接，且该光电芯片130的光作动区133是对准于该黏晶让位口122内。之后，利用打线制程在打线开槽210处形成复数个例如焊线的电连接组件140，以电性连接光电芯片130的该些焊垫134与导电线路层110。
之后，如图6所示，能使用压模技术形成封胶体150，该封胶体150应覆盖导电线路层110的下表面112，达到该导电线路层110与光电芯片130的结合，并且填入打线开槽210构成为封胶体150的一凸部151，该凸部151是凸出于阻焊层120，以完全密封该些电连接元件140并局部覆盖光电芯片130的主动面131，以密封该些焊垫134。在本实施例中，该封胶体150更覆盖光电芯片130的背面132，以增加芯片的保护。然而该光作动区133与阻焊层120是在暂时性载体200的黏接遮盖，并不会被封胶体150所产生的模型溢胶(mold flash)所污染。此外，在该封胶体150形成之后，利用暂时性载体200进行承载与传输，可通过该暂时性载体200的该些组装孔220，设置该些例如焊球的外导接端子160在导电线路层110的该些连接垫113上。最后，移除暂时性载体200，以得到复数个如图2所示的光电芯片封装构造100。在本实施例中，其是利用UV光照射于暂时性载体200(即UV胶带)，使该暂时性载体200失去黏性，即可轻易剥离该暂时性载体200，而显露出光电芯片130的光作动区133以及阻焊层120。因此，依据上述的光电芯片封装构造的制造方法，可以减少现有习知的光电芯片封装构造中基板核心层的厚度，而可达到超薄化且良好的电性连接。
请参阅图7所示，是依据本发明的第二具体实施例，是本发明另一种光电芯片封装构造的截面示意图。在本发明的第二具体实施例中，提供了另一种光电芯片封装构造300，其主要包括无基板核心层的一导电线路层310与一阻焊层320、一光电芯片330、复数个电连接元件340以及一封胶体350，其中：
该导电线路层310，具有一上表面311、一下表面312以及复数个连接垫313，该导电线路层310的上表面311是贴设于阻焊层320，该阻焊层320具有复数个显露该些连接垫313的开孔321以及一黏晶让位口322。
该光电芯片330，具有一主动面331以及一背面332，该主动面331上形成有一光作动区333以及复数个焊垫334。该光作动区333是对准于黏晶让位口322内。在本实施例中，该光电芯片330的主动面331上预先设置有一透光件335，例如光学玻璃或透明树脂层，以该透光件335遮护光作动区333。
该些电连接元件340，是为凸块，可使用热压合或覆晶接合方式以电性连接光电芯片330的该些焊垫334至导电线路层310。
该封胶体350，是覆盖导电线路层310的下表面312与光电芯片330的背面332与侧面，以结合该导电线路层310与光电芯片330，并且该封胶体350是密封该些电连接元件340并局部覆盖光电芯片330的主动面331，且显露出光作动区333与阻焊层320。故在本发明的光电芯片封装构造300中，该阻焊层320是嵌入于封胶体350，该阻焊层320的侧缘与导电线路层310的侧缘均被该封胶体350所包覆，该阻焊层320并非形成于该封胶体350的外表面之上。此外，其另包括有复数个外导接端子360，其设置于导电线路层310的该些连接垫313。
请参阅图8及图9所示，是依据本发明的第二具体实施例，是该光电芯片封装构造在主要制造过程中的元件截面示意图。由于上述无基板核心层的导电线路层310与阻焊层320的总厚度相当薄，无法直接作为芯片承载件，故在封装制程中应先贴附于一暂时性载体400(如图8所示)。该阻焊层320是贴附于暂时性载体400。并且，以光作动区333对准于黏晶让位口322的方式，将在光电芯片330上的透光片335贴附于暂时性载体400，同时，该些电连接元件340是电性连接至导电线路层310。如图9所示，其以压模方式形成封胶体350，其是覆盖导电线路层310的下表面312，并且阻焊层320是呈嵌入于该封胶体350的型态。在移除暂时性载体400之后，即可显露出阻焊层320与透光件335的一表面，使得光作动区333亦可透光地显露在封胶体350之外。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1、一种光电芯片封装构造，其特征在于其包括：
无基板核心层的一导电线路层与一阻焊层(solder resist)，该导电线路层具有一上表面、一下表面以及复数个连接垫，该导电线路层的该上表面贴设于该阻焊层，该阻焊层具有复数个显露该些连接垫的开孔以及一黏晶让位口；
一光电芯片，其具有一主动面以及一背面，该主动面上形成有一光作动区以及复数个焊垫，且该光作动区是对准于该黏晶让位口内；
复数个电连接元件，其电性连接该光电芯片的该些焊垫至该导电线路层；以及
一封胶体，其覆盖该导电线路层的该下表面，以结合该导电线路层与该光电芯片，并且该封胶体是密封该些电连接元件并局部覆盖该光电芯片的该主动面，并显露出该光作动区与该阻焊层。
2、根据权利要求1所述的光电芯片封装构造，其特征在于其中所述的阻焊层与该导电线路层的总厚度是小于该光电芯片的厚度。
3、根据权利要求1所述的光电芯片封装构造，其特征在于其中所述的该些电连接元件是为焊线，并且该封胶体是具有复数个凸部，其是凸出于该阻焊层，并且该些凸部位于该黏晶让位口且在该光电芯片的该主动面周边，以完全密封该些电连接元件。
4、根据权利要求1所述的光电芯片封装构造，其特征在于其中所述的该些电连接元件是为凸块。
5、根据权利要求1所述的光电芯片封装构造，其特征在于其另包括有一透光件，其设置于该光电芯片的该主动面上，以遮护该光作动区。
6、根据权利要求1所述的光电芯片封装构造，其特征在于其中所述的阻焊层是呈嵌入于该封胶体的型态。
7、一种光电芯片封装构造的制造方法，其特征在于其包括以下步骤：
提供无基板核心层的一导电线路层与一阻焊层(solder resist)，该导电线路层具有一上表面、一下表面以及复数个连接垫，该导电线路层的该上表面贴设于该阻焊层，该阻焊层具有复数个显露该些连接垫的开孔以及一黏晶让位口；
贴附该阻焊层至一暂时性载体；
贴附一光电芯片至该暂时性载体，该光电芯片具有一主动面以及一背面，该主动面上形成有一光作动区以及复数个焊垫，其中该光作动区是对准于该黏晶让位口内；
藉由复数个电连接元件电性连接该光电芯片的该些焊垫至该导电线路层；
形成一封胶体于该暂时性载体，该封胶体是覆盖该导电线路层的该下表面，以结合该导电线路层与该光电芯片，并且该封胶体是密封该些电连接元件并局部覆盖该光电芯片的该主动面；以及
移除该暂时性载体，以显露出该光作动区与该阻焊层。
8、根据权利要求7所述的光电芯片封装构造的制造方法，其特征在于其中所述的该些电连接元件是为焊线，该暂时性载体是具有至少一打线开槽，以显露出该光电芯片的该些焊垫与该导电线路层的部分，而该封胶体是具有至少一凸部，其填入于该打线开槽，使其凸出于该阻焊层，以完全密封该些电连接元件。
9、根据权利要求7所述的光电芯片封装构造的制造方法，其特征在于其中所述的光电芯片的该主动面上预先设置有一透光件，该光电芯片是藉由该透光件贴附于该暂时性载体。
10、一种可使用于芯片封装制程的芯片承载件，其特征在于其包括：
无基板核心层的一导电线路层与一阻焊层，该导电线路层具有一上表面、一下表面以及复数个连接垫，该导电线路层的该上表面贴设于该阻焊层，该阻焊层具有复数个显露该些连接垫的开孔以及一黏晶让位口；以及
一暂时性载体，其贴附于该阻焊层。
11、根据权利要求10所述的芯片承载件，其特征在于其中所述的暂时性载体具有复数个组装孔，以显露该阻焊层的该些开孔与该导电线路层的该些连接垫。
CNB2005101145225A 2005-10-24 2005-10-24 光电芯片封装构造、制造方法及其芯片承载件 Active CN100416811C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101145225A CN100416811C (zh) 2005-10-24 2005-10-24 光电芯片封装构造、制造方法及其芯片承载件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101145225A CN100416811C (zh) 2005-10-24 2005-10-24 光电芯片封装构造、制造方法及其芯片承载件

Publications (2)

Publication Number Publication Date
CN1956178A true CN1956178A (zh) 2007-05-02
CN100416811C CN100416811C (zh) 2008-09-03

Family

ID=38063401

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101145225A Active CN100416811C (zh) 2005-10-24 2005-10-24 光电芯片封装构造、制造方法及其芯片承载件

Country Status (1)

Country Link
CN (1) CN100416811C (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386108A (zh) * 2010-08-31 2012-03-21 新科金朋有限公司 在半导体管芯和载体上形成粘合材料的方法和半导体器件
CN104272446B (zh) * 2012-08-30 2016-11-09 松下知识产权经营株式会社 电子部件封装体及其制造方法
CN106206328A (zh) * 2016-07-27 2016-12-07 桂林电子科技大学 一种埋入芯片式封装基板的制作方法
CN106252471A (zh) * 2016-08-31 2016-12-21 吴懿平 一种多i/o倒装led芯片阵列凸点封装结构及其封装方法
WO2019050477A1 (en) * 2017-09-06 2019-03-14 Agency For Science, Technology And Research PHOTONIC INTEGRATED CIRCUIT BOX AND METHOD FOR FORMING THE SAME
CN110349918A (zh) * 2018-04-03 2019-10-18 南茂科技股份有限公司 半导体封装结构及其制造方法
CN110783212A (zh) * 2019-09-27 2020-02-11 无锡天芯互联科技有限公司 芯片及其制备方法、电子设备
WO2020147004A1 (zh) * 2019-01-15 2020-07-23 泉州三安半导体科技有限公司 发光二极管封装器件及发光装置
US12002797B2 (en) 2019-01-15 2024-06-04 Quanzhou San'an Semiconductor Technology Co., Ltd. LED device and light emitting apparatus including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19810060B4 (de) * 1997-05-07 2005-10-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Verbindung eines Bauelements mit einem Substrat und eine damit hergestellte elektrische Schaltung
TW415054B (en) * 1999-10-08 2000-12-11 Siliconware Precision Industries Co Ltd Ball grid array packaging device and the manufacturing process of the same
US6388199B1 (en) * 2000-07-31 2002-05-14 Micron Technology, Inc. Selectively adjusting surface tension of soldermask material
DE10133361C2 (de) * 2001-07-10 2003-05-28 Infineon Technologies Ag Verfahren zur Herstellung einer Verpackung für Halbleiterchips
CN2566454Y (zh) * 2002-08-21 2003-08-13 南茂科技股份有限公司 防止压模溢胶的电路基板
JP3912353B2 (ja) * 2002-11-18 2007-05-09 村田機械株式会社 画像形成装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386108A (zh) * 2010-08-31 2012-03-21 新科金朋有限公司 在半导体管芯和载体上形成粘合材料的方法和半导体器件
CN102386108B (zh) * 2010-08-31 2016-08-24 新科金朋有限公司 在半导体管芯和载体上形成粘合材料的方法和半导体器件
CN104272446B (zh) * 2012-08-30 2016-11-09 松下知识产权经营株式会社 电子部件封装体及其制造方法
CN106206328A (zh) * 2016-07-27 2016-12-07 桂林电子科技大学 一种埋入芯片式封装基板的制作方法
CN106206328B (zh) * 2016-07-27 2018-12-18 桂林电子科技大学 一种埋入芯片式封装基板的制作方法
CN106252471A (zh) * 2016-08-31 2016-12-21 吴懿平 一种多i/o倒装led芯片阵列凸点封装结构及其封装方法
WO2019050477A1 (en) * 2017-09-06 2019-03-14 Agency For Science, Technology And Research PHOTONIC INTEGRATED CIRCUIT BOX AND METHOD FOR FORMING THE SAME
US10989887B2 (en) 2017-09-06 2021-04-27 Agency For Science, Technology And Research Photonic integrated circuit package and method of forming the same
CN110349918A (zh) * 2018-04-03 2019-10-18 南茂科技股份有限公司 半导体封装结构及其制造方法
CN110349918B (zh) * 2018-04-03 2021-03-30 南茂科技股份有限公司 半导体封装结构及其制造方法
WO2020147004A1 (zh) * 2019-01-15 2020-07-23 泉州三安半导体科技有限公司 发光二极管封装器件及发光装置
KR102335611B1 (ko) * 2019-01-15 2021-12-03 취안저우 산안 세미컨덕터 테크놀러지 컴퍼니 리미티드 Led 디바이스 및 led 디바이스를 포함하는 발광 장치
US11450651B2 (en) 2019-01-15 2022-09-20 Quanzhou San'an Semiconductor Technology Co., Ltd. LED device and light emitting apparatus including the same
US12002797B2 (en) 2019-01-15 2024-06-04 Quanzhou San'an Semiconductor Technology Co., Ltd. LED device and light emitting apparatus including the same
CN110783212A (zh) * 2019-09-27 2020-02-11 无锡天芯互联科技有限公司 芯片及其制备方法、电子设备

Also Published As

Publication number Publication date
CN100416811C (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
CN1956178A (zh) 光电芯片封装构造、制造方法及其芯片承载件
CN205406565U (zh) 一种csp led
CN101312203A (zh) 具有晶粒接收开孔之芯片尺寸影像传感器及其制造方法
CN102130084B (zh) 具有凸柱/基座的散热座及讯号凸柱的半导体芯片组体
US20090057799A1 (en) Sensor semiconductor device and method for fabricating the same
CN1835195A (zh) 具有层合晶穴的半导体封装构造的制造方法
CN1925141A (zh) 晶片封装结构
CN103094291B (zh) 一种具有双层基板的影像感测器封装结构
US9123629B2 (en) Chip package and method for forming the same
CN106033753A (zh) 封装模块及其基板结构
CN1287452C (zh) 以导线架为承载件的开窗型球栅阵列半导体封装件及制法
CN211088270U (zh) 芯片封装结构和光学传感器
CN1929120A (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN1956202A (zh) 影像芯片构装结构及其构装方法
CN206163474U (zh) 图像传感器模组
CN105810705B (zh) 高像素影像传感芯片的封装结构及其制作方法
CN1933117A (zh) 不具核心介电层的芯片封装体制程
CN209675269U (zh) 一种封装芯片、芯片模组及终端
US20080303111A1 (en) Sensor package and method for fabricating the same
CN1152429C (zh) 封装影像感测芯片及其封装方法
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
CN1359150A (zh) 球脚阵列封装基板及其制造方法
CN1180473C (zh) 高密度集成电路封装结构及其方法
CN1162906C (zh) 堆叠式影像感测器及其制造方法
CN1302541C (zh) 具有柔性电路板的芯片封装基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant