CN106206328A - 一种埋入芯片式封装基板的制作方法 - Google Patents
一种埋入芯片式封装基板的制作方法 Download PDFInfo
- Publication number
- CN106206328A CN106206328A CN201610595227.4A CN201610595227A CN106206328A CN 106206328 A CN106206328 A CN 106206328A CN 201610595227 A CN201610595227 A CN 201610595227A CN 106206328 A CN106206328 A CN 106206328A
- Authority
- CN
- China
- Prior art keywords
- mucosa
- interim
- package substrate
- accessory plate
- chip package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 210000004877 mucosa Anatomy 0.000 claims abstract description 77
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 238000004806 packaging method and process Methods 0.000 claims abstract description 10
- 239000003566 sealing material Substances 0.000 claims abstract description 5
- 238000005516 engineering process Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 238000007639 printing Methods 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 239000004952 Polyamide Substances 0.000 claims description 3
- NPAXBRSUVYCZGM-UHFFFAOYSA-N carbonic acid;propane-1,2-diol Chemical compound OC(O)=O.CC(O)CO NPAXBRSUVYCZGM-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000012858 packaging process Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 229950000845 politef Drugs 0.000 claims description 3
- 229920002647 polyamide Polymers 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 125000003545 alkoxy group Chemical group 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229920001774 Perfluoroether Polymers 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000003232 mucoadhesive effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- DLNKOYKMWOXYQA-UHFFFAOYSA-N dl-pseudophenylpropanolamine Natural products CC(N)C(O)C1=CC=CC=C1 DLNKOYKMWOXYQA-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- DLNKOYKMWOXYQA-APPZFPTMSA-N phenylpropanolamine Chemical compound C[C@@H](N)[C@H](O)C1=CC=CC=C1 DLNKOYKMWOXYQA-APPZFPTMSA-N 0.000 description 1
- 229960000395 phenylpropanolamine Drugs 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4875—Connection or disconnection of other leads to or from bases or plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开了.一种埋入芯片式封装基板的制作方法，其特征是，包括如下步骤：1）提供辅助板和选取临时粘膜；2）形成临时粘膜；3）制作金属线路层；4）扣压辅助板；5）制作凹型空腔结构；6）电气互联；7）进行模塑封料的预封装工艺，形成埋入芯片式封装基板；8）得到目标封装基板，对埋入芯片的封装基板进行烘干和冷却，得到目标封装基板。这种方法既没有使用支撑板结构也没有直接在基板上开槽，简化了工艺，降低了成本，另外临时粘膜的使用也进一步对基板进行了减薄，提高了基板的集成度。
Description
技术领域
本发明涉及半导体封装基板的技术领域，具体涉及一种埋入芯片式封装基板的制作方法。
背景技术
电子产品高性能及高集成度的方向发展是电子产品的必然方向。如何实现微电子封装器件往轻、薄、小及高密度的方向发展是微电子封装技术必须解决的问题。为实现更多的I/O数，更好的散热环境及更小的封装尺寸，芯片级封装，简称CSP、系统级封装，简称SIP、倒装片简称FC等高阶封装形态是现有封装技术集中的解决方案。封装基板中埋入芯片或电子元器件是解决封装器件轻、薄、小及高密度的其中一种方案。然而，现有的埋入芯片式封装基板的技术主要集中两个方面，一方面是给芯片或电子元器件提供了支撑作用的承载板结构，在承载结构上进行芯片或电子元器件埋入，如专利CN105047630A、CN1956193A公开的技术；另一方面是直接在封装基板上开一个盲孔或开口槽，然后将芯片或电子元器件置入，如专利CN103474361A、CN102348328A公开的技术。现有的这些技术方案虽然实现了芯片或电子元器件的埋入，但是工艺复杂，成本高；此外，因为无法避免部分封装基板的存在，现有的技术方案在实现封装器件高集成度、高密度上依然存在局限。为了更进一步提高封装器件的高集成度、高密度水平，很有必要进一步开发一种成本更低、工艺简单且高集成、高密度的埋入芯片式封装基板的制作方法。
发明内容
本发明的目的是针对现有技术的不足，而提供一种埋入芯片式封装基板的制作方法。这种方法，既没有使用支撑板结构也没有直接在基板上开槽，能简化工艺、降低成本，同时能对基板进行减薄，可以提高基板的集成度。
实现本发明目的的技术方案是：
一种埋入芯片式封装基板的制作方法，包括如下步骤：
1）提供辅助板和选取临时粘膜：提供第一辅助板和第二辅助板，同时选取两种不同粘性失效温度的临时粘膜，两者的粘性失效温度间隔大于5℃且第一临时粘膜的粘性失效温度低于第二临时粘膜的粘性失效温度；
2）形成临时粘膜：将第一临时粘膜粘贴或涂覆在辅助板上，第二临时粘膜粘贴或涂覆在第二辅助板上；
3）制作金属线路层：在第一临时粘膜和第二临时粘膜上分别制作第一金属线路层和第二金属线路层，第一金属线路层的厚度大于第二金属线路层的厚度；
4）扣压辅助板：将带有第一金属线路层的辅助板扣压在第二辅助板的正上方，使厚度大的第一金属线路层紧贴正下方的第二临时粘膜；
5）制作凹型空腔结构：在第一临时粘膜的粘性失效温度下去除第一临时粘膜和与之对应的第一辅助板，形成由两种不同厚度金属线路层及第二临时粘膜组成的凹型空腔结构；
6）电气互联：在凹型空腔结构中进行芯片贴片及互联工艺，实现芯片电气互联；所述芯片为晶圆芯片或电子元器件；
7）进行模塑封料的预封装工艺，形成埋入芯片式封装基板；
8）得到目标封装基板：在第二临时粘膜的粘性失效温度下去除第二临时粘膜和与之对应的第二辅助板，对埋入芯片的封装基板进行烘干和冷却，得到目标封装基板。
所述临时粘膜为碳酸丙二醇酯、聚碳酸酯或聚合物基材料。
所述临时粘膜的粘性失效温度为80℃-250℃，其中第二临时粘膜的粘性失效温度比第一临时粘膜的粘性失效温度高5℃以上。
所述第一临时粘膜的粘性失效温度为80℃。
所述第二临时粘膜的粘性失效温度为120℃。
所述金属层是通过铺贴、沉积、电镀、化学镀、溅射、烧结、印刷或打印方式形成在临时粘膜上。
所述预封装工艺是上下压模利用了辅助膜的注塑封装工艺，辅助膜可以是用聚酰胺、聚四氟乙烯和聚全氟烷氧基中的一种或几种的组合，辅助薄膜在高温条件下可变软，且具有延展性。
所述互联工艺为引线键合、倒装焊、载带自动焊、物理气相沉积或打印等方式。
与现有技术不同是，这种方法在两种不同粘膜粘性失效温度的临时粘膜上形成了不同厚度的金属线路层，然后通过金属线路层反扣的方式形成凹形空腔结构，随后在凹形空腔结构中进行芯片的贴片、互连等工艺完成电气互连，最后结合模塑封预封装工艺完成埋入芯片式封装基板的制作。这种方法既没有使用支撑板结构也没有直接在基板上开槽，简化了工艺，降低了成本，另外临时粘膜的使用也进一步对基板进行了减薄，提高了基板的集成度。
附图说明
图1为实施例的制作方法流程示意图；
图2a-图10为截面图，其示意性地示出了本发明实施例埋入芯片式封装基板的制作方法，其中，
图2a图2b为辅助板结构示意图；
图3a图3b为辅助板上粘贴临时粘膜的工序示意图；
图4a图4b为临时粘膜上粘上金属层的工序示意图；
图5a图5b为图形化金属层的工序示意图；
图6为不同厚度金属线路层反扣压紧的工序示意图；
图7为去除临时粘膜和对应的辅助板的工序示意图；
图8为在凹型空腔结构中进行芯片贴片及互联工艺的工序示意图；
图9为模塑封材料的预封装工艺的工序流程图；
图10为去除临时粘膜及对应的辅助板，得到目标封装基板的示意图。
图中，1.第一辅助板 2.第二辅助板 3.第一临时粘膜 4.第二临时粘膜 5.第一金属层6.第二金属层 7.第一金属线路层 8.第二金属线路层 9.晶圆芯片 10.引线 11.模塑封料 12.目标封装基板。
具体实施方式
下面结合附图和实施例对本发明内容作进一步的阐述，但不是对本发明的限定。
实施例：
参照图1，一种埋入芯片式封装基板的制作方法，包括如下步骤：
1）提供辅助板和选取临时粘膜：提供第一辅助板1和第二辅助板2，同时选取两种不同粘膜粘性失效温度的临时粘膜，两者的粘性失效温度间隔大于5℃且第一临时粘膜3的粘性失效温度低于第二临时粘膜4的粘性失效温度，第一辅助板1、第二辅助板2均为刚性材料，如图2a、图2b所示；
2） 形成临时粘膜：将第一临时粘膜粘贴或涂覆在辅助板上，第二临时粘膜粘贴或涂覆在第二辅助板上，如图3a、图3b所示；
3）制作金属线路层：在第一临时粘膜3和第二临时粘膜4上分别制作第一金属线路层7和第二金属线路层8，第一金属线路层7的厚度大于第二金属线路层8的厚度，金属线路层的金属为铜、金、银、镍、锡、铝、钯、铁等材料制成；如图4a、图4b、图5a、图5b所示，临时粘膜3上铺贴放置100um厚第一金属层5，临时粘膜4上铺贴放置50um厚第二金属层6，对100um厚第一金属层5和50um厚第二金属层6分别进行刻蚀，得到100um厚第一金属线路层7，50um厚第二金属线路层8；
4）扣压辅助板：将带有第一金属线路层7的辅助板1扣压在第二辅助板2的正上方，使厚度大的第一金属线路层7紧贴正下方的第二临时粘膜4，如图6所示；
5）制作凹型空腔结构：在第一临时粘膜3的粘性失效温度下去除第一临时粘膜3和与之对应的第一辅助板1，形成由两种不同厚度金属线路层及第二临时粘膜4组成的凹型空腔结构，如图7所示；
6）电气互联：在凹型空腔结构中进行芯片9贴片及互联工艺，实现芯片9电气互联，所述芯片9为晶圆芯片或电子元器件、所述互联工艺可以是引线键合、倒装焊、载带自动焊、物理气相沉积、打印等方式，如图8所示，本例利用引线10键合的方法实现芯片9与线路层的电气互联；
7）进行模塑封料11的预封装工艺，形成埋入芯片式封装基板，所述预封装工艺是上下压模利用了辅助膜的注塑封装工艺，辅助膜为用聚酰胺、聚四氟乙烯和聚全氟烷氧基中的一种或几种的组合，辅助薄膜在高温条件下可变软，且具有延展性；所述模塑封料11为环氧树脂基模塑封材料、硅胶和盐酸苯丙醇胺中的一种或几种的组合，如图9所示；
8）得到目标封装基板12：在第二临时粘膜4的粘性失效温度下去除第二临时粘膜4和与之对应的第二辅助板2，对埋入芯片9的封装基板进行烘干和冷却，得到目标封装基板12，如图10 所示。
所述临时粘膜为碳酸丙二醇酯、聚碳酸酯或聚合物基材料等。
所述临时粘膜的粘性失效温度为80℃-250℃，其中第二临时粘膜4的粘性失效温度比第一临时粘膜3的粘性失效温度高5℃以上。
本例第一临时粘膜3的粘性失效温度为80℃。
所本例第二临时粘膜4的粘性失效温度为120℃。
所述金属层是通过铺贴、沉积、电镀、化学镀、溅射、烧结、印刷或打印方式形成在临时粘膜上。
Claims (8)
1.一种埋入芯片式封装基板的制作方法，其特征是，包括如下步骤：
1）提供辅助板和选取临时粘膜：提供第一辅助板和第二辅助板，同时选取两种不同粘性失效温度的临时粘膜，两者的粘性失效温度间隔大于5℃且第一临时粘膜的粘性失效温度低于第二临时粘膜的粘性失效温度；
2）形成临时粘膜：将第一临时粘膜粘贴或涂覆在辅助板上，第二临时粘膜粘贴或涂覆在第二辅助板上；
3）制作金属线路层：在第一临时粘膜和第二临时粘膜上分别制作第一金属线路层和第二金属线路层，第一金属线路层的厚度大于第二金属线路层的厚度；
4）扣压辅助板：将带有第一金属线路层的辅助板扣压在第二辅助板的正上方，使厚度大的第一金属线路层紧贴正下方的第二临时粘膜；
5）制作凹型空腔结构：在第一临时粘膜的粘性失效温度下去除第一临时粘膜和与之对应的第一辅助板，形成由两种不同厚度金属线路层及第二临时粘膜组成的凹型空腔结构；
6）电气互联：在凹型空腔结构中进行芯片贴片及互联工艺，实现芯片电气互联；
7）进行模塑封料的预封装工艺，形成埋入芯片式封装基板；
8）得到目标封装基板：在第二临时粘膜的粘性失效温度下去除第二临时粘膜和与之对应的第二辅助板，对埋入芯片的封装基板进行烘干和冷却，得到目标封装基板。
2.根据权利要求1所述的埋入芯片式封装基板的制作方法，其特征是，所述临时粘膜为碳酸丙二醇酯、聚碳酸酯或聚合物基材料。
3.根据权利要求1所述的埋入芯片式封装基板的制作方法，其特征是，所述临时粘膜的粘性失效温度为80℃-250℃，其中第二临时粘膜的粘性失效温度比第一临时粘膜的粘性失效温度高5℃以上。
4.根据权利要求3所述的埋入芯片式封装基板的制作方法，其特征是，所述第一临时粘膜的粘性失效温度为80℃。
5.根据权利要求3所述的埋入芯片式封装基板的制作方法，其特征是，所述第二临时粘膜的粘性失效温度为120℃。
6.根据权利要求1所述的埋入芯片式封装基板的制作方法，其特征是，所述金属层是通过铺贴、沉积、电镀、化学镀、溅射、烧结、印刷或打印方式形成在临时粘膜上。
7.根据权利要求1所述的埋入芯片式封装基板的制作方法，其特征是，所述预封装工艺是上下压模利用了辅助膜的注塑封装工艺，辅助膜可以是用聚酰胺、聚四氟乙烯和聚全氟烷氧基中的一种或几种的组合，辅助薄膜在高温条件下可变软，且具有延展性。
8.根据权利要求1所述的埋入芯片式封装基板的制作方法，其特征是，所述互联工艺为引线键合、倒装焊、载带自动焊、物理气相沉积或打印等方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610595227.4A CN106206328B (zh) | 2016-07-27 | 2016-07-27 | 一种埋入芯片式封装基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610595227.4A CN106206328B (zh) | 2016-07-27 | 2016-07-27 | 一种埋入芯片式封装基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106206328A true CN106206328A (zh) | 2016-12-07 |
| CN106206328B CN106206328B (zh) | 2018-12-18 |
Family
ID=57496156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610595227.4A Active CN106206328B (zh) | 2016-07-27 | 2016-07-27 | 一种埋入芯片式封装基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206328B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417522A (zh) * | 2018-01-17 | 2018-08-17 | 桂林电子科技大学 | 三层板结构电路封装方法 |
| CN109872987A (zh) * | 2019-03-08 | 2019-06-11 | 中国科学院微电子研究所 | 带有散热结构的系统封装板卡结构及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291263B1 (en) * | 2000-06-13 | 2001-09-18 | Siliconware Precision Industries Co., Ltd. | Method of fabricating an integrated circuit package having a core-hollowed encapsulation body |
| US20060170089A1 (en) * | 2005-01-31 | 2006-08-03 | Fujitsu Limited | Electronic device and method for fabricating the same |
| CN1956178A (zh) * | 2005-10-24 | 2007-05-02 | 南茂科技股份有限公司 | 光电芯片封装构造、制造方法及其芯片承载件 |
| CN101188203A (zh) * | 2006-11-10 | 2008-05-28 | 视频有限公司 | 微器件的气密密封 |
| CN101488476A (zh) * | 2009-02-25 | 2009-07-22 | 晶方半导体科技（苏州）有限公司 | 封装方法 |
| CN103985642A (zh) * | 2014-06-03 | 2014-08-13 | 杭州大立微电子有限公司 | 晶圆级封装方法及封装结构 |
-
2016
- 2016-07-27 CN CN201610595227.4A patent/CN106206328B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291263B1 (en) * | 2000-06-13 | 2001-09-18 | Siliconware Precision Industries Co., Ltd. | Method of fabricating an integrated circuit package having a core-hollowed encapsulation body |
| US20060170089A1 (en) * | 2005-01-31 | 2006-08-03 | Fujitsu Limited | Electronic device and method for fabricating the same |
| CN1956178A (zh) * | 2005-10-24 | 2007-05-02 | 南茂科技股份有限公司 | 光电芯片封装构造、制造方法及其芯片承载件 |
| CN101188203A (zh) * | 2006-11-10 | 2008-05-28 | 视频有限公司 | 微器件的气密密封 |
| CN101488476A (zh) * | 2009-02-25 | 2009-07-22 | 晶方半导体科技（苏州）有限公司 | 封装方法 |
| CN103985642A (zh) * | 2014-06-03 | 2014-08-13 | 杭州大立微电子有限公司 | 晶圆级封装方法及封装结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417522A (zh) * | 2018-01-17 | 2018-08-17 | 桂林电子科技大学 | 三层板结构电路封装方法 |
| CN109872987A (zh) * | 2019-03-08 | 2019-06-11 | 中国科学院微电子研究所 | 带有散热结构的系统封装板卡结构及其制作方法 |
| CN109872987B (zh) * | 2019-03-08 | 2022-03-08 | 中国科学院微电子研究所 | 带有散热结构的系统封装板卡结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206328B (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104900782B (zh) | 具有隔离件的散热增益型线路板制作方法 | |
| JP3679786B2 (ja) | 半導体装置の製造方法 | |
| CN104465418B (zh) | 一种扇出晶圆级封装方法 | |
| CN104538318B (zh) | 一种扇出型圆片级芯片封装方法 | |
| US6426241B1 (en) | Method for forming three-dimensional circuitization and circuits formed | |
| US20080182363A1 (en) | Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer | |
| CN105575913A (zh) | 埋入硅基板扇出型3d封装结构 | |
| US20060172464A1 (en) | Method of embedding semiconductor element in carrier and embedded structure thereof | |
| US20130154110A1 (en) | Direct write interconnections and method of manufacturing thereof | |
| CN106128965A (zh) | 一种无基板封装器件的制作方法 | |
| CN103794587A (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
| CN110024107A (zh) | 集成电路封装方法以及集成封装电路 | |
| CN105230134A (zh) | 制造柔性印刷电路的方法、通过该方法获得的柔性印刷电路以及包括如该柔性印刷电路的芯片卡模块 | |
| EP0694965A1 (fr) | Boîtier BGA de circuit intégré et procédé de réalisation d'un tel boîtier | |
| CN108807301B (zh) | 使用烧结附着的封装微电子组件安装 | |
| JPH09505444A (ja) | 接着シートを用いたマルチチップ電子パッケージモジュール | |
| CN106206328A (zh) | 一种埋入芯片式封装基板的制作方法 | |
| JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
| US20230245944A1 (en) | Fan-out type package preparation method of fan-out type package | |
| CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| CN100468711C (zh) | 具有散热装置的半导体封装件及其制法 | |
| US20160035677A1 (en) | Method for forming a package arrangement and package arrangement | |
| JP4352687B2 (ja) | 発光装置の製造方法 | |
| JP2009065219A (ja) | 発光装置及びその製造方法 | |
| CN105321867B (zh) | 一种互联载板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20161207 Assignee: GUILIN XUYAN ELECTROMECHANICAL TECHNOLOGY Co.,Ltd. Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY Contract record no.: X2023980046594 Denomination of invention: A Manufacturing Method for Embedded Chip Packaging Substrate Granted publication date: 20181218 License type: Common License Record date: 20231108 |