DE102005037869B4 - Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung - Google Patents

Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102005037869B4
DE102005037869B4 DE102005037869A DE102005037869A DE102005037869B4 DE 102005037869 B4 DE102005037869 B4 DE 102005037869B4 DE 102005037869 A DE102005037869 A DE 102005037869A DE 102005037869 A DE102005037869 A DE 102005037869A DE 102005037869 B4 DE102005037869 B4 DE 102005037869B4
Authority
DE
Germany
Prior art keywords
layer
package according
hermetically sealing
substrate
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005037869A
Other languages
English (en)
Other versions
DE102005037869A1 (de
Inventor
Michael Kaspar
Herbert Schwarzbauer
Karl Weidner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102005037869A priority Critical patent/DE102005037869B4/de
Priority to JP2008525534A priority patent/JP5174664B2/ja
Priority to PCT/EP2006/064787 priority patent/WO2007017404A2/de
Priority to US11/990,263 priority patent/US7897881B2/en
Publication of DE102005037869A1 publication Critical patent/DE102005037869A1/de
Application granted granted Critical
Publication of DE102005037869B4 publication Critical patent/DE102005037869B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1311—Foil encapsulation, e.g. of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung eines Packages umfassend:
Bereitstellen eines Substrats (1), wobei auf einer oberen Oberfläche (2) des Substrats (1) ein oder mehrere Bauelemente (3) angeordnet sind;
Ausbilden einer hermetisch abdichtenden Schutzschicht (4) auf dem ein oder den mehreren Bauelementen (3) und auf der oberen Oberfläche (2) des Substrats (1), wobei das Ausbilden der hermetisch abdichtenden Schutzschicht (4) das Ausbilden mehrerer übereinander angeordneter Teilschichten (5) umfasst, wobei eine Teilschicht (5-1) eine auflaminierte Folie bestehend aus elektrisch isolierendem Kunststoffmaterial, eine Teilschicht (5-2) eine ein Metall aufweisende metallische Teilschicht, eine Teilschicht (5-3) eine ein organisches Material aufweisende organische Schicht und eine Teilschicht (5-4) eine Moldingmaterialschicht ist;
Freilegen einer oder mehrerer Kontaktflächen (8) auf der Oberfläche (2) des Substrats (1) und auf Oberflächen des einen oder der mehreren Bauelemente (3) durch Öffnen jeweiliger Fenster (9) in der hermetisch abdichtenden Schutzschicht (4), und
flächiges Kontaktieren jeder freigelegten Kontaktfläche (8) mit einer...

Description

  • Die Erfindung betrifft ein hermetisch abgedichtetes Package und ein Verfahren zur Herstellung eines hermetisch abgedichteten Packages gemäß den Patentansprüchen 1 und 21.
  • Eingekapselte Bauelemente können durch mechanische Einwirkung und Umwelteinflüsse geschädigt und außer Funktion gesetzt werden. Zu den Umwelteinflüssen zählen unter anderem Schadgase, wie etwa Sauerstoff, Flüssigkeiten wie etwa Wasser, organische und anorganische Säuren oder elektromagnetische Felder. Die Schadstoffe entfalten insbesondere unter dem Einfluss erhöhter Temperaturen ihre schädliche Wirkung durch Zerstörung von Packagingmaterialien wie etwa Moldingmassen, Epoxiden oder Polyimiden, oder der Bauteile selbst. Die erhöhte Temperatur unterstützt den Diffusionsprozess der Schadstoffe durch das Packagematerial oder entlang Grenzflächen des Packagematerials. Sofern das Bauelement nicht durch ein Metallgehäuse geschützt ist, können elektromagnetische Felder ungehindert zu dem Bauelement vordringen und es schädigen. Typische Packages umfassen Kunststoffabdichtungen, die das Bauteil jedoch nicht hermetisch vor Umwelteinflüssen schützen.
  • Hermetisch abdichtende Packages zum Schutz vor Umwelteinflüssen umfassen insbesondere Metall- oder Keramikgehäuse. Konventionelle hermetisch abdichtende Gehäuse bestehen aus einem Gehäuseboden und einem Deckel oder einer Kappe. Durch Aufschweißen oder Auflöten des Deckels auf den Gehäuseboden wird das Gehäuse hermetisch abgedichtet. Der Gehäuseboden und der Deckel können große Teile der Fläche einer Leiterplatte oder eines Moduls, auf das das Bauteil montiert ist, beanspruchen.
  • Die US 6,492,194 B1 offenbart ein Verfahren zur Einhäusung von elektronischen Komponenten. Ein derartiges Verfahren umfasst das Befestigen zumindest einer elektronischen Komponente auf deren aktiven Seite auf ein Substrat, wobei das Substrat elektrische Kontakte auf einer externen Seite und kleine Verbindungsflächen auf einer der externen Seite gegenüber liegenden Seite aufweist. Das Substrat weist eine erste Serie von Durchgangslöchern auf, die die elektrischen Kontakte und die kleinen Verbindungsflächen verbinden. Das Substrat weist eine zweite Serie von Löchern zur Verwendung zum Ansaugen auf. Eine flexible Schicht ist auf der der aktiven Seite der elektronischen Komponente oder Komponenten gegenüber liegenden Seite aufgebracht. Die flexible Schicht beziehungsweise der flexible Film wird durch die zweite Serie von Löchern von der der externen Substratseite gegenüber liegenden Seite angesaugt, so dass die elektronische Komponente oder die Komponenten umhüllt ist beziehungsweise sind. Das Verfahren kann zudem auf der Oberseite der flexiblen Schicht eine stofflich einheitliche Schicht zur Erzeugung der hermetischen Versiegelung der Komponenten und eine leitfähige Schicht zur Erzeugung einer Abschirmung bereitstellen. Eine derartige Anwendung eignet sich besonders für Oberflächenfilter.
    •
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine verbesserte hermetische Abdichtung eines Bauelements zu schaffen. Es sollen unterschiedliche elektronische Bauelemente für unterschiedliche Anwendungen kontaktiert und geschützt geschaffen werden.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Bevorzugte Ausführungsformen sind durch die unabhängigen Patentansprüche angegeben.
  • Eine Ausführungsform der vorliegenden Erfindung stellt ein Verfahren zur Herstellung eines Packages bereit. Das Verfahren beinhaltet das Bereitstellen eines Substrats, wobei auf einer oberen Oberfläche des Substrats ein oder mehrere Bauelemente angeordnet sind. Das Verfahren beinhaltet ferner das Ausbilden einer hermetisch abdichtenden Schutzschicht auf dem ein oder den mehreren Bauelementen und auf der oberen Oberfläche des Substrats, wobei die hermetisch abdichtende Schutzschicht die folgenden Eigenschaften aufweist: gasundurchlässig, flüssigkeitsundurchlässig, undurchlässig für elektromagnetische Wellen, temperaturbeständig, elektrisch isolierend und prozessbeständig.
  • Bei einer Ausführungsform umfasst das Ausbilden der hermetisch abdichtenden Schutzschicht das Ausbilden mehrerer übereinander angeordneter Teilschichten. Dies hat den Vorteil, dass Teilschichten mit unterschiedlicher Funktionalität ausgebildet werden können.
  • Vorteilhaft umfasst das Ausbilden mehrerer übereinander angeordneter Teilschichten das Auflaminieren einer Folie aus elektrisch isolierendem Kunststoffmaterial, wobei vorzugsweise eine Folie aus einem Kunststoffmaterial auf Polyimid-, Polyamid-, Polyethylen-, Polyphenol-, Polyetheretherketon- und/oder auf Epoxidbasis verwendet wird.
  • Vorteilhaft umfasst das Ausbilden mehrerer übereinander angeordneter Teilschichten das Ausbilden einer ein Metall aufweisenden metallischen Teilschicht, wobei die ein Metall aufweisende Teilschicht das eine oder die mehreren Bauteile vor elektromagnetischer Strahlung schützt. Das Metall wird bevor zugt aus einer Gruppe bestehend aus Aluminium, Kupfer, Titan, und Nickel gewählt.
  • Bei einer Ausführungsform umfasst das Ausbilden mehrerer übereinander angeordneter Teilschichten das Ausbilden einer ein anorganisches Material aufweisenden anorganischen Teilschicht. Das anorganische Material beinhaltet bevorzugt Siliziumoxid.
  • Bei einer Ausführungsform umfasst das Ausbilden mehrerer übereinander angeordneter Teilschichten das Ausbilden einer ein organisches Material aufweisenden organischen Teilschicht. Bevorzugt enthält das organische Material Parylene.
  • Bei einer Ausführungsform umfasst das Ausbilden der hermetisch abdichtenden Schutzschicht das Ausbilden einer ein Füllmaterial aufweisenden hermetisch abdichtenden Schutzschicht. Das Füllmaterial enthält bevorzugt Siliziumoxid oder Kohlenstoff.
  • Bei einer Ausführungsform umfasst das Bereitstellen eines Substrats das Bereitstellen eines Substrats, das aus einer isolierenden Schicht, einer auf einer unteren Oberfläche der isolierenden Schicht aufgebrachten ersten Metallschicht und einer auf einer von der unteren Oberfläche abgekehrten Oberfläche der isolierenden Schicht aufgebrachten zweiten, strukturierten Metallschicht besteht.
  • Das Ausbilden der hermetisch abdichtenden Schutzschicht kann ein physikalisches Abscheideverfahren wie etwa einen Sputter-Prozess oder einen Bedampfungsprozess umfassen.
  • Das Ausbilden der hermetisch abdichtenden Schutzschicht kann auch einen Sprühprozess oder einen Gießprozess umfassen.
  • Das Ausbilden der hermetisch abdichtenden Schutzschicht kann ein chemisches Abscheideverfahren wie etwa ein CVD-Verfahren oder ein LPCVD-Verfahren umfassen.
  • Bei einer Ausführungsform umfasst das Verfahren zu Herstellung eines Packages des Weiteren das Freilegen einer oder mehrerer Kontaktflächen auf der Oberfläche des Substrats und auf Oberflächen des einen oder der mehreren Bauelemente durch Öffnen jeweiliger Fenster in der hermetisch abdichtenden Schutzschicht, und flächiges Kontaktieren jeder freigelegten Kontaktfläche mit einer Kontaktschicht aus elektrisch leitendem Material. Das Öffnen jeweiliger Fenster kann durch einen fotolithographischen Prozess, Laserablation, ein Ätzverfahren oder ein mechanisches Verfahren erfolgen.
  • Bei einer Ausführungsform wird eine Kontaktschicht aus mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitendem Material verwendet wird.
  • Unter einem weiteren Aspekt stellt die vorliegende Erfindung ein Package bereit, wobei das Package ein Substrat umfasst, auf einer Oberfläche des Substrats ein oder mehrere Bauelemente ausgebildet sind und wobei auf dem ein oder den mehreren Bauelementen und auf der Oberfläche des Substrats eine hermetisch abdichtende Schutzschicht ausgebildet ist, die die folgenden Eigenschaften aufweist: gasundurchlässig, flüssigkeitsundurchlässig, undurchlässig für elektromagnetische Wellen, temperaturbeständig, elektrisch isolierend und prozessbeständig.
  • Bevorzugt umfasst die hermetisch abdichtende Schutzschicht mehrere übereinander angeordnete Teilschichten.
  • Bei einer Ausführungsform ist eine der mehreren Teilschichten aus einer Folie aus elektrisch isolierendem Kunststoff ausgebildet. Die Folie ist bevorzugt aus einem Kunststoffmaterial auf Polyimid-, Polyamid-, Polyethylen-, Polyphenol-, Polyetheretherketon- und/oder auf Epoxidbasis ausgebildet.
  • Bei einer Ausführungsform ist eine der mehreren Teilschichten eine ein Metall aufweisende metallische Schicht. Das Metall wird bevorzugt aus einer Gruppe bestehend aus Aluminium, Kupfer, Titan und Nickel gewählt.
  • Bei einer Ausführungsform ist eine der mehreren Teilschichten eine ein anorganisches Material aufweisende anorganische Schicht. Das anorganische Material umfasst bevorzugt Siliziumoxid.
  • Bei einer Ausführungsform ist eine der mehreren Teilschichten eine eine organisch modifizierte Keramik aufweisende Schicht.
  • Bei einer Ausführungsform ist eine der mehreren Teilschichten eine ein organisches Material aufweisende organische Schicht, wobei das anorganische Material bevorzugt Parylene ist.
  • Bei einer Ausführungsform enthält die hermetisch abdichtende Schutzschicht ein Füllmaterial. Das Füllmaterial enthält vorteilhaft Siliziumoxid oder Kohlenstoff.
  • Bei einer Ausführungsform besteht das Substrat aus einer isolierende Schicht, einer auf eine untere Oberfläche der isolierenden Schicht aufgebrachten ersten Metallschicht und einer auf einer von der unteren Oberfläche abgekehrten Oberfläche der isolierenden Schicht aufgebrachten zweiten, strukturierten Metallschicht.
  • Bei einer Ausführungsform sind Kontaktflächen auf der Oberfläche des Substrats und auf Oberflächen des einen oder der mehreren Bauelemente angeordnet. Die hermetisch abdichtende Schutzschicht weist bei jeder Kontaktfläche ein Fenster auf, in welchem diese Kontaktfläche frei von der hermetisch abdichtenden Schutzschicht und flächig mit einer Kontaktschicht aus elektrisch leitfähigem Material kontaktiert ist. Die Kontaktschicht kann mehrere übereinander angeordnete Einzelschichten aus unterschiedlichem, elektrisch leitfähigem Material umfassen.
    •
  • Beschreibung bevorzugter Ausführungsformen der Erfindung:
  • 1 zeigt einen Querschnitt eines Packages gemäß einer Ausführungsform der Erfindung.
  • 2 zeigt einen Querschnitt eines Packages in einer Stufe des Herstellungsprozesses gemäß einer Ausführungsform der Erfindung.
  • 3 zeigt einen Querschnitt eines Packages gemäß einer Ausführungsform der Erfindung.
  • 1 zeigt einen Querschnitt eines Packages gemäß einer Ausführungsform der Erfindung. Auf einem Substrat 1 sind auf einer oberen Oberfläche 2 des Substrats 1 Bauelemente 3 angeordnet. Das Substrat 1 weist beispielsweise ein DCB-Substrat auf, das aus einer isolierenden Schicht 7, bevorzugt aus einem Keramikmaterial, einer auf einer unteren Oberfläche 101 der isolierenden Schicht 7 aufgebrachten ersten metallischen Schicht 6, bevorzugt aus Kupfer und einer auf einer von der unteren Oberfläche 101 abgekehrten oberen Oberfläche 102 der isolierenden Schicht 7 aufgebrachten zweiten metallischen Schicht 12, bevorzugt aus Kupfer besteht.
  • Die zweite metallische Schicht 12 auf der oberen Oberfläche 102 der isolierenden Schicht 7 ist bereichsweise bis auf die obere Oberfläche 102 herab entfernt. Auf der von der ersten metallischen Schicht 6 abgekehrten Oberfläche 103 der zweiten metallischen Schicht 12 sind Bauelemente 3 angeordnet.
  • Die generell mit 2 bezeichnete gesamte obere Oberfläche des mit den Bauelementen 3 bestückten Substrats 1 ist durch die freiliegenden Teile der oberen Oberfläche 102 der isolierenden Schicht 7 und der oberen Oberfläche 103 der zweiten metallischen Schicht 12 gegeben.
  • Die Bauelemente 3 können zueinander gleich oder aber auch voneinander verschieden sein. Beispielsweise sind die Bauelemente Leistungshalbleiterchips. Auf den Bauelementen 3 ist eine hermetisch abdichtende Schicht 4 angeordnet, die eng an Oberflächen und Seitenflächen der Bauelemente 3 anliegt. Die hermetisch abdichtende Schicht 4 ist ferner auf zwischen den Bauelementen 3 befindlichen Bereichen der oberen Oberfläche 2 des Substrats 1 angeordnet und liegt eng an der oberen Oberfläche 2 des Substrats 1 an. Die hermetisch abdichtende Schicht 4 dichtet jedes einzelne Bauelement 3 hermetisch gegenüber Umwelteinflüssen ab. Die hermetische Schutzschicht 4 ist insbesondere gasundurchlässig, flüssigkeitsundurchlässig, undurchlässig für elektromagnetische Wellen, temperaturbeständig, elektrisch isolierend und prozessbeständig. In einer Ausführungsform der Erfindung ist die hermetische Schutzschicht 4 temperaturbeständig gegenüber dem dauerhaften Einfluss von Temperaturen bis 150°C. In einer anderen Ausführungsform ist die hermetische Schutzschicht 4 temperaturbeständig gegenüber dem dauerhaften Einfluss von Temperaturen bis 200°C. Bevorzugt ist die hermetische Schutzschicht 4 gegenüber dem Einfluss von Säuren, Basen und Lösungsmitteln prozessbeständig.
  • Die hermetisch abdichtende Schicht 4 kann anorganische Materialien, organische Materialien, Metalle, Polymere oder organisch modifizierte Keramiken enthalten. Die hermetisch abdichtende Schicht 4 kann aber auch andere geeignete Materialien enthalten, die vor Umwelteinflüssen schützen. Als Metalle eignen sich besonders Aluminium, Kupfer, Titan oder Nickel. Die Metalle können beispielsweise durch ein Sputter-Verfahren oder durch ein Aufdampf-Verfahren aufgetragen werden. Als Polymere eignen sich insbesondere Duroplast-Polymere oder Thermoplast-Polymere.
  • Die hermetisch abdichtende Schutzschicht 4 kann ferner ein oder mehrere Füllmaterialien enthalten. Durch die Wahl des Füllmaterials und durch die Variation des Füllmaterialanteils an der hermetisch abdichtenden Schutzschicht 4 kann beispiels weise der Wärmeausdehnungskoeffizient der hermetisch abdichtenden Schutzschicht 4 an den Wärmeausdehnungskoeffizienten des Substrats 1 oder der Bauelemente 3 angepasst werden. Dadurch können thermische Spannungen, die infolge von Temperatureinflüssen auftreten, reduziert werden. Thermische Spannungen können zu Rissen bzw. Beschädigung der hermetisch abdichtenden Schutzschicht 4 führen, oder aber die Haftung der hermetisch abdichtenden Schutzschicht 4 auf den Bauelementen 3 und dem Substrat 1 verringern.
  • Die hermetisch abdichtende Schutzschicht 4 kann mehrere übereinander angeordnete Teilschichten 5 umfassen. Die einzelnen Teilschichten 5 weisen bevorzugt unterschiedliche Funktionswerkstoffe auf. Beispielsweise ist eine erste Teilschicht 5-1 elektrisch isolierend, eine zweite Teilschicht 5-2 undurchlässig für elektromagnetische Wellen, eine dritte Teilschicht 5-3 flüssigkeitsundurchlässig und gasundurchlässig. Eine vierte Teilschicht 5-4 schützt die Bauelemente 3 vor mechanischer Beschädigung.
  • In einer Ausführungsform beinhaltet eine erste Teilschicht 5-1 eine unter Vakuum auflaminierte Folie bestehend aus elektrisch isolierendem Kunststoffmaterial. Die Folie kann zur Verbesserung der Haftung auf der oberen Oberfläche 2 des Substrats 1 und auf den Bauelementen 3 eine Klebebeschichtung aufweisen. Die Dicke der Folie kann 25 bis 500 μm betragen.
  • Eine zweite Teilschicht 5-2 ist als eine Metallschicht ausgebildet. Die Metallschicht ist eng anliegend auf ersten Teilschicht 5-1 aufgebracht und weist eine ausreichende Dicke auf, um die Bauelemente 3 vor elektromagnetischen Wellen zu schützen. Die Metallschicht umfasst bevorzugt Aluminium, Kupfer, Titan oder Nickel. Die Metallschicht kann durch einen Sputter-Prozess oder einen Aufdampfprozess auf die auflaminierte Folie aufgebracht werden.
  • Eine dritte Teilschicht 5-3 ist als eine organische Schicht ausgebildet und umfasst bevorzugt Parylene. Die organische Schicht ist eng anliegend auf der zweiten Teilschicht 5-2 aufgebracht und weist eine ausreichende Dicke auf, um die Bauelemente 3 und die darunter angeordneten Teilschichten 5-1 und 5-2 vor Flüssigkeiten und Gasen zu schützen.
  • Eine vierte Teilschicht 5-4, die bevorzugt eine Package-Schicht ist, umfasst bevorzugt Kunstharz oder ein anderes geeignetes Moldingmaterial. Die vierte Teilschicht 5-4 schützt die Bauelemente 3 vor mechanischer Beschädigung.
  • Die Reihenfolge und die Anzahl der übereinander angeordneten Teilschichten 5 kann auch variieren. Beispielsweise kann die zweite Teilschicht 5-2 als organische Schicht, und die dritte Teilschicht 5-3 als Metallschicht ausgebildet sein.
  • 2 zeigt einen Querschnitt eines Packages in einem Stadium des Herstellungsprozesses gemäß einer Ausführungsform der Erfindung. Kontaktflächen 8 auf Oberflächen der Bauelemente 3 und auf der oberen Oberfläche 2 des Substrats 1 sind durch Öffnen von Fenstern 9 in der hermetisch abdichtenden Schicht 4 freigelegt. Die Fenster 9 werden durch einen Strukturierungsprozess geöffnet. In einer Ausführungsform wird die hermetisch abdichtende Schicht 4 im Bereich der Kontaktflächen 8 mittels Laserablation abgetragen. Aber auch andere Varianten der Strukturierung der hermetisch abdichtenden Schicht 4 sind denkbar. Beispielsweise kann die hermetisch abdichtende Schicht 4 mittels eines Plasmaätzverfahrens strukturiert werden. Das Strukturieren kann aber auch durch einen fotolithographischen Prozess erfolgen. Dazu kann auf der hermetisch abdichtenden Schicht 4 ein Fotolack aufgetragen werden, getrocknet und anschließend belichtet werden. Als Fotolack kommen herkömmliche positive oder negative Resists (Beschichtungsmaterialien) in Frage. Der Fotolack kann beispielsweise durch einen Sprüh- oder Tauchprozess aufgetragen werden. Aber auch Electro-Deposition zur Aufbringung des Fotolacks ist denkbar.
  • Einzelne Teilschichten 5 der hermetisch abdichtenden Schicht 4 können durch unterschiedliche Strukturierungsprozesse strukturiert werden. Beispielsweise kann eine als metallische Schicht ausgebildete Teilschicht 5 mittels eines Plasmaätzverfahrens strukturiert werden, und eine aus elektrisch isolierendem Kunststoffmaterial ausgebildete Teilschicht 5 mittels eines fotolithographischen Prozesses strukturiert werden.
  • 3 zeigt einen Querschnitt des in 2 dargestellten Packages nach Aufbringung einer strukturierten Kontaktschicht 10 aus elektrisch leitfähigem Material 10, vorzugsweise ein Metall, auf die freigelegten Kontaktflächen 8. Das Aufbringen des elektrisch leitfähigen Materials 10 auf die freigelegten Kontaktflächen 8 kann das Aufbringen einer Maske auf die hermetisch abdichtende Schicht 4 beinhalten, die die Kontaktflächen 8 freilässt. Dann wird das elektrisch leitfähige Material ganzflächig auf die hermetisch abdichtende Schicht 4 und auf die freigelegten Kontaktflächen 8 aufgebracht. Danach wird die Maske mit der darauf befindlichen Kontaktschicht 10 entfernt, so dass nur die flächig kontaktierten Kontaktflächen 8 auf den maskenfreien Bereichen übrig bleiben. Die Kontaktschicht 10 kann auch mehrere übereinander angeordnete Einzelschichten 11-1, 11-2 aus unterschiedlichem elektrisch leitfähigem Material umfassen.

Claims (30)

  1. Verfahren zur Herstellung eines Packages umfassend: Bereitstellen eines Substrats (1), wobei auf einer oberen Oberfläche (2) des Substrats (1) ein oder mehrere Bauelemente (3) angeordnet sind; Ausbilden einer hermetisch abdichtenden Schutzschicht (4) auf dem ein oder den mehreren Bauelementen (3) und auf der oberen Oberfläche (2) des Substrats (1), wobei das Ausbilden der hermetisch abdichtenden Schutzschicht (4) das Ausbilden mehrerer übereinander angeordneter Teilschichten (5) umfasst, wobei eine Teilschicht (5-1) eine auflaminierte Folie bestehend aus elektrisch isolierendem Kunststoffmaterial, eine Teilschicht (5-2) eine ein Metall aufweisende metallische Teilschicht, eine Teilschicht (5-3) eine ein organisches Material aufweisende organische Schicht und eine Teilschicht (5-4) eine Moldingmaterialschicht ist; Freilegen einer oder mehrerer Kontaktflächen (8) auf der Oberfläche (2) des Substrats (1) und auf Oberflächen des einen oder der mehreren Bauelemente (3) durch Öffnen jeweiliger Fenster (9) in der hermetisch abdichtenden Schutzschicht (4), und flächiges Kontaktieren jeder freigelegten Kontaktfläche (8) mit einer Kontaktschicht (10) aus elektrisch leitendem Material, dadurch gekennzeichnet, dass eine Kontaktschicht (10) aus mehreren übereinander angeordneten Einzelschichten (11) aus unterschiedlichem, elektrisch leitendem Material verwendet wird.
  2. Verfahren zur Herstellung eines Packages gemäß Patentanspruch 1, wobei die Folie aus einem Kunststoffmaterial auf Polyimid-, Polyamid-, Polyethylen-, Polyphenol-, Polyetheretherketon- und/oder auf Epoxidbasis verwendet wird.
  3. Verfahren zur Herstellung eines Packages gemäß Patentanspruch 1 oder 2, wobei das Metall der Metallschicht aus einer Gruppe bestehend aus Aluminium, Kupfer, Titan, und Nickel gewählt ist.
  4. Verfahren zur Herstellung eines Packages gemäß einem der Patentansprüche 1 bis 3, wobei das Ausbilden mehrerer übereinander angeordneter Teilschichten (5) das Ausbilden einer ein anorganisches Material aufweisenden anorganischen Schicht umfasst.
  5. Verfahren zur Herstellung eines Packages gemäß Patentanspruch 4, wobei das anorganische Material Siliziumoxid enthält.
  6. Verfahren zur Herstellung eines Packages gemäß einem der vorangehenden Patentansprüche 1 bis 5, wobei das organische Material Parylene enthält.
  7. Verfahren zur Herstellung eines Packages gemäß einem der Patentansprüche 1 bis 6, wobei das Ausbilden mehrerer übereinander angeordneter Teilschichten (5) das Ausbilden einer eine organisch modifizierte Keramik aufweisende Schicht umfasst.
  8. Verfahren zur Herstellung eines Packages gemäß einem der Patentansprüche 1 bis 7, wobei das Ausbilden der hermetisch abdichtenden Schutzschicht (4) das Ausbilden einer ein Füllmaterial aufweisenden hermetisch abdichtenden Schutzschicht (4) umfasst.
  9. Verfahren zur Herstellung eines Packages gemäß Patentanspruch 8, wobei das Füllmaterial Siliziumoxid oder Kohlenstoff enthält.
  10. Verfahren zur Herstellung eines Packages gemäß einem der Patentansprüche 1 bis 9, wobei das Bereitstellen eines Substrats das Bereitstellen eines Substrats umfasst, das aus einer isolierenden Schicht (7), einer auf einer unteren Oberfläche (101) der isolierenden Schicht (7) aufgebrachten ers ten Metallschicht (6) und einer auf einer von der unteren Oberfläche (101) abgekehrten Oberfläche (102) der isolierenden Schicht (7) aufgebrachten zweiten, strukturierten Metallschicht (12) besteht.
  11. Verfahren zur Herstellung eines Packages gemäß einem der vorhergehenden Patentansprüche, wobei das Ausbilden der hermetisch abdichtenden Schutzschicht (4) ein physikalisches Abscheideverfahren umfasst.
  12. Verfahren zur Herstellung eines Packages gemäß Patentanspruch 10, wobei das physikalische Abscheideverfahren einen Sputter-Prozess oder einen Bedampfungsprozess umfasst.
  13. Verfahren zur Herstellung eines Packages gemäß einem der vorhergehenden Patentansprüche, wobei das Ausbilden der hermetisch abdichtenden Schutzschicht (4) einen Sprühprozess umfasst.
  14. Verfahren zur Herstellung eines Packages gemäß einem der vorhergehenden Patentansprüche, wobei das Ausbilden der hermetisch abdichtenden Schutzschicht (4) einen Gießprozess umfasst.
  15. Verfahren zur Herstellung eines Packages gemäß einem der vorhergehenden Patentansprüche, wobei das Ausbilden der hermetisch abdichtenden Schutzschicht (4) ein chemisches Abscheideverfahren umfasst.
  16. Verfahren zur Herstellung eines Packages gemäß einem der vorhergehenden Patentansprüche, wobei das chemische Abscheideverfahren ein CVD-Verfahren oder ein LPCVD-Verfahren umfasst.
  17. Verfahren gemäß einem der vorhergehenden Patentansprüche, wobei das Öffnen jeweiliger Fenster (9) einen fotolithographischen Prozess umfasst.
  18. Verfahren gemäß einem der vorhergehenden Patentansprüche, wobei das Öffnen jeweiliger Fenster (9) Laserablation umfasst.
  19. Verfahren gemäß einem der vorhergehenden Patentansprüche, wobei das Öffnen jeweiliger Fenster (9) ein Ätzverfahren umfasst.
  20. Verfahren gemäß einem der vorhergehenden Patentansprüche, wobei das Öffnen jeweiliger Fenster (9) ein mechanisches Verfahren umfasst.
  21. Ein Package, umfassend: ein Substrat (1), wobei auf einer Oberfläche (2) des Substrats (1) ein oder mehrere Bauelemente (3) ausgebildet sind; wobei auf dem ein oder den mehreren Bauelementen (3) und auf der Oberfläche (2) des Substrats (1) eine hermetisch abdichtende Schutzschicht (4) ausgebildet ist, wobei die hermetisch abdichtende Schutzschicht (4) mehrere übereinander angeordnete Teilschichten (5) umfasst, wobei eine Teilschicht (5-1) eine auflaminierte Folie bestehend aus elektrisch isolierendem Kunststoffmaterial, eine Teilschicht (5-2) eine ein Metall aufweisende metallische Teilschicht, eine Teilschicht (5-3) eine ein organisches Material aufweisende organische Schicht und eine Teilschicht (5-4) eine Moldingmaterialschicht ist; wobei Kontaktflächen (8) auf der Oberfläche des Substrats (1) und auf Oberflächen des einen oder der mehreren Bauelemente (3) angeordnet sind, und die hermetisch abdichtende Schutzschicht (4) bei jeder Kontaktfläche (8) ein Fenster (9) aufweist, in welchem diese Kontaktfläche (8) frei von der hermetisch abdichtenden Schutzschicht (4) und flächig mit einer Kontaktschicht (10) aus elektrisch leitfähigem Material kontaktiert ist, dadurch gekennzeichnet, dass die Kontaktschicht (10) mehrere übereinander angeordnete Einzelschichten (11) aus unterschiedlichem, elektrisch leitfähigem Material umfasst.
  22. Package gemäß Patentanspruch 21, wobei die Folie aus einem Kunststoffmaterial auf Polyimid-, Polyamid-, Polyethylen, Polyphenol-, Polyetheretherketon- und/oder auf Epoxidbasis ausgebildet ist.
  23. Package gemäß Patentanspruch 21 oder 22, wobei das Metall aus einer Gruppe bestehend aus Aluminium, Kupfer, Titan und Nickel gewählt ist.
  24. Package gemäß einem der Patentansprüche 21 bis 23, wobei eine der mehreren Teilschichten (5) eine ein anorganisches Material aufweisende anorganische Schicht ist.
  25. Package gemäß Patentanspruch 24, wobei das anorganische Material Siliziumoxid enthält.
  26. Package gemäß einem der Patentansprüche 21 bis 25, wobei das organische Material Parylene enthält.
  27. Package gemäß einem der Patentansprüche 21 bis 26, wobei eine der mehreren Teilschichten (5) eine eine organische modifizierte Keramik aufweisende Schicht ist.
  28. Package gemäß einem der Patentansprüche 21 bis 27, wobei die hermetisch abdichtende Schicht (4) ein Füllmaterial aufweist.
  29. Package gemäß Patentanspruch 28, wobei das Füllmaterial Siliziumoxid oder Kohlenstoff enthält.
  30. Package gemäß einem der Patentansprüche 21 bis 29, wobei das Substrat (1) aus einer isolierende Schicht (7), einer auf einer unteren Oberfläche (101) der isolierenden Schicht (7) aufgebrachten ersten Metallschicht (6) und einer auf einer von der unteren Oberfläche (101) abgekehrten Oberfläche (102) der isolierenden Schicht (7) aufgebrachten zweiten, strukturierten Metallschicht (12) besteht.
DE102005037869A 2005-08-10 2005-08-10 Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung Expired - Fee Related DE102005037869B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102005037869A DE102005037869B4 (de) 2005-08-10 2005-08-10 Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung
JP2008525534A JP5174664B2 (ja) 2005-08-10 2006-07-28 密閉用のパッケージ及びパッケージの製造方法
PCT/EP2006/064787 WO2007017404A2 (de) 2005-08-10 2006-07-28 Anordnung zur hermetischen abdichtung von bauelementen und verfahren zu deren herstellung
US11/990,263 US7897881B2 (en) 2005-08-10 2006-07-28 Arrangement for hermetically sealing components, and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005037869A DE102005037869B4 (de) 2005-08-10 2005-08-10 Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE102005037869A1 DE102005037869A1 (de) 2007-02-15
DE102005037869B4 true DE102005037869B4 (de) 2007-05-31

Family

ID=37681045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005037869A Expired - Fee Related DE102005037869B4 (de) 2005-08-10 2005-08-10 Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (1) US7897881B2 (de)
JP (1) JP5174664B2 (de)
DE (1) DE102005037869B4 (de)
WO (1) WO2007017404A2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007036045A1 (de) * 2007-08-01 2009-02-05 Siemens Ag Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
US20090091005A1 (en) * 2007-10-09 2009-04-09 Huang Chung-Er Shielding structure for semiconductors and manufacturing method therefor
DE102008031231B4 (de) * 2008-07-02 2012-12-27 Siemens Aktiengesellschaft Herstellungsverfahren für planare elektronsche Leistungselektronik-Module für Hochtemperatur-Anwendungen und entsprechendes Leistungselektronik-Modul
EP2161974A1 (de) * 2008-09-09 2010-03-10 Hegutechnik v. Gutwald KG Bifunktionale EMV Beschichtung
US20110270028A1 (en) * 2010-04-30 2011-11-03 Allergan, Inc. Biocompatible and biostable implantable medical device
US20120188727A1 (en) * 2011-01-24 2012-07-26 ADL Engineering Inc. EMI Shielding in a Package Module
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
DE102011112476A1 (de) * 2011-09-05 2013-03-07 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
CN102548239A (zh) * 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
US9146207B2 (en) 2012-01-10 2015-09-29 Hzo, Inc. Methods, apparatuses and systems for sensing exposure of electronic devices to moisture
EP2803125B1 (de) 2012-01-10 2016-09-14 Hzo Inc. Verfahren, vorrichtungen und systeme zur überwachung der aussetzung elektronischer vorrichtungen gegen feuchtigkeit und zur reaktion auf die aussetzung elektronischer vorrichtungen gegen feuchtigkeit
US9894776B2 (en) 2013-01-08 2018-02-13 Hzo, Inc. System for refurbishing or remanufacturing an electronic device
JP2016509533A (ja) 2013-01-08 2016-03-31 エイチズィーオー・インコーポレーテッド 保護被覆塗工に向けた基板のマスキング
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
CN103594434B (zh) * 2013-10-23 2017-12-29 广东明路电力电子有限公司 带复合散热层的功率部件
EP3009774B1 (de) * 2014-10-14 2022-03-02 Carel Industries S.p.A. Steuerungsvorrichtung für kühl- und klimatisierungssysteme
DE102014115565B3 (de) * 2014-10-27 2015-10-22 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schalteinrichtung mit einer feuchtigkeitsdichten und elektrisch isolierenden Abdeckung und zur Herstellung einer Anordnung hiermit
JP2019012722A (ja) * 2017-06-29 2019-01-24 株式会社ケーヒン 制御回路装置
US11034068B2 (en) * 2018-04-30 2021-06-15 Raytheon Company Encapsulating electronics in high-performance thermoplastics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218739A (ja) * 1985-07-18 1987-01-27 Sumitomo Electric Ind Ltd 混成集積回路
US5051275A (en) * 1989-11-09 1991-09-24 At&T Bell Laboratories Silicone resin electronic device encapsulant
US5439849A (en) 1994-02-02 1995-08-08 At&T Corp. Encapsulation techniques which include forming a thin glass layer onto a polymer layer
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5811050A (en) * 1994-06-06 1998-09-22 Gabower; John F. Electromagnetic interference shield for electronic devices
JPH1050763A (ja) * 1996-07-30 1998-02-20 Matsushita Electric Ind Co Ltd 電子部品実装方法と電子部品実装基板
TW517368B (en) * 2002-01-22 2003-01-11 Via Tech Inc Manufacturing method of the passivation metal on the surface of integrated circuit
JP2003243704A (ja) * 2002-02-07 2003-08-29 Lumileds Lighting Us Llc 発光半導体デバイス及び方法
US6781231B2 (en) * 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
JP2004193517A (ja) * 2002-12-13 2004-07-08 Seiko Epson Corp 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器
US7451539B2 (en) * 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
US8004860B2 (en) * 2006-08-29 2011-08-23 Texas Instruments Incorporated Radiofrequency and electromagnetic interference shielding

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components

Also Published As

Publication number Publication date
US7897881B2 (en) 2011-03-01
WO2007017404A3 (de) 2008-08-21
WO2007017404A2 (de) 2007-02-15
DE102005037869A1 (de) 2007-02-15
JP2009505386A (ja) 2009-02-05
US20100089633A1 (en) 2010-04-15
JP5174664B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
DE102005037869B4 (de) Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung
DE69920407T2 (de) Umhülltes oberflächenwellen-bauelement und massenherstellungsverfahren
DE69324088T2 (de) Dicht versiegeltes Gehäuse für elektronische Systeme und Verfahren zu seiner Herstellung
EP1412974B1 (de) Verfahren zur hermetischen verkapselung eines bauelementes
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE3177304T2 (de) Metallschichten zur Verwendung in einem Verbindungssystem für elektronische Schaltung.
DE102012112058B4 (de) MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen
DE102008028757B4 (de) Verfahren zur Herstellung einer Halbleiterchipanordnung
DE60311982T2 (de) Hertsellungsverfahren einer elektronischen vorrichtung in einem hohlraum mit einer bedeckung
EP1817795A1 (de) Metallisierte folie zur flächigen kontaktierung
WO2006034682A1 (de) Halbleiterbauteil mit in kunststoffgehäusemasse eingebetteten halbleiterbauteilkomponenten
DE102005041099A1 (de) LED-Chip mit Glasbeschichtung und planarer Aufbau- und Verbindungstechnik
EP1794559B1 (de) Sensorvorrichtung
DE112013007109B4 (de) Gehäuse für mikroelektromechanische Systemvorrichtungen und Verfahren zur Herstellung des Gehäuses für mikroelektromechanische Systemvorrichtungen
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
DE102006005419A1 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE102011083627A1 (de) Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
DE102017220258B4 (de) Halbleitersensorbauelement und Verfahren zum Herstellen desselben
DE4023776C2 (de) Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen
WO2014097835A1 (ja) 樹脂多層基板
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
DE102010005465A1 (de) Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses
DE10210841B4 (de) Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
DE10104493A1 (de) Temperatursensor und Verfahren zur Herstellung eines Temperatursensors
DE102015101676A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee