CN102237330B

CN102237330B - 晶片级封装

Info

Publication number: CN102237330B
Application number: CN201110128509.0A
Authority: CN
Inventors: 朴相昱; 金南锡; 白承德
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2010-05-07
Filing date: 2011-05-09
Publication date: 2015-08-05
Anticipated expiration: 2031-05-09
Also published as: CN102237330A

Abstract

本发明公开了晶片级封装。在一个实施例中，晶片级封装包括形成在半导体基底上的重布图案和设置在重布图案上的第一包封剂图案。第一包封剂图案具有暴露重布图案的一部分的通孔。所述封装还包括形成在重布图案的暴露部分上的外部连接端子。通孔的侧壁的上段和外部连接端子的侧壁可以分开间隙距离。该间隙距离可以向包封剂图案的上表面增加。

Description

晶片级封装

本申请要求于2010年5月7日提交到韩国知识产权局的第10-2010-0043052号韩国专利申请的权益，该申请的公开通过引用全部包含于此。

技术领域

本发明构思涉及一种封装及制造该封装的方法，更具体地讲，涉及一种晶片级封装及制造该晶片级封装的方法。

背景技术

正在开发用于形成诸如晶片级封装(WLP)、晶片级制造的封装(WFP)或晶片级芯片尺寸封装(WL-CSP)的晶片级封装的晶片级封装技术作为下一代封装技术。

此外，需要开发能够以低制造成本制造而封装功能不降低的晶片级封装。

发明内容

本发明构思提供一种以低制造成本制造而封装功能未降低的晶片级封装。

本发明构思还提供了一种以低成本制造而封装功能未降低的制造晶片级封装的方法。

在一个实施例中，一种晶片级封装包括形成在半导体基底上的重布图案和设置在重布图案上的第一包封剂图案。第一包封剂图案具有暴露重布图案的一部分的通孔。所述封装还包括形成在重布图案的暴露部分上的外部连接端子。通孔的侧壁的上段和外部连接端子的侧壁可以分开间隙距离。间隙距离可以向包封剂图案的上表面增加。

在另一实施例中，通孔的侧壁可以具有阶梯状的横截面，使得通孔的侧壁的上段的直径大于下段的直径。

在一个实施例中，外部连接端子的横截面可以是直径邻近通孔的侧壁的上段而减小的基本上圆形。

附图说明

通过下面结合附图进行的详细描述，本发明构思的示例性实施例将被更清楚地理解，其中：

图1A是根据本发明构思实施例的晶片级封装的剖视图；

图1B是根据本发明构思另一实施例的晶片级封装的剖视图；

图2是用于与图1中的晶片级封装对比的晶片级封装的剖视图；

图3是根据本发明构思另一实施例的晶片级封装的剖视图；

图4是根据本发明构思另一实施例的晶片级封装的剖视图；

图5是示出沿外部连接端子的边界设置的第二包封剂图案的示例的俯视图；

图6是示出沿外部连接端子的边界设置的第二包封剂图案的另一示例的俯视图；

图7是示出在未形成第二包封剂图案时水汽流动路径的晶片级封装的剖视图；

图8是示出在形成第二包封剂图案时水汽流动路径的晶片级封装的剖视图；

图9是根据本发明构思另一实施例的晶片级封装的剖视图；

图10是根据本发明构思另一实施例的晶片级封装的剖视图；

图11是根据本发明构思另一实施例的晶片级封装的剖视图；

图12至图19是用于顺序地解释根据本发明构思实施例的制造晶片级封装的方法的剖视图；

图20是包括用于形成第二包封剂图案的通孔以及一对通道和凹袋的第一包封剂图案的俯视图；

图21是沿图20中的A-A′线截取的剖视图；

图22和图23是用于顺序地解释形成第二包封剂图案的方法的剖视图；

图24至图26是包括通孔及多对凹袋和通道的第一包封剂图案的俯视图，其中，多对凹袋和通道沿多个方向围绕通孔设置；

图27至图34是用于顺序地解释根据本发明构思另一实施例的制造晶片级封装的方法的剖视图；

图35示出了在清洗工艺之前的第一包封剂层的残留物的图像；

图36示出了在清洗工艺之后第一包封剂层的残留物被除去时的第一包封剂层的图像；

图37至图39是解释从橡皮辊至基底的图案转移机制的概念图；

图40和图41是示出凹版胶印工艺的概念图；

图42至图44是示出反转胶印工艺的概念图；

图45至图47是示出板至板胶印工艺的概念图；

图48是根据本发明构思实施例的存储卡的框图；

图49是根据本发明构思实施例的电子系统的框图。

具体实施方式

在下文中，将参照附图详细地描述示例性实施例。然而，实施例可以具有许多不同的形式，并且不应被解释为局限于这里提出的这些；相反，提供这些实施例使得本公开将是彻底的和完全的，并且这些实施例将本发明的构思充分地传达给本领域的普通技术人员。在附图中，为了清楚起见，夸大了元件的尺寸。

将理解的是，当诸如层、区域或基底的元件被称作“在”另一元件“上”时，它可以直接在该另一元件上，或者可以存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。相同的标号始终代表相同的元件。

术语“第一”、“第二”和类似术语被用来描述各种构件、元件、区域、层和/或部分，但是这些构件、元件、区域、层和/或部分不受这些术语的限制。这些术语仅用来将一个构件、元件、区域、层或部分与另一构件、元件、区域、层或部分区别开来。因此，在不脱离本发明构思的范围的情况下，第一构件、元件、区域、层或部分可以表示第二构件、元件、区域、层或部分。

此外，在这里可使用相对术语，如“顶部”或“上”和“底部”或“下”，用来描述如在图中所示的元件之间的关系。相对术语可包括除了在附图中示出的方向之外的其他方向。例如，当附图中的装置被翻转时，被描述为存在于其它元件上表面上的元件此时存在于所述其他元件下表面上。因此，根据附图的特定方向，被用作示例的术语“上”可包括“下”和“上”方向。如果装置面向另一方向(90°旋转)，则相对术语可以做相应的解释。

在本说明书中，术语“层”代表通过结合物体而形成的结构的一部分。因此，术语“层”不需要受物体的厚度的限制。

第一实施例

图1A是根据本发明构思实施例的晶片级封装的剖视图。

参照图1A，重布图案60可以设置在其中或其上形成有半导体装置(未示出)的半导体基底10上。半导体基底10可以是晶片基底。半导体装置可以形成在半导体基底10内和/或可以形成在半导体基底10的上表面上。半导体装置的可能的位置对本领域普通技术人员将是明显的，因此这里将不对半导体装置的可能的位置进行详细的描述。芯片焊盘21和/或熔断器22形成在半导体基底10的上表面上。芯片焊盘21指用于从外部装置向半导体装置输入电信号和/或用于从半导体装置向外部装置输出电信号的电连接部分。熔断器22代表执行用于更换故障单元的修复工艺的配线和围绕所述配线的区域。

在其中或其上形成有半导体装置的半导体基底10上形成钝化层图案30。为了形成钝化层图案30，形成覆盖芯片焊盘21和熔断器22的钝化层(未示出)，然后将钝化层的一部分除去以暴露芯片焊盘21和熔断器22。

然后，可以在钝化层图案30上形成第一聚合物层图案40。为了形成第一聚合物层图案40，形成第一聚合物层(未示出)，然后除去第一聚合物层的一部分以暴露芯片焊盘21和熔断器22。

然后，在第一聚合物层图案40上形成第二聚合物层图案50。此外，第二聚合物层图案50可以直接接触熔断器22的通过钝化层图案30和第一聚合物层图案40暴露的一部分。第二聚合物层图案50可以暴露芯片焊盘21的至少一部分。第二聚合物层图案50可以例如图1A中所示形成在第一聚合物层图案40的表面上。在这点上，第二聚合物层图案50可以形成在熔断器区域和外部连接端子区域中。

第一聚合物层图案40和/或第二聚合物层图案50可以包括环氧树脂。可选择地，第一聚合物层图案40和/或第二聚合物层图案50可以包括聚二甲基硅氧烷(PDMS)。

第二聚合物层图案50可以具有大约2MPa至大约2GPa的杨氏模量。在这点上，杨氏模量表示弹性模量。例如，第二聚合物层图案50的杨氏模量可以在大约2MPa至大约900MPa的范围内。更优选地，第二聚合物层图案50的杨氏模量可以在大约10MPa至大约200MPa的范围内。第一聚合物层图案40的杨氏模量可以大于第二聚合物层图案50的杨氏模量，在这点上，第二聚合物层图案50可以用作用于减轻在第一聚合物层图案40中产生的应力的应力减轻层。

重布图案60可以形成在第二聚合物层图案50上。重布图案(或再分布层图案)60可以包括导电材料，并且允许芯片焊盘21和外部连接端子80彼此电连接。此外，重布图案60优选地能够使外部连接端子80布置在任何期望的位置。

在一些实施例中，可以省略第一聚合物层图案40，并且第二聚合物层图案50可以形成在钝化层图案30和暴露的熔断器22上而在其间不存在中间层。此外，可以同时省略第一聚合物层图案40和第二聚合物层图案50。在这种情况下，重布图案60可以直接形成在钝化层图案30上。

在一些实施例中，第一包封剂图案70可以直接接触重布图案60。在这点上，措词“直接接触”表示在第一包封剂图案70和重布图案60之间未设置中间层。例如，在第一包封剂图案70和重布图案60之间可以不设置另外的聚合物层。

第一包封剂图案70可以包括诸如含填料的环氧模塑料(EMC)的含填料材料。然而，含填料材料不限于此，含填料材料也可以是诸如含填料的硅树脂或含填料的PDMS的其他合适的含填料材料。

第一包封剂图案70可以具有通孔(参见例如图17中的C)。通孔可以穿过第一包封剂图案70并可以暴露重布图案60的一部分。通孔可以具有上部宽下部窄的锥形形状。例如，通孔可以具有向下变窄且具有圆形横截面的锥形形状。然而，通孔也可以具有不同的形状，例如可以具有圆柱形形状而不是锥形形状。

根据一些实施例，当在剖视图中观察时，通孔的侧壁75可以形成相对于基底10的平面的锐角。

外部连接端子80可以形成在重布图案60的通过通孔暴露的部分上。例如，外部连接端子80可以是诸如焊球的导电球，但不限于此。例如，可选择地，外部连接端子80可以是焊料块。外部连接端子80可以从第一包封剂图案70的上表面72凸出。

外部连接端子80可以接触通孔的侧壁75的一部分，并可以与通孔的侧壁的上部分开间隙G。以这样的方式，第一包封剂图案70的顶部边缘部分可与外部连接端子分隔开从而限定了它们之间的间隙。

在一些实施例，因此，侧壁75的上段与外部连接端子80的侧壁77可以分开间隙距离D。间隙距离可以向第一包封剂图案70的上表面72增加。由于第一包封剂图案70可以围绕并可直接接触外部连接端子80，同时外部连接端子80与通孔的侧壁的上部分开间隙G，所以外部连接端子80可以牢固地固定到重布图案60。在通孔具有向下变窄的锥形形状并且外部连接端子80是焊球的情况下，可以容易地设置该结构。

外部连接端子80与通孔的侧壁的上部之间的间隙是由在形成第一包封剂图案70之后形成外部连接端子80(例如，焊球)导致的。由于第一包封剂图案70可以围绕并可直接接触外部连接端子80，所以外部连接端子80可以牢固地固定到重布图案60。

根据一些实施例，可以在形成第一包封剂图案70之后形成外部连接端子80。然而，如果形成外部连接端子80(例如，焊球)，然后形成第一包封剂图案70，则焊料会在焊球的附着和回流工艺中超出焊球区域流动，从而在周围区域中润湿。因此，第一包封剂图案70也可以限定外部连接端子区域。

此外，还可以在半导体基底10的下表面上形成背侧保护(BSP)层71。BSP层71可以保护半导体基底10免受周围环境的影响。然而，在另一实施例中，无需形成BSP层71。

因此，如上所解释的，根据一些实施例，外部连接端子80的横截面可以是直径邻近侧壁75的上段而减小的基本上圆形。此外，如图1B中所示，通孔的侧壁75a可以具有阶梯状的横截面，使得侧壁的上段的直径比下段的直径大。根据另一方面，如图5所示，在平面视图中间隙G可以围绕外部连接端子的边界。此外，在平面视图中间隙G的宽度可以基本上一致。

图2是用于与图1中的晶片级封装对比的晶片级封装的剖视图。

参照图2，不同于图1，聚合物层图案55另外形成在重布图案60和第一包封剂图案75之间。此外，在第一包封剂图案75和外部连接端子80之间没有间隙。如果形成焊球80，然后形成第一包封剂图案75，则会另外需要在重布图案60上形成聚合物层图案55以限定焊球区域。如果未另外形成聚合物层图案55，则在焊球80经过附着和回流工艺时，焊料会超出焊球区域而润湿其他区域。然而，不幸的是在增加聚合物层图案55时，制造成本会增加。

由于在形成聚合物层图案55之后形成外部连接端子80，所以可以在形成外部连接端子80之后形成第一包封剂图案75。因此，在该实施例中，第一包封剂图案75不与外部连接端子80分开间隙。然而，该结构会导致外部连接端子80因水汽的压力而与重布图案60分离，随后将对此进行详细的描述。

另一实施例

图3是根据本发明构思另一实施例的晶片级封装的剖视图。参照图1A、图1B和图3，相同的标号代表相同的元件。因此，这里将不对前面已描述的相同元件进行进一步的描述。

现在参照图3，外部连接端子80接触通孔的侧壁的一部分，并与通孔的侧壁的上部分开间隙G。也就是说，以如下的方式外部连接端子80可以牢固地固定到重布图案60：第一包封剂图案70可以围绕并可以直接接触外部连接端子80，同时外部连接端子80与通孔的侧壁的上部分开间隙G。然而，在第一包封剂图案70不直接接触外部连接端子80的情况下，也可以实施本申请的一些实施例。换句话说，如果需要，则可以在第一包封剂图案70和外部连接端子80之间形成另外的层。

图3还示出了可以沿外部连接端子80的边界布置的基本上填充间隙G的第二包封剂图案90。

图5是示出沿外部连接端子80的边界设置的第二包封剂图案90的示例的俯视图。参照图3和图5，第二包封剂图案90可以基本上围绕外部连接端子80的边界，同时基本上填充间隙G。由于第二包封剂图案90可以基本上围绕外部连接端子80的边界，所以外部连接端子80可以被更牢固地固定。然而，在另一实施例中，第二包封剂图案90可以如图6所示仅围绕外部连接端子80边界的一部分。

图6是示出沿外部连接端子80的边界设置的第二包封剂图案96的另一示例的俯视图。现在具体地参照图6，第二包封剂图案96可以围绕外部连接端子80的边界的一部分，同时基本上填充间隙G。例如，第二包封剂图案96可以布置在外部连接端子80的边界的相对部分处。虽然第二包封剂图案96具有在图6中示出的两部分，但是如果需要，则第二包封剂图案96可以可选择地具有围绕外部连接端子80的边界设置在不同位置处的三个或多于三个的部分。

回头参照图3，第二包封剂图案90可以包括与第一包封剂图案70的材料相比水汽更容易通过的材料。例如，如果第一包封剂图案70包括含填料的EMC，则第二包封剂图案90可以包括PDMS。

通常，第一包封剂图案70可以包括用于在半导体封装工艺中进行密封的材料，例如，可以包括橡胶、环氧基树脂、聚酰亚胺基树脂聚合物或氟化物基树脂聚合物，这些材料中的每种材料不具有透水性。在一个实施例中，第二包封剂图案90可以包括PDMS基树脂。PDMS基树脂与第一包封剂图案70的材料相比允许水更容易透过。

如果形成第二包封剂图案90，则可以基本上防止外部连接端子80因水汽压力而与重布图案60分离。随后将详细地描述第二包封剂图案90的该防分离功能。

图8是示出在形成有第二包封剂图案122时水汽流动路径的晶片级封装的剖视图。图8中的结构与图3中的结构相似。因此，形成在第一包封剂图案121之下的层110可以是重布图案(参见例如图3中的重布图案60)。

参照图8，第一包封剂图案121中的水汽150可以积聚在第一包封剂图案121的通孔的侧壁上(参见虚线椭圆B)。可以在传统的封装制造工艺中执行吸水测试，将包含在第一包封剂图案121中的水转变成水汽，从而产生水汽压力。

在第二包封剂图案122填充通孔的侧壁的上部和外部连接端子140之间的间隙时，产生水汽压力的水汽150可以蒸发穿过具有透水性的第二包封剂图案122(由虚线椭圆B中的箭头表示)。因此，因第二包封剂图案122的形成，水汽150作用在外部连接端子140上的力可以忽略。

图7是示出在未形成第二包封剂图案时并且在通孔的侧壁的上部和外部连接端子140之间不存在间隙的情况下水汽流动路径的晶片级封装的剖视图。将对图7中的结构与图8中的结构进行比较。图7中的结构与图2中的结构相似。因此，设置在第一包封剂图案120之下的层110可以是重布图案(参见图2中的标号60)。为了简要，在图7中未示出聚合物层图案(参见图2中的标号55)。

参照图7，在第一包封剂图案120中的水汽150可以积聚在第一包封剂图案120的通孔的侧壁上(参见虚线椭圆A)。再次，在传统的封装制造工艺中执行的吸水测试将包含在第一包封剂图案120中的水转变为水汽，从而产生水汽压力。

由于在第一包封剂图案120的通孔的侧壁和外部连接端子140之间没有间隙，所以水汽压力施加沿图7中的箭头X2表示的方向推外部连接端子140的力。因沿箭头X2表示的方向的力产生的力的和，合力沿箭头X1表示的方向推外部连接端子140。该合力会最终导致外部连接端子140与重布图案110分离。

回头参照图3，前述实施例的多个方面可以解决该问题。更具体地讲，在间隙G形成在第一包封剂图案70和外部连接端子80之间并且具有透水性的第二包封剂图案90填充间隙G的情况下，可以显著地减少因水汽压力引起的外部连接端子80与重布图案60分离的可能性。

根据本发明构思的一方面，外部连接端子80可以从第一包封剂图案70的上表面72凸出，因此填充间隙G的第二包封剂图案90也可以沿外部连接端子80的边界从第一包封剂图案70的上表面72凸出。然而，第二包封剂图案90的形状可以改变。

图4是根据本发明构思另一实施例的晶片级封装的剖视图。参照图3和图4，相同的标号代表相同的元件。因此，这里可以不对前面已结合图3描述的相同元件进行进一步的描述。

参照图4，填充间隙G的第二包封剂图案95可以具有布置在与第一包封剂图案70的上表面72基本上相同或基本上相平的平面上的上表面。如果填充间隙G的第二包封剂图案95沿外部连接端子80从第一包封剂图案70的上表面72凸出(例如，如图3所示)，则会减小外部连接端子80的暴露部分的表面积。由于焊料接合的劣化的可能性，例如，外部连接端子80和重布图案60之间的接合的劣化的可能性，所以在与外部的电连接方面，会不期望表面积减小。因此，在填充间隙G的第二包封剂图案95与第一包封剂图案70的上表面72一起形成平面时，可以减少上面的问题。

另一实施例

图9是根据本发明构思另一实施例的晶片级封装的剖视图。参照图9和图1A、图1B，相同的标号代表相同的元件。因此，这里可以不对前面已描述的相同元件进行进一步的描述。

参照图9，第二聚合物层图案51可以形成在第一聚合物层图案40上。此外，第二聚合物层图案51可以直接接触熔断器22的通过钝化层图案30和第一聚合物层图案40暴露的部分。然而，根据期望的应用，一层或多层附加的材料层可以设置在第二聚合物层图案51和第一聚合物层图案40之间。

在图1A、图1B中，第二聚合物层图案50形成在第一聚合物层图案40的基本上整个表面上。在这点上，会发生关于层的与粘附相关的问题，并且也会发生其他工艺问题。

不同于图1A、图1B中的结构，在图9中，第二聚合物层图案51仅在熔断器区域和外部连接端子区域中形成在第一聚合物层图案40上。因此，可以减少上述问题。

图10是根据本发明构思另一实施例的晶片级封装的剖视图。参照图10和图3，相同的标号代表相同的元件，并且这里可以不对前面已描述的相同元件进行进一步的描述。

参照图10，第二聚合物层图案51可以形成在第一聚合物层图案40上。此外，第二聚合物层图案51可以直接接触熔断器22的通过钝化层图案30和第一聚合物层图案40暴露的部分。然而，根据期望的应用，一层或多层附加的材料层可以设置在第二聚合物层图案51和第一聚合物层图案40之间。

在图3中，第二聚合物层图案50形成在第一聚合物层图案40的基本上整个表面上。在这点上，会发生关于层的与粘附相关的问题，并且也会发生其他工艺问题。

不同于图3中的结构，在图10中，第二聚合物层图案51可仅在熔断器区域和外部连接端子区域中形成在第一聚合物层图案40上。因此，可以减少上述的问题。

图11是根据本发明构思另一实施例的晶片级封装的剖视图。参照图11和图4，相同的标号代表相同的元件，并且这里可以不对前面已描述的相同元件进行进一步的描述。

参照图11，第二聚合物层图案51可以形成在第一聚合物层图案40的一部分上。此外，第二聚合物层图案51直接接触熔断器22的通过钝化层图案30和第一聚合物层图案40暴露的部分。

在图4中，第二聚合物层图案50形成在第一聚合物层图案40的基本上整个表面上。在这点上，会发生关于层的与粘附相关的问题，并且也会发生其他工艺问题。

不同于图4中的结构，在图11中，第二聚合物层图案51可以仅在熔断器区域和外部连接端子区域中形成在第一聚合物层图案40上。因此，可以减少上述的问题。

另外的实施例

图12至图19是根据本发明构思实施例的用于顺序地解释制造晶片级封装的方法的剖视图。

参照图12，在半导体基底10上可以顺序地形成钝化层图案30和第一聚合物层图案40。半导体基底10可以是晶片基底。半导体装置(未示出)可以形成在半导体基底10内和/或可以形成在半导体基底10的上表面上。半导体装置的位置对本领域的普通技术人员可以是明显的，因此，这里将不对半导体装置的位置进行详细的描述。芯片焊盘21和/或熔断器22可以形成在半导体基底10的上表面上。芯片焊盘21指用于从外部装置向半导体装置输入电信号和/或用于从半导体装置向外部装置输出电信号的电连接部分。熔断器22可以是执行用于更换故障单元的修复工艺的配线和围绕所述配线的区域。

可以将钝化层图案30和第一聚合物层图案40形成为暴露芯片焊盘21的至少一部分和熔断器22的至少一部分。可以通过光刻来形成钝化层图案30和第一聚合物层图案40。然而，由于光刻是一种昂贵的工艺，所以也可以使用诸如软刻工艺的较经济的工艺来形成钝化层图案30和第一聚合物层图案40。这些工艺可以包括例如漏版印刷工艺、丝网印刷工艺、喷墨印刷工艺、胶版印刷工艺(例如，辊胶版印刷工艺(roll offset printing process))、压印工艺(imprinting process)或喷气工艺。可以通过使用后续的热处理工艺来固化钝化层图案30和第一聚合物层图案40。

参照图13，可在第一聚合物层图案40上形成第二聚合物层图案50。此外，可以将第二聚合物层图案50形成为直接接触熔断器22的通过钝化层图案30和第一聚合物层图案40暴露的部分。此外，可以将第二聚合物层图案50形成为直接接触芯片焊盘21的通过钝化层图案30和第一聚合物层图案40暴露的部分，同时暴露芯片焊盘21用于外部连接的部分。

为了改善将在后续的工艺中形成的外部连接端子80的接合可靠性，第二聚合物层图案50可以具有高弹性，使得第二聚合物层图案50充分地吸收来自封装的外部的应力。

第二聚合物层图案50可以包括环氧树脂。可选择地，第二聚合物层图案50可以包括PDMS。

可以通过光刻形成第二聚合物层图案50。然而，由于光刻是一种昂贵的工艺，所以也可以通过使用诸如软刻工艺的较经济的工艺来形成第二聚合物层图案50。软刻工艺可以包括例如漏版印刷工艺、丝网印刷工艺、喷墨印刷工艺、压印工艺、胶版印刷工艺。可以通过使用后续的热处理工艺来固化第二聚合物层图案50。

如上所述，可以使用诸如辊胶版印刷工艺的软刻工艺来形成第一聚合物层图案40和/或第二聚合物层图案50。辊胶版印刷工艺是通过使用由例如PDMS形成的软辊将图案转移至基底的工艺。辊胶版印刷工艺例如可以包括凹版胶印工艺、反转胶印工艺和板至板胶印工艺。图37至图47是用于详细地解释几种辊胶版印刷工艺的视图。

图40和图41是用于解释凹版胶印工艺的示意图。

参照图40，供料单元200提供液态材料211以填充凹版辊310的凹槽311。例如，液态材料211可以是液态的环氧材料。通过使用刮刀201可以除去漫出凹版辊310的凹槽311而涂覆在其他部分上的液态材料。凹槽311在凹版辊310例如沿逆时针方向旋转的同时可以被液态材料211连续地填充。

在一些实施例中，橡皮辊400可以接触凹版辊310，并可沿与凹版辊310相反的方向旋转，例如，沿顺时针方向旋转。橡皮板410可以环绕或围绕橡皮辊400的圆周。橡皮板410可以包括具有弹性且表面能低至18dyn/cm的PDMS。

在凹版辊310和橡皮辊400之间的界面处，填充凹版辊310的凹槽311的液态材料211从凹槽311脱离，然后附着到环绕或围绕橡皮辊400的圆周的橡皮板410，从而形成第一图案212。由于形成液态材料211的环氧材料的表面能是35dyn/cm，形成橡皮板410的PDMS的表面能是18dyn/cm，所以发生了脱离和附着。

参照图41，橡皮辊400接触基底190，同时旋转。在这点上，在环绕橡皮辊400的圆周的橡皮板410上的第一图案212脱离，然后附着到基底190上，从而形成第二图案213。基底190可以是前面已结合图1A、图1B至图36描述的半导体基底10、钝化层图案30、第一聚合物层图案40和第二聚合物层图案50中的任何一种。此外，第二图案213可以是已结合图1至图36描述的钝化层图案30、第一聚合物层图案40和第二聚合物层图案50中的任何一种或者是重布图案60。

将参照图37至图39描述图案从橡皮辊到基底上的转移。

参照图37，可以将液态材料250附着到由诸如PDMS的材料形成的橡皮板410。液态材料250可以是包括溶剂的材料，例如，可以是液态环氧材料。参照图37，液态材料250可以是例如形成图40中的第一图案212的材料。

参照图38，由PDMS形成的橡皮板410吸收包含在液态材料250中的溶剂。因此，在橡皮板410上的液态材料250分成无溶剂固相边界部分251和液态残留物252。由于无溶剂固相边界部分251，所以可以减小液态残留物252和橡皮板410之间的粘附力。在图38中，无溶剂固相边界部分251和液态残留物252可以构成例如图41中的第一图案212。

参照图39，当液态残留物252与基底190接触时，由于液态残留物252相对于基底190的粘附力比相对于橡皮板410的粘附力强，所以液态残留物252从橡皮板410脱离并附着到基底190。图39中的液态残留物252可以构成例如图41中的第二图案213。

图42至图44是用于解释反转胶印工艺的概念图。

参照图42，橡皮板410环绕橡皮辊400的圆周。橡皮板410可以包括例如PDMS。在橡皮辊400旋转的同时通过供料器200将液态材料221提供至橡皮辊400时，液态材料221涂覆在橡皮板410上。

参照图43，反转图案320形成在反转图案板310上。在图42中的橡皮辊400旋转的同时橡皮辊400接触反转图案板310时，液态材料221接触反转图案320的部分223从橡皮板410脱离并附着到反转图案320。同时，液态材料221的不接触反转图案320的残留部分222形成第一图案222。

在液态材料221包括液态环氧材料，橡皮板410包括PDMS以及反转图案320包括玻璃时，该工艺因液态材料221、橡皮板410和反转图案320的粘附力的差异而变得可能。

参照图44，橡皮辊400旋转，同时接触基底190。在这点上，在环绕橡皮辊400的圆周的橡皮板410上的第一图案222从橡皮板410脱离并附着到基底190，从而形成第二图案224。基底190可以是前面已结合图1至图36描述的半导体基底10、钝化层图案30、第一聚合物层图案40和第二聚合物层图案50中的任何一种。第二图案224可以是前面已结合图1至图36描述的钝化层图案30、第一聚合物层图案40、第二聚合物层图案50和重布图案60中的任何一种。

可以参照图37至图39理解从橡皮辊至基底的转移机制，并且已结合凹版胶印工艺描述了该转移机制，因此，这里将不对该转移机制进行进一步的描述。

图45至图47是解释板至板胶印工艺的概念图。

参照图45，可以通过供料器200利用液态材料231填充第一板510的凹槽511。例如，液态材料231可以是液态环氧材料。可以使用刮刀201除去漫出凹槽511而涂覆在第一板510的其他部分的液态材料。

参照图46，橡皮辊400与第一板510接触，同时旋转。橡皮辊400的圆周被橡皮板410环绕。橡皮板410可以包括例如PDMS。在填充第一板510的凹槽511的液态材料231接触橡皮板410时，填充第一板510的凹槽511的液态材料231因液态材料231和橡皮板410的粘附力的差异而附着到橡皮板410，从而形成第一图案232。

参照图47，橡皮辊400旋转，同时接触基底190。在这点上，在环绕橡皮辊400的圆周的橡皮板410上的第一图案232从橡皮板410脱离并附着到基底190，从而形成第二图案233。基底190可以是前面已结合图1至图36描述的半导体基底10、钝化层图案30、第一聚合物层图案40和第二聚合物层图案50中的任何一种。第二图案233可以是前面已结合图1至图36描述的钝化层图案30、第一聚合物层图案40、第二聚合物层图案50和重布图案60中的任何一种。

在上文中，已描述了辊胶版印刷工艺。回头参照图13，第二聚合物层图案50可以具有大约2MPa至大约2GPa的杨氏模量。在一个实施例中，例如，第二聚合物层图案50的杨氏模量可以是大约10MPa至大约900MPa。更优选地，第二聚合物层图案50的杨氏模量可以在大约10MPa至大约200MPa的范围内。第二聚合物层图案50可以形成为暴露芯片焊盘21的至少一部分。

参照图14，可以在第二聚合物层图案50上形成重布图案60。重布图案60的一部分可以电结合到芯片焊盘21。

参照图15，可以在半导体基底10的下表面上另外形成BSP层71。BSP层71可以保护半导体基底10免受周围环境的影响，在另一实施例中，可以省略BSP层71。

参照图16，形成可以直接接触重布图案60的第一包封剂层70′。第一包封剂层70′可以包括用于在半导体封装工艺中进行密封的材料，例如，可以包括橡胶、环氧基树脂、聚酰亚胺基树脂聚合物或氟化物基树脂聚合物，这些材料通常不具有透水性。例如，第一包封剂层70′可以包括含填料的材料。包含的填料可以导致抵抗外部冲击的耐久性更高。例如，第一包封剂层70′可以包括含填料的EMC。可选择地，第一包封剂层70′可以包括含填料的PDMS。

参照图17，可以形成穿过第一包封剂层70′的通孔C以形成第一包封剂图案70。可以使用激光打孔除去第一包封剂层70′的一部分，例如一直到重布图案60被暴露为止，从而形成通孔C。通孔C可以具有上部宽下部窄的锥形形状。例如，通孔C向下变窄并可以具有横截面为圆形的锥形形状。然而，例如，通孔C也可以具有诸如圆柱形形状的不同形状。如果第一包封剂层70′包括含填料的EMC并且所述填料太大，则可能不会通过使用激光打孔适当地除去填料并且填料会留下。因此，填料的尺寸可以为30μm或更小。填料可以具有大体上球形的形状。

在一些实施例中，在激光打孔工艺中第一包封剂层70′的残留物会留在重布图案60上。在这种情况下，会需要单独的清洗工艺来除去残留物。清洗工艺可以包括湿法化学工艺和/或干法蚀刻工艺。可以使用等离子体来执行干法蚀刻工艺。除湿法化学工艺和/或干法蚀刻工艺之外，用于除去第一包封剂层70′的残留物的清洗工艺还可以包括超声波清洗工艺。超声波清洗工艺可以是超声工艺或兆声工艺。

图35示出了在清洗工艺之前的第一包封剂层70′的残留物的图像，图36示出了在清洗工艺之后第一包封剂层70′的残留物被除去时的第一包封剂层70′的图像。

参照图35和图36，通过使用清洗工艺将在重布图案60上的残留物完全除去。如果残留物留在重布图案60上，则重布图案60的电特性会因残留物的不导电性而劣化。因此，使用清洗工艺可以容易地克服该问题。

参照图18，在重布图案60的通过通孔C暴露的部分上形成外部连接端子80。例如，外部连接端子80可以是焊球。外部连接端子80可以接触通孔的侧壁的至少一部分并可以与通孔C的侧壁的上部分开间隙G。也就是说，按照以下的方式外部连接端子80可以牢固地固定到重布图案60：第一包封剂图案70在外部连接端子80与通孔C的侧壁的上部分开间隙G的情况下围绕并直接接触外部连接端子80。在将通孔C形成为具有向下变窄的锥形形状并且外部连接端子80是焊球的情况下，可以容易地提供该结构。在形成第一包封剂图案70之后可以形成外部连接端子80。外部连接端子80和通孔C的侧壁的上部之间的间隙G可由在形成第一包封剂图案70之后形成例如焊球的外部连接端子80而导致。因为第一包封剂图案70可以围绕并可以直接接触外部连接端子80，所以外部连接端子80可以牢固地固定到重布图案60。然而，如果形成外部连接端子80(例如，焊球)，然后形成第一包封剂图案70，则焊料会在焊球的附着和回流工艺中超出焊球区域而流动，从而润湿周围区域。因此，第一包封剂图案70也可以限定外部连接端子区域。

参照图19，形成通过填充间隙G而沿外部连接端子80的边界设置的第二包封剂图案90。第二包封剂图案90可以包括与第一包封剂图案70的材料相比水汽更容易通过的材料。例如，如果第一包封剂图案70包括含填料的EMC，则第二包封剂图案90可以包括PDMS。

在下文中，将详细地描述形成第二包封剂图案90的方法。

图20是包括用于形成第二包封剂图案90的通孔C、通道R和凹袋P的第一包封剂图案70的俯视图，图21是沿图20的A-A′线截取的剖视图。

参照图20和图21，可以将第一包封剂图案70形成为具有通孔C、凹袋P和通道R。通孔C可以具有外部连接端子区域。凹袋P形成在通孔C的附近并具有比通孔C的深度D1小的深度D3。通道R将通孔C和凹袋P连通并且具有比凹袋P的深度D3小的深度D2。通道R沿从凹袋P至通孔C的方向可具有减小的宽度。

图22和图23是用于解释形成第二包封剂图案90的方法的剖视图。

参照图22，可以将用于形成第二包封剂图案90的第二材料以液态形式分配给凹袋P。通过分配器200将液态的第二材料99沿Y方向提供给凹袋P。凹袋P中的液态的第二材料99因毛细作用穿过通道R填充通孔C中的间隙G。

参照图23，对液态的第二材料99执行固化工艺来使液态的第二材料99相转变为固态形式，从而沿外部连接端子80的边界形成第二包封剂图案90。

在一些实施例中，虽然图20示出了在通孔C的附近仅沿一个方向形成的一对凹袋P和通道R，但也可以沿多个方向形成在通孔C的附近的多对凹袋P和通道R。

图24至图26是沿多个方向形成有多对凹袋P和通道R的第一包封剂图案的俯视图，每对凹袋P和通道R由在通孔C的附近的凹袋P和通道R组成。

参照图24，所述多对凹袋P和通道R可以彼此分开180°的角度，并可以沿两个方向设置。

参照图25，在通孔C附近的多对凹袋P和通道R可以彼此分开120°的角度，并可以沿三个方向设置。

参照图26，在通孔C附近的多对凹袋P和通道P可以彼此分开90°的角度，并可以沿四个方向设置。

当在凹袋P上的液态的第二材料(参见图22中的标号99)因毛细作用流过通道R来填充通孔C中的间隙G时，这样在通孔C附近沿不同方向设置多对凹袋P和通道R可以在填充率低或填充水平不适当时帮助有效地填充间隙G。

又一实施例

图27至图34是用于解释根据本发明构思另一实施例的制造晶片级封装的方法的剖视图。图27至图34和图12至图19中相同的标号代表相同的元件，因此这里将不对前面已描述的相同元件进行进一步的描述。

参照图27至图34，可以在第一聚合物层图案40的一部分上形成第二聚合物层图案51。此外，可以将第二聚合物层图案51形成为直接接触熔断器22的通过钝化层图案30和第一聚合物层图案40暴露的部分。

如图12至图19所示，可选择地，可以在第一聚合物层图案40的基本上整个表面上形成第二聚合物层图案50，在这点上，会发生关于层的与粘附相关的问题，并且也会发生其他工艺问题。

然而，在图27至图34中，仅在熔断器区域和外部连接端子区域中在第一聚合物层图案40上形成第二聚合物层图案51。因此，可以减少上述的与粘附相关的问题。

可以通过光刻形成第二聚合物层图案51。然而，由于光刻是一种昂贵的工艺，所以也可以通过使用前述的诸如软刻工艺的较经济的工艺来形成第二聚合物层图案51。可以通过使用后续的热处理工艺来固化第二聚合物层图案51。

根据本发明构思的晶片级封装允许在重布图案上的图案容易地形成，同时将外部连接端子稳定地固定。

此外，在根据本发明构思的晶片级封装中，可以容易地防止外部连接端子因水汽压力而分离。

此外，通过使用根据本发明构思的制造晶片级封装的方法，可以使用简化的工艺以低制造成本来制造晶片级封装，同时稳定地固定外部连接端子。

另一实施例

参照图48，存储卡900可以包括容纳在壳体930中的控制器910和存储器920。控制器910和存储器920可以交换电信号。例如，存储器920和控制器910可以根据控制器910的指令交换数据。因此，存储卡900可以在存储器920中存储数据或可以将数据从存储器920输出至外部。

例如，存储器920和/或控制器910可以包括在前述的半导体封装中的任何一种半导体封装中。存储卡900可以用作用于各种便携式装置的数据存储介质。例如，存储卡900可以是多媒体卡(MMC)或安全数字卡(SD)。

如果将前述半导体封装中的任何一种封装用作存储器920，则可以减小存储卡900的厚度或体积。

图49是根据本发明构思实施例的电子系统1000的框图。

参照图49，电子系统1000可以包括处理器1010、输入/输出装置1030和存储芯片1020，其中，处理器1010、输入/输出装置1030和存储芯片1020可以通过使用总线1040执行彼此之间的数据通信。处理器1010可以执行程序并可以控制电子系统1000。输入/输出装置1030可以用于向电子系统1000输入数据/从电子系统1000输出数据。电子系统1000可以通过使用输入/输出装置1030连接到例如个人电脑或网络的外部装置，并可以与外部装置交换数据。存储芯片1020可以存储用于处理器1010的操作的代码或程序。例如，存储芯片1020和/或处理器1010可以包括前述半导体封装中的任何一种半导体封装。

电子系统1000可以具体化为需要存储器1020的各种电子控制系统，例如，可以用在移动电话、MP3播放器、导航装置、固态盘(SSD)或家用电器中。

在前述半导体装置中的任何一种装置用作存储芯片1020的情况下，可以减小电子系统1000的厚度或体积。

根据一些实施例，处理器1010可以是包括但不限于微处理器(μP)、微控制器(μC)、数字信号处理器(DSP)或它们的组合的任何一种类型。处理器1010可以包括处理器核(未示出)，处理器核可以包括浮点单元(FPU)、算术逻辑单元(ALU)和数字信号处理核(DSP Core)或它们的任意组合。处理器1010还可以包括寄存器(未示出)。根据应用，存储控制器1050还可以与处理器1010一起使用，或者存储控制器1050可以是处理器1010的内部部件。

例如，存储芯片1020、存储控制器1050和/或处理器1010可以包括前述半导体封装中的任何一种封装。

系统1000还可以包括便于从各种接口装置(例如，输出接口、外围接口和通信接口)至系统1000进行通信的接口总线(未单独地示出)。可以将输出接口构造为与诸如显示器或扬声器的各种外部装置通信。可以将外围接口构造为与外部装置或诸如打印机、传真机、扫描仪等的其他外围装置进行通信。

根据一些实施例，系统可以包括晶片级封装，所述晶片级封装包括形成在半导体基底上的重布图案、设置在重布图案上的第一包封剂图案和形成在重布图案的暴露部分上的外部连接端子，第一包封剂图案具有通孔以暴露重布图案的一部分。通孔可以具有侧壁。侧壁的上段和外部连接端子的侧壁可以分开间隙距离，该间隙距离可以朝向包封剂图案的上表面增加。系统还包括连接到封装的输入/输出装置(例如，键盘、鼠标、笔、声音输入装置、触摸输入装置等)。

可以将系统1000实现为诸如个人媒体播放器装置、无线网络浏览装置、个人耳机装置或包括上面功能中的任何一种功能的混合装置的便携式(或移动)电子装置的一部分。另外，系统1000可以实现为无线基站或其他无线系统或装置的一部分。

还可以应用本申请的实施例来形成专用集成电路(ASIC)、可编程逻辑装置(PLD)/门阵列、数字信号处理器(DSP)、图形和PC芯片组。此外，可以将本申请的实施例用于形成用于企业的笔记本PC、用于企业的迷你笔记本、超便携移动PC(UMPC)和平板PC的存储装置。

在整个本说明书中提及的“一个实施例”或“实施例”表示结合该实施例描述的具体特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个本说明书中的各个地方出现的措词“在一个实施例中”或“在实施例中”无需全部指代同一个实施例。此外，在一个或多个实施例中可以以任何合适的方式组合具体特征、结构或特性。

将各种操作描述为以最助于理解本发明的方式执行的多个不连续的步骤。然而，描述这些步骤的顺序并不意味着这些操作是依赖于该顺序的或者必须以提出这些步骤的顺序来执行这些步骤。

虽然已参照本发明构思的示例性实施例具体地示出和描述了本发明构思，但将理解的是，在不脱离权利要求的精神和范围的情况下，这里可以做形式和细节上的各种改变。

Claims

1.一种晶片级封装，所述晶片级封装包括：

重布图案，形成在晶片基底上；

第一包封剂图案，设置在重布图案上，第一包封剂图案具有暴露重布图案的一部分的通孔；

外部连接端子，形成在重布图案的暴露部分上，其中，通孔具有侧壁，通孔的侧壁的上段和外部连接端子的侧壁分开间隙距离以限定在通孔的侧壁的上段和外部连接端子的侧壁之间的间隙，所述间隙距离向第一包封剂图案的上表面增加；

第二包封剂图案，填充所述间隙，第二包封剂图案包括透水性比第一包封剂图案的材料的透水性大的材料。

2.如权利要求1所述的晶片级封装，其中，通孔的侧壁具有阶梯状的横截面，使得通孔的侧壁的上段的直径大于下段的直径。

3.如权利要求1所述的晶片级封装，其中，外部连接端子的横截面是直径邻近通孔的侧壁的上段而减小的圆形。

4.一种晶片级封装，所述晶片级封装包括：

重布图案，形成在晶片基底上；

第一包封剂图案，直接接触重布图案，第一包封剂图案具有暴露重布图案的一部分的通孔；

外部连接端子，形成在重布图案的暴露部分上，其中，第一包封剂图案的顶部边缘部分与外部连接端子分开以限定第一包封剂图案的顶部边缘部分和外部连接端子之间的间隙；

5.如权利要求4所述的晶片级封装，其中，在平面视图中所述间隙围绕外部连接端子的边界。

6.如权利要求4所述的晶片级封装，其中，在平面视图中所述间隙的宽度一致。

7.如权利要求4所述的晶片级封装，其中，所述晶片级封装还包括设置在晶片基底上并暴露芯片焊盘的一部分的钝化层，重布图案直接形成在钝化层上。

8.如权利要求4所述的晶片级封装，其中，第二包封剂图案布置在外部连接端子的边界的相对部分处。

9.如权利要求4所述的晶片级封装，其中，第二包封剂图案具有围绕外部连接端子的边界设置在不同位置的三个或多于三个的部分。

10.如权利要求4所述的晶片级封装，其中，填充所述间隙的第二包封剂图案具有与第一包封剂图案的上表面相平的上表面。

11.如权利要求4所述的晶片级封装，其中，填充所述间隙的第二包封剂图案从第一包封剂图案的上表面凸出。

12.一种晶片级封装，所述晶片级封装包括：

重布图案，形成在晶片基底上；

第一包封剂图案，接触重布图案，第一包封剂图案具有暴露重布图案的一部分的通孔；

外部连接端子，形成在重布图案的暴露部分上，其中，第一包封剂图案包括包含至少一种填料的材料，第一包封剂图案的顶部边缘部分与外部连接端子分开以限定第一包封剂图案的顶部边缘部分和外部连接端子之间的间隙；

第二包封剂图案，在所述间隙内沿外部连接端子的边界设置，第二包封剂图案包括透水性比第一包封剂图案的材料的透水性大的材料。

13.如权利要求12所述的晶片级封装，其中，所述至少一种填料具有球形的形状。

14.如权利要求12所述的晶片级封装，其中，填料的尺寸是30μm或小于30μm。

15.如权利要求12所述的晶片级封装，其中，第一包封剂图案包括含填料的环氧模塑料。

16.如权利要求12所述的晶片级封装，其中，第一包封剂图案包括含填料的硅树脂。

17.如权利要求16所述的晶片级封装，其中，含填料的硅树脂是聚二甲基硅氧烷。

18.如权利要求12所述的晶片级封装，其中，通孔具有上部宽下部窄的锥形形状。

19.如权利要求12所述的晶片级封装，其中，通孔具有向下变窄的锥形形状并且在平面视图中具有圆形的横截面。

20.如权利要求12所述的晶片级封装，所述晶片级封装还包括：

芯片焊盘和熔断器，形成在晶片基底上；

钝化层图案、第一聚合物层图案和第二聚合物层图案，顺序地形成在晶片基底和重布图案之间，

其中，芯片焊盘通过钝化层图案、第一聚合物层图案和第二聚合物层图案而暴露并且接触重布图案，

熔断器通过钝化层图案和第一聚合物层图案而暴露并且直接接触第二聚合物层图案。

21.如权利要求20所述的晶片级封装，其中，第一聚合物层图案包括杨氏模量比第二聚合物层图案的材料的杨氏模量大的材料。

22.如权利要求21所述的晶片级封装，其中，第二聚合物层图案包括杨氏模量为2MPa至2GPa的材料。

23.如权利要求20所述的晶片级封装，其中，第二聚合物层图案包括聚二甲基硅氧烷或环氧树脂。

24.如权利要求12所述的晶片级封装，其中，第二包封剂图案包括含聚二甲基硅氧烷的材料。

25.如权利要求20所述的晶片级封装，其中，在第一聚合物层图案上的第二聚合物层图案仅形成在熔断器区域和外部连接端子区域中。