WO2000068994A1 - Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls - Google Patents

Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls Download PDF

Info

Publication number
WO2000068994A1
WO2000068994A1 PCT/DE2000/001396 DE0001396W WO0068994A1 WO 2000068994 A1 WO2000068994 A1 WO 2000068994A1 DE 0001396 W DE0001396 W DE 0001396W WO 0068994 A1 WO0068994 A1 WO 0068994A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
tapes
connection
carrier film
carrier
Prior art date
Application number
PCT/DE2000/001396
Other languages
English (en)
French (fr)
Inventor
David Finn
Manfred Rietzler
Original Assignee
David Finn
Manfred Rietzler
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by David Finn, Manfred Rietzler filed Critical David Finn
Priority to CA2370878A priority Critical patent/CA2370878C/en
Priority to KR1020017013940A priority patent/KR100763572B1/ko
Priority to EP00936667A priority patent/EP1177579A1/de
Priority to JP2000617495A priority patent/JP2002544671A/ja
Priority to AU52080/00A priority patent/AU5208000A/en
Priority to US10/019,696 priority patent/US7105915B1/en
Publication of WO2000068994A1 publication Critical patent/WO2000068994A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Definitions

  • Chip carrier for a chip module and method for producing the chip module are provided.
  • the present invention relates to a chip carrier with a substrate and connection conductors arranged on the substrate, the connection conductors being in the form of strips and extending in parallel over the substrate. Furthermore, the invention relates to a chip module produced using the chip carrier and to a method for producing such a chip module.
  • a first part of the production process which can also be carried out independently of the subsequent contacting with the chip, realizes as an intermediate product a chip carrier which is directly used for the production can be used by transponder units.
  • a particularly simple and therefore also inexpensive implementation of the method is possible if the connecting tapes and / or the at least one counter-tape are applied to the carrier film in a lamination process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

Die Erfindung betrifft einen Chipträger zur Ausbildung eines Chipmoduls (18) mit einem Substrat und auf dem Substrat angeordneten Anschlußleitern, wobei die Anschlußleiter streifenförmig ausgebildet sind und sich parallel über das Substrat erstrecken und wobei die Anschlußleiter aus auf das Substrat aufgebrachten elektrisch leitfähigen Anschlußbändern (12, 13) bestehen und das Substrat durch eine Trägerfolie (11) gebildet ist.

Description

Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
Die vorliegende Erfindung betrifft einen Chipträger mit einem Substrat und auf dem Substrat angeordneten Anschlußleitern, wobei die Anschlußleiter streifenformig ausgebildet sind und sich parallel über das Substrat erstrecken. Des weiteren betrifft die Erfindung ein unter Verwendung des Chipträgers hergestelltes Chipmodul sowie ein Verfahren zur Herstellung eines derartigen Chipmoduls.
Zur Herstellung von Chipmodulen werden üblicherweise Chipträger verwendet, die auf ihrer Oberfläche mit einer Leiterbahnstruktur zur Verbindung mit erhöhten Kontaktmetallisierungen des Chips versehen sind. Die Verwendung von durch Ätzverfahren hergestellten Leiterbahn- Strukturen ermöglicht zwar beliebige und insbesondere komplex aufgebaute Leiterbahnstrukturen. Jedoch erfordert allein schon die Bereitstellung bzw. Herstellung der üblichen Chipträger unabhängig vom eigentlichen Kontaktierungsvorgang mit dem Chip zur Herstellung des Chipmoduls bereits eine komplexe und entsprechend aufwendige Verfahrenswei- se. So erfordert die Anwendung von Ätztechniken einen entsprechenden Aufbau der Trägerschicht des Substrats, die neben einer sog. Ätzstop- schicht bei Anwendung von lithographischen Verfahren zur Definition der Leiterbahnstruktur auch mit einer Lackbeschichtung versehen sein muß.
Aus der DE 195 41 039 AI ist ein Chipmodul mit einem Chipträger bekannt, bei dem die auf einer Isolationsschicht ausgebildeten Anschlußleiter sich streifenformig und parallel zueinander angeordnet über die Isolationsschicht des Substrats erstrecken und jeweils einer erhöhten Kontaktmetallisierung eines Chips zugeordnet sind. Zur Herstellung des bekannten Chipmoduls sind die einzelnen Substrate der Chipträger auf einem endlosen Substratträger angeordnet, der über die sich kontinuierlich über den Substratträger erstreckenden Anschlußleiter mit den einzelnen Substraten verbunden ist. Bei dem bekannten Verfahren dient der filmartig ausgebildete Substratträger lediglich zur Verbindung der Anschlußleiter mit dem Substrat.
Ausgehend von dem bekannten Stand der Technik liegt der Erfindung die Aufgabe zugrunde, einen Chipträger für ein Chipmodul bzw. ein Verfahren zur Herstellung eines Chipmoduls bereitzustellen, das einen gegenüber den bekannten Chipmodulen besonders einfachen Aufbau aufweist und damit die Möglichkeit einer besonders kostengünstigen Herstellung eröffnet.
Diese Aufgabe wird durch einen Chipträger mit den Merkmalen des Anspruchs 1 gelöst.
Bei dem erfindungsgemäßen Chipträger bestehen die Anschlußleiter aus auf das Substrat aufgebrachten elektrisch leitfähigen Anschlußbändern, und das Substrat ist durch eine Trägerfolie gebildet.
Aufgrund der Ausbildung der Anschlußleiter als Anschlußbänder, die in ihrer Ausbildung unabhängig von der Trägerfolie sind, kann auf eine Herstellung der Anschlußleiter in aufwendiger Ätztechnik verzichtet werden. Der erfindungsgemäße Chipträger besteht demnach aus einer Kombination von einer Trägerfolie und Anschlußbändern, die jeweils im Ausgangszustand voneinander unabhängige Elemente darstellen, so daß zur Herstellung des Chipträgers keine besonderen Technologien, wie beispielsweise die Anwendung eines Ätzverfahrens, sondern vielmehr ein einfacher Verbindungs- oder Fügevorgang ausreichend ist, wobei das
Substrat in unmittelbarer Weise durch die Trägerfolie gebildet ist. Durch die Ausbildung des Substrats als Trägerfolie werden auch besonders flach ausgebildete Substrate möglich.
Bei einer besonders vorteilhaften Ausführungsform des Chipträgers ist die Trägerfolie auf ihrer den Anschlußbändern gegenüberliegenden Seite mit zumindest einem weiteren leitfähigen Band versehen, derart, daß die isolierende Trägerfolie als Zwischenlage zwischen den Anschlußbändern einerseits und dem weiteren leitfähigen Band andererseits angeordnet ist.
Durch die Hinzufügung dieses zumindest einen weiteren leitfähigen Bands auf der Gegenseite der Trägerfolie wird eine Kondensatorstruktur realisiert, die nach einer Kontaktierung der Anschlußbänder mit einem Chip in einer Parallelschaltung mit dem Chip angeordnet ist. Dieser besondere Aufbau des Chipmoduls eröffnet gerade im Bereich der Trans- pondertechnik bei Kontaktierung der Anschlußbänder mit einer Spulen- einheit den besonderen Vorteil, daß die Reichweite der durch die Kombination des Chips mit der Spuleneinheit gebildeten Transpondereinheit deutlich erhöht werden kann.
Insbesondere hinsichtlich einer automatisierten Herstellung von Chipmodulen unter Verwendung der Chipträger erweist es sich als vorteilhaft, wenn die Anschlußbänder zumindest abschnittsweise mit einem Verbindungsmaterialauftrag zur Kontaktierung mit den Kontaktmetallisierungen des Chips versehen sind, um ohne weiteren Zwischenschritt nach Bereitstellung des Substrats unmittelbar die Kontaktierung des Chips auf den Anschlußbändern durchführen zu können. Dieser Verbindungsmaterial- auftrag kann beispielsweise aus einem Verbindungslotauftrag oder auch aus dem Auftrag eines elektrisch leitfähigen Klebers oder dergleichen bestehen.
Wenn die Anschlußbänder zumindest abschnittsweise mit einer Kontaktmetallisierung zur Kontaktierung mit den erhöhten Kontaktmetallisierun- gen des Chips versehen sind, lassen sich qualitativ besonders hochwertige, d.h. zuverlässige, Verbindungen, insbesondere aufgrund der durch die Kontaktmetallisierung verbesserten Oberflächenqualität der Anschlußbänder, realisieren. Im übrigen ist es natürlich auch möglich, basierend auf Anschlußbändern aus Kupfer oder einer Kupferlegierung eine unmit- telbare Verbindung zu den Kontaktmetallisierungen des Chips herzustellen, insbesondere dann, wenn die Kontaktmetallisierungen des Chips eine Blei/Zinnlegierung oder ähnliche Legierungen mit entsprechend niedrigem Schmelzpunkt aufweisen.
Wenn die Anschlußbänder des Chipträgers mit Anschlußenden einer Spuleneinheit verbunden sind, kann der Chipträger als Basiseinheit für die Herstellung einer Transpondereinheit dienen, derart, daß die Basiseinheit lediglich noch durch die Kontaktierung mit einem Chip ergänzt werden muß.
Basierend auf dem vorstehend erläuterten Chipmodul ist es auch möglich, wie bereits vorstehend erwähnt, ein Transpondermodul bereitzustellen, bei dem erfindungsgemäß die mit den Kontaktmetallisierungen des Chips kontaktierten Anschlußbänder zudem mit Anschlußenden einer Spuleneinheit verbunden sind.
Bei dem erfindungsgemäßen Chipmodul sind die Kontaktmetallisierungen des Chips mit der Oberseite der Anschlußbänder des Chipträgers kontaktiert. Abgesehen davon, daß zur Herstellung des Chipmoduls eine einfache Flip-Chip-Kontaktierung möglich ist, bietet dieser Aufbau des Chipmoduls den Vorteil, daß die den Anschlußbändern gegenüberliegende Seite des Substrats für weitere Applikationen zur Verfügung steht. Wenn zudem die mit den Kontaktmetalisierungen des Chips kontaktierten Anschlußbänder mit Anschlußenden einer Spuleneinheit verbunden sind, ist ein Transpondermodul mit besonders einfachem Aufbau geschaffen.
Das erfindungsgemäße Verfahren zur Herstellung eines Chipmoduls weist die Verfahrensschritte auf:
- Aufbringung von zumindest zwei elektrisch leitfähigen Anschlußbändern auf eine Seite einer Trägerfolie, derart, daß die Anschlußbänder sich in paralleler Anordnung über die Trägerfolie erstrecken, und
- Kontaktierung von Kontaktmetallisierungen des Chips mit den An- schlußbändern, derart, daß jeweils eine Kontaktmetallisierung des Chips mit einem Anschlußband kontaktiert ist.
Wie eingangs unter Erläuterung der erfindungsgemäßen Struktur des Chipmoduls schon herausgestellt, ist das Herstellungsverfahren durch eine geringstmögliche Anzahl von Verfahrensschritten gekennzeichnet, dadurch bedingt, daß das mit Anschlußleitern versehene Substrat durch einfache Kombination von Anschlußbändern mit einer Trägerfolie realisiert wird und die Art der erfindungsgemäßen Kontaktierung eine einfache Flip-Chip-Kontaktierung ermöglicht.
Wenn vor der Kontaktierung der Anschlußbänder mit dem Chip die Kontaktierung der Anschlußbänder mit der Spuleneinheit erfolgt, ist durch einen ersten Teil des Herstellungsverfahrens, der auch unabhängig von der nachfolgenden Kontaktierung mit dem Chip ausgeführt werden kann, als Zwischenprodukt ein Chipträger realisiert, der unmittelbar zur Herstellung von Transpondereinheiten verwendet werden kann.
Eine besonders wirtschaftliche Variante des erfindungsgemäßen Verfahrens wird realisierbar, wenn die Aufbringung der Anschlußbänder auf die Trägerfolie kontinuierlich erfolgt, derart, daß die Anschlußbänder und die Trägerfolie als Endlosbänder bereitgestellt werden und in einem Kontaktbereich unter Ausbildung einer Haftung kontinuierlich gegeneinander bewegt werden. Wenn die Trägerfolie vor Ausbildung des Kontaktbereichs mit den Anschlußbändern in definierten Abständen mit Fensteröffnungen versehen wird, derart, daß im nachfolgend ausgebildeten Kontaktbereich die Fensteröffnungen unter Ausbildung von taschenförmig ausgebildeten Kontaktaufnahmen von den Anschlußbändern abgedeckt werden, wird auch ohne Beeinflussung eines kontinuierlichen Verfahrensablaufs die Herstellung eines Chipmoduls möglich, bei dem die Kontaktmetallisierungen des Chips mit der Unterseite der Anschlußbänder kontaktiert sind und sich der Chip selbst auf der den Anschlußbändern gegenüberliegen- den Seite der Trägerfolie befindet.
Damit ermöglicht diese Verfahrensvariante die Herstellung eines besonders flach oder dünn ausgebildeten Chipmoduls.
Die Herstellung eines Chipmoduls mit Kondensatorstruktur wird möglich, wenn in einer weiteren Verfahrensvariante die Trägerfolie auf der der zur Aufbringung der Anschlußbänder bestimmten Seite gegenüberliegenden Seite mit zumindest einem weiteren elektrisch leitfähigen Gegenband belegt wird. Dieser Vorgang kann vor Aufbringung der Anschlußbänder oder nach Aufbringung der Anschlußbänder auf die Trägerfolie erfolgen.
Eine besonders einfache und daher auch kostengünstige Realisierung des Verfahrens wird möglich, wenn die Anschlußbänder und/oder das zumindest eine Gegenband in einem Laminierungsverfahren auf die Trägerfolie aufgebracht werden.
In diesem Zusammenhang erweist es sich auch als vorteilhaft, zur Ausbildung der Haftung zwischen den Anschlußbändern und/oder dem zu- mindest einen Gegenband und der Trägerfolie einen Hot-Melt-Auftrag zu verwenden.
Nachfolgend wird eine Ausführungsform des Chipmoduls sowie eine Variante des Verfahrens zur Herstellung des Chipmoduls anhand der Zeichnungen näher erläutert. Es zeigen: Fig. 1 einen Chipträger zur Herstellung eines Chipmoduls in
Draufsicht;
Fig. 2 den in Fig. 1 dargestellten Chipträger mit darauf kon- taktiertem Chip zur Ausbildung eines Chipmoduls;
Fig. 3 eine erste Ausführungsform eines Chipmoduls in einer
Schnittdarstellung;
Fig. 4 eine zweite Ausführungsform des Chipmoduls in einer
Schnittdarstellung;
Fig. 5 eine dritte Ausführungsform eines Chipmoduls in Schnittdarstellung;
Fig. 6 ein elektrisches Ersatzschaubild für das Substrat des in
Fig. 5 dargestellten Chipmoduls;
Fig. 7 eine schematische Darstellung einer Vorrichtung zur
Durchführung einer Variante des Verfahrens zur Her- Stellung des Chipmoduls.
Fig. 1 zeigt in Draufsicht einen Abschnitt eines Chipträgerbandes 10 mit einer Trägerfolie 1 1 und auf einer Seite der Trägerfolie 1 1 aufgebrachten Anschlußbändern 12 und 13.
Fig. 2 zeigt das in Fig. 1 dargestellte Chipträgerband 10 mit einer Mehr- zahl von mit Abstand zueinander auf dem Chipträgerband 10 kontaktierten Chips 14. Wie aus Fig. 2 ersichtlich, sind die Chips 14 jeweils mit ihren Kontaktmetallisierungen, die fachsprachlich auch als „Bumps" bezeichnet werden, mit den Anschlußbändern 12, 13 in Flip-Chip-Technik kontaktiert, derart, daß jeweils ein Bump 15 bzw. 16 einem Anschlußband 12, 13 elektrisch leitend zugeordnet ist.
Wie durch die Trennlinien 17 in Fig. 2 angedeutet, werden Chipmodule 1 8 nach Kontaktierung der Chips 14 mit dem Chipträgerband 10 durch Trennschnitte durch das Chipträgerband 10 aus dem durch das Chipträgerband 10 zusammengehaltenen Chipmodulverbund herausgelöst.
Fig. 3 zeigt eine Schnittdarstellung gemäß Schnittlinienverlauf III-III in Fig. 2. Wie zu erkennen ist, ist der Chip 14 in Flip-Chip-Technik mit seinen Bumps 15, 16 auf den Anschlußbändern 12, 13 des längs den
Trennlinien 17 aus dem Chipträgerband 10 herausgetrennten Chipträgers 19 kontaktiert. Im vorliegenden Fall besteht die das Substrat des Chipträgers 19 bildende Trägerfolie 1 1 aus Kapton, das auf seiner Oberseite mit den Anschlußbändern 12, 13 aus sogenanntem E-Kupfer belegt ist. Zur Verbesserung der Oberflächengüte der Anschlußbänder 12, 13 sind diese im vorliegenden Fall mit einer Kontaktmetallisierung beschichtet. Zur Verwendung für den Chipträger 19 bzw. das Chipträgerband 10 kommen auch andere elektrisch nicht leitende Materialien, wie beispielsweise Epoxyglas, Polyester, Polykarbonat und Polyimid, in Frage, wobei insbesondere bei Anwendung eines Herstellungsverfahrens, derart, wie nachfolgend unter Bezugnahme auf Fig. 7 noch näher erläutert, eine flexible Ausbildung der Trägerfolie 1 1 , also beispielsweise aus Polyimid, vorteilhaft ist.
Fig. 4 zeigt in einer Variante ein Chipmodul 20, bei dem im Unterschied zu dem in Fig. 3 dargestellten Chipmodul 18, bei dem die Kontaktierung des Chips 14 mit einer Oberseite 21 der Anschlußbänder 12, 13 erfolgt, die Kontaktierung des Chips 14 mit einer Unterseite 22 der Anschlußbänder 12, 13 durchgeführt wird.
Hierzu sind in den von den Anschlußbändern 12, 13 abgedeckten Berei- chen der Trägerfolie 1 1 eines Chipträgers 28 taschenförmige Kontaktaufnahmen 23 , 24 ausgebildet, die zur Aufnahme der Bumps 15, 16 des Chips 14 dienen. Dabei kann - bei entsprechender Präparierung der Oberflächen der Anschlußbänder 12, 13 , also beispielsweise durch eine Kontaktmetallisierung, - eine unmittelbare Kontaktierung der Bumps 15, 16 mit den Anschlußbändern 12, 13 erfolgen, oder auch eine Kontaktie- rung - wie in Fig. 4 dargestellt -, bei der zusätzlich ein separates Verbindungsmaterial, wie beispielsweise ein Lotmaterial 25, zwischen den Unterseiten 22 der Anschlußbänder 12, 13 und den Bumps 15, 16 des Chips 14 angeordnet ist, vorgesehen werden.
Fig. 5 zeigt in einer weiteren Ausführungsform ein Chipmodul 26, bei dem im Unterschied zu dem in Fig. 3 dargestellten Chipmodul 18 auf der den Anschlußbändern 12, 13 gegenüberliegenden Seite der Trägerfolie 1 1 ein Gegenband 27 vorgesehen ist, das in gleicher Weise wie die Anschlußbänder 12, 13 auf die Trägerfolie 1 1 aufgebracht ist und aus demselben Material wie die Anschlußbänder 12, 13 bestehen kann.
Durch den in Fig. 5 dargestellten Aufbau aus einander gegenüberliegend angeordneten und durch eine isolierende Zwischenschicht in Form der Trägerfolie 1 1 voneinander getrennten Anschlußbändern 12, 13 einerseits und dem Gegenband 27 andererseits wird elektrisch eine Kondensatoran- ordnung realisiert, deren Ersatzschaubild in Fig. 6 dargestellt ist. Gemäß Fig. 6 ist durch den Aufbau des Substrats 28 elektrisch eine Reihenschaltung von zwei Kondensatoren realisiert, die parallel zum Chip 14 angeordnet sind.
Fig. 7 zeigt eine mögliche Variante zur Herstellung eines Chipmoduls, wobei der in Fig. 7 dargestellte Anlagenaufbau insbesondere die Herstellung des in Fig. 4 dargestellten Chipmoduls 20 in einer endlosen und zusammenhängenden Anordnung ermöglicht. Hierzu umfaßt die in Fig. 7 schematisch dargestellte Anlage eine Vorratsrolle 30 mit darauf aufgewickelt angeordneter Trägerfolie 1 1 , die in Richtung des Pfeils 31 abge- wickelt und am Ende der Anlage auf einer Produktrolle 32 aufgewickelt wird. Im Zwischenbereich der Vorratsrolle 30 und der Produktrolle 32 befinden sich zwei Vorratsrollen 33 und 34 mit aufgewickeltem Anschlußband 12 bzw. 13. Zwischen den Vorratsrollen 33 und 34 einerseits und der Produktrolle 32 andererseits befindet sich eine Laminierwalze 35. Zur Herstellung einer endlosen bandförmigen und zusammenhängenden Anordnung von Chipträgern 28 bzw. Chipmodulen 20, wie in Fig. 4 dargestellt, erfolgt gemäß Fig. 7 eine getaktete Vorbewegung der Trägerfolie 1 1 in Richtung des Pfeils 31 , wobei entsprechend dem vorgegebenen Takt in definierten Abständen durch eine Stanzeinrichtung 36 Fensteröff- nungen zur Ausbildung der in Fig. 4 dargestellten Kontaktaufnahmen 23, 24 in die Trägerfolie 1 1 eingebracht werden. Nachfolgend der Stanzeinrichtung 36 werden der Trägerfolie 1 1 von den Vorratsrollen 33, 34 die Anschlußbänder 12, 13 zugeführt und anschließend in einem durch die Laminierwalze 35 und eine Gegenwalze 37 gebildeten Walzenspalt in einem Kontaktbereich 38 mit der Trägerfolie 1 1 verbunden. Durch diesen Füge- oder Verbindungsvorgang ist also nachfolgend der Laminierwalze 35 der in Fig. 4 im Schnitt dargestellte Chipträger 28 in endloser Form ausgebildet und wird auf der Produktrolle 32 aufgewickelt. Die Produktrolle 32 kann nun ihrerseits als Vorratsrolle für ein anschließendes Herstellungsverfahren zur kontinuierlichen bzw. getakteten Kontaktierung von Chips 14 mit den Anschlußbändern 12, 13 verwendet werden, so daß in endlos zusammenhängender Anordnung Chipmodule 20, wie in Fig. 4 dargestellt, herstellbar sind.
Zur Vorbereitung für eine nachfolgende Herstellung von Transponderein- heiten können auch nachfolgend dem Laminiervorgang Spuleneinheiten mit den Anschlußbändern kontaktiert werden. Die Ausbildung der Spulen ist hierbei beliebig. Die Spulen können auf einem separaten Träger angeordnet sein oder in besonders vorteilhafter Weise trägerlos und unmittelbar auf die Trägerfolie aufgebracht und mit den Anschlußbändern kontaktiert werden. In diesem Zusammenhang erweist sich die Verwendung von Drahtspulen als vorteilhaft.

Claims

Patentansprüche
1. Chipträger zur Ausbildung eines Chipmoduls mit einem Substrat und auf dem Substrat angeordneten Anschlußleitern, wobei die Anschluß- leiter streifenformig ausgebildet sind und sich parallel über das
Substrat erstrecken, dadurch g ekennz ei chnet , daß die Anschlußleiter aus auf das Substrat aufgebrachten elektrisch leitfähigen Anschlußbändern (12, 13) bestehen und das Substrat durch eine Trägerfolie (11) gebildet ist.
2. Chipträger nach Anspruch 1, d adurch g ekennz ei chnet , daß die Trägerfolie (11) zur Ausbildung einer Kapazität auf ihrer den Anschlußbändern (12, 13) gegenüberliegenden Seite mit zumindest einem weiteren leitfähigen Gegenband (27) versehen ist, derart, daß die isolierende Trägerfolie als Zwischenlage zwischen den Anschlußbändern einerseits und dem Gegenband andererseits angeordnet ist.
3. Chipträger nach Anspruch 1 oder 2, d adurch g ekennz e i c hnet , daß die Anschlußbänder (12, 13) zumindest abschnittsweise mit einem
Verbindungsmaterialauftrag zur Kontaktierung mit den Kontaktmetallisierungen (15, 16) eines Chips (14) versehen sind.
4. Chipträger nach einem der vorangehenden Ansprüche, d adurch g ek ennz e i chnet , daß die Anschlußbänder (12, 13) zumindest abschnittsweise mit einer
Kontaktmetallisierung zur Kontaktierung mit den Kontaktmetallisierungen (15, 16) eines Chips (14) versehen sind.
5. Chipträger nach einem der vorangehenden Ansprüche, dadurch gekennzei chnet , daß die Anschlußbänder (12, 13) ) mit Anschlußenden einer Spuleneinheit verbunden sind.
6. Chipmodul mit einem Chipträger nach einem der Ansprüche 1 bis 5 und einem Chip, der Anschlußflächen mit erhöhten Kontaktmetallisierungen aufweist, d adurch gek ennzei chn et , daß die Kontaktmetallisierungen (15, 16) des Chips (14) mit der Oberseite (21) der Anschlußbänder (12, 13) kontaktiert sind.
7. Chipmodul nach Anspruch 6, dadurch gekennzei chnet , daß die mit den Kontaktmetallisierungen (15, 16) des Chips (14) kontaktierten Anschlußbänder (12, 13) mit den Anschlußenden der Spuleneinheit verbunden sind.
8. Verfahren zur Herstellung eines Chipmoduls nach Anspruch 6 oder 7, g ek ennz e i chn et durch die Verfahrensschritte:
- Aufbringung von zumindest zwei elektrisch leitfähigen Anschluß- bändern (12, 13) auf eine Seite einer Trägerfolie (11), derart, daß die
Anschlußbänder sich in paralleler Anordnung über die Trägerfolie erstrecken, und
- Kontaktierung von Kontaktmetallisierungen (15, 16) des Chips (14) mit den Anschlußbändern, derart, daß jeweils eine Kontaktmetallisie- rung des Chips mit einem Anschlußband kontaktiert ist.
9. Verfahren zur Herstellung eines Chipmoduls nach Anspruch 8, d adurch gek ennz e i chn et , daß vor der Kontaktierung der Anschlußbänder (12, 13) mit dem Chip (14) die Kontaktierung der Anschlußbänder mit der Spuleneinheit erfolgt.
10. Verfahren zur Herstellung eines Chipmoduls nach Anspruch 8 oder 9, d ad urc h g ek ennz e i c hn e t , daß die Aufbringung der Anschlußbänder (12, 13) auf die Trägerfolie
(11) kontinuierlich erfolgt, derart, daß die Anschlußbänder und die Trägerfolie als Endlosbänder bereitgestellt werden und in einem Kontaktbereich (38) unter Ausbildung einer Haftung kontinuierlich gegeneinander bewegt werden.
11. Verfahren nach Anspruch 10, d adurc h g ek ennz e i chn et , daß die Trägerfolie vor Ausbildung des Kontaktbereichs (38) mit den Anschlußbändern (12, 13) in definierten Abständen mit Fensteröffnungen versehen wird, derart, daß im nachfolgend ausgebildeten Kontaktbereich die Fensteröffnungen unter Ausbildung von taschen- förmig ausgebildeten Kontaktaufnahmen (23, 24) von den Anschlußbändern (12, 13) abgedeckt werden.
12. Verfahren nach einem der Ansprüche 8 bis 11, d adurc h g ek ennz ei chn et , daß die Trägerfolie (11) auf der der zur Aufbringung der Anschlußbänder (12, 13) bestimmten Seite gegenüberliegenden Seite mit zumindest einem weiteren elektrisch leitfähigen Gegenband (27) belegt wird.
13. Verfahren nach einem der Ansprüche 8 bis 12, d adurch g ek ennz ei chn et , daß die Anschlußbänder (12, 13) und/oder das zumindest eine Gegenband (27) in einem Laminierungsverfahren auf die Trägerfolie (11) aufgebracht werden.
14. Verfahren nach Anspruch 13, d adurch gek ennzei chn et , daß die Haftung zwischen den Anschlußbändern (12, 13) und/oder dem zumindest einen Gegenband (27) und der Trägerfolie (11) über einen Hot-Melt-Auftrag erzeugt wird.
PCT/DE2000/001396 1999-05-05 2000-05-04 Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls WO2000068994A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CA2370878A CA2370878C (en) 1999-05-05 2000-05-04 Chip carrier for a chip module and method of manufacturing the chip module
KR1020017013940A KR100763572B1 (ko) 1999-05-05 2000-05-04 칩 모듈용 칩 캐리어 및 칩 모듈 제조방법
EP00936667A EP1177579A1 (de) 1999-05-05 2000-05-04 Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls
JP2000617495A JP2002544671A (ja) 1999-05-05 2000-05-04 チップモジュール用チップキャリアおよびチップモジュールを製造する方法
AU52080/00A AU5208000A (en) 1999-05-05 2000-05-04 Chip holder for a chip module and method for producing said chip module
US10/019,696 US7105915B1 (en) 1999-05-05 2000-05-04 Chip carrier a chip module and method of manufacturing the chip module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19920593A DE19920593B4 (de) 1999-05-05 1999-05-05 Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
DE19920593.0 1999-05-05

Publications (1)

Publication Number Publication Date
WO2000068994A1 true WO2000068994A1 (de) 2000-11-16

Family

ID=7907006

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/001396 WO2000068994A1 (de) 1999-05-05 2000-05-04 Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls

Country Status (9)

Country Link
US (1) US7105915B1 (de)
EP (1) EP1177579A1 (de)
JP (2) JP2002544671A (de)
KR (1) KR100763572B1 (de)
CN (1) CN1200460C (de)
AU (1) AU5208000A (de)
CA (1) CA2370878C (de)
DE (1) DE19920593B4 (de)
WO (1) WO2000068994A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7546671B2 (en) 2006-09-26 2009-06-16 Micromechanic And Automation Technology Ltd. Method of forming an inlay substrate having an antenna wire
US7581308B2 (en) 2007-01-01 2009-09-01 Advanced Microelectronic And Automation Technology Ltd. Methods of connecting an antenna to a transponder chip
US7979975B2 (en) 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
US7980477B2 (en) 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1215725A3 (de) * 2000-12-18 2005-03-23 cubit electronics Gmbh Anordnung zur Aufnahme elektrischer Bauteile und kontaktloser Transponder
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat
US6859057B2 (en) * 2002-09-17 2005-02-22 Aehr Test Systems Die carrier
DE10358423B4 (de) * 2003-08-26 2006-09-21 Mühlbauer Ag Modulbrücken für Smart Labels
US20050129977A1 (en) * 2003-12-12 2005-06-16 General Electric Company Method and apparatus for forming patterned coated films
TWI288885B (en) * 2004-06-24 2007-10-21 Checkpoint Systems Inc Die attach area cut-on-fly method and apparatus
AU2005304141B2 (en) * 2004-11-02 2010-08-26 Hid Global Gmbh Laying device, contacting device, advancing system, laying and contacting unit, production system, method for the production and a transponder unit
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
US8322624B2 (en) 2007-04-10 2012-12-04 Feinics Amatech Teoranta Smart card with switchable matching antenna
US8608080B2 (en) 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
US7971339B2 (en) 2006-09-26 2011-07-05 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US8286332B2 (en) 2006-09-26 2012-10-16 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
DE102006047388A1 (de) 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
DE602007010634D1 (de) 2007-09-18 2010-12-30 Baile Na Habhann Co Galway Verfahren zur Kontaktierung eines Drahtleiters gelegt auf ein Substrat
DE102008016274A1 (de) 2008-03-28 2009-10-01 Smartrac Ip B.V. Chipträger für ein Transpondermodul sowie Transpondermodul
DE102009012255A1 (de) * 2009-03-07 2010-09-09 Michalk, Manfred, Dr. Schaltungsanordnung
DE102009056122A1 (de) * 2009-11-30 2011-06-01 Smartrac Ip B.V. Verfahren zur Kontaktierung eines Chips
DE102012200258A1 (de) * 2012-01-10 2013-07-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung eines chips
DE102012209328A1 (de) 2012-06-01 2013-12-05 3D-Micromac Ag Verfahren und Anlage zum Herstellen eines Mehrschichtelements sowie Mehrschichtelement

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0391790A1 (de) 1989-04-07 1990-10-10 STMicroelectronics S.A. Herstellungsverfähren für elektronische Module
EP0421343A2 (de) 1989-10-03 1991-04-10 Matsushita Electric Industrial Co., Ltd. Halbleiterelementpackung und Basisplatte für die Verteilungsschaltung zum Montieren dieser Packung
EP0682321A2 (de) 1994-05-11 1995-11-15 Giesecke & Devrient GmbH Datenträger mit integriertem Schaltkreis
DE19601203A1 (de) 1996-01-15 1997-03-20 Siemens Ag Datenträgerkarte und Verfahren zu deren Herstellung
DE19541039A1 (de) 1995-11-03 1997-05-07 David Finn Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung
DE19639646A1 (de) * 1996-09-26 1998-04-02 Siemens Ag Trägerband und Verfahren zum Herstellen eines solchen Trägerbandes
US5744859A (en) * 1995-02-28 1998-04-28 Texas Instruments Incorporated Semiconductor device
FR2756955A1 (fr) 1996-12-11 1998-06-12 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
EP0855675A2 (de) 1994-09-09 1998-07-29 International Business Machines Corporation Radiofrequenzschaltung und Speicher in einem dünnen/flexiblen Gehäuse

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440027A (en) * 1966-06-22 1969-04-22 Frances Hugle Automated packaging of semiconductors
US3691628A (en) * 1969-10-31 1972-09-19 Gen Electric Method of fabricating composite integrated circuits
US3855693A (en) * 1973-04-18 1974-12-24 Honeywell Inf Systems Method for assembling microelectronic apparatus
US4125810A (en) * 1977-04-08 1978-11-14 Vari-L Company, Inc. Broadband high frequency baluns and mixer
US4151579A (en) * 1977-09-09 1979-04-24 Avx Corporation Chip capacitor device
JPH01217934A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd キャリアテープ
US5176853A (en) * 1988-08-16 1993-01-05 Delco Electronics Corporation Controlled adhesion conductor
US5122929A (en) * 1988-08-16 1992-06-16 Delco Electronics Corporation Method of achieving selective inhibition and control of adhesion in thick-film conductors
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
US5635751A (en) * 1991-09-05 1997-06-03 Mitsubishi Denki Kabushiki Kaisha High frequency transistor with reduced parasitic inductance
JP3241139B2 (ja) * 1993-02-04 2001-12-25 三菱電機株式会社 フィルムキャリア信号伝送線路
US5385785A (en) * 1993-08-27 1995-01-31 Tapeswitch Corporation Of America Apparatus and method for providing high temperature conductive-resistant coating, medium and articles
KR970707444A (ko) * 1994-10-28 1997-12-01 야마모토 히데키 프로브 구조(probe structure)
DE19509999C2 (de) * 1995-03-22 1998-04-16 David Finn Verfahren und Vorrichtung zur Herstellung einer Transpondereinheit sowie Transpondereinheit
DE69634376D1 (de) * 1995-05-12 2005-03-31 St Microelectronics Inc IC-Packungsfassungssystem mit niedrigem Profil
US5681662A (en) * 1995-09-15 1997-10-28 Olin Corporation Copper alloy foils for flexible circuits
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
DE19651566B4 (de) * 1996-12-11 2006-09-07 Assa Abloy Identification Technology Group Ab Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte
JPH113411A (ja) * 1997-06-13 1999-01-06 Hitachi Chem Co Ltd Ｉｃカード
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6057174A (en) * 1998-01-07 2000-05-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
US6066512A (en) * 1998-01-12 2000-05-23 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
US6815251B1 (en) * 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0391790A1 (de) 1989-04-07 1990-10-10 STMicroelectronics S.A. Herstellungsverfähren für elektronische Module
EP0421343A2 (de) 1989-10-03 1991-04-10 Matsushita Electric Industrial Co., Ltd. Halbleiterelementpackung und Basisplatte für die Verteilungsschaltung zum Montieren dieser Packung
EP0682321A2 (de) 1994-05-11 1995-11-15 Giesecke & Devrient GmbH Datenträger mit integriertem Schaltkreis
EP0855675A2 (de) 1994-09-09 1998-07-29 International Business Machines Corporation Radiofrequenzschaltung und Speicher in einem dünnen/flexiblen Gehäuse
US5744859A (en) * 1995-02-28 1998-04-28 Texas Instruments Incorporated Semiconductor device
DE19541039A1 (de) 1995-11-03 1997-05-07 David Finn Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung
DE19601203A1 (de) 1996-01-15 1997-03-20 Siemens Ag Datenträgerkarte und Verfahren zu deren Herstellung
DE19639646A1 (de) * 1996-09-26 1998-04-02 Siemens Ag Trägerband und Verfahren zum Herstellen eines solchen Trägerbandes
FR2756955A1 (fr) 1996-12-11 1998-06-12 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1177579A1 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7546671B2 (en) 2006-09-26 2009-06-16 Micromechanic And Automation Technology Ltd. Method of forming an inlay substrate having an antenna wire
US8091208B2 (en) 2006-09-26 2012-01-10 David Finn Method of forming an inlay substrate having an antenna wire
US7581308B2 (en) 2007-01-01 2009-09-01 Advanced Microelectronic And Automation Technology Ltd. Methods of connecting an antenna to a transponder chip
US7979975B2 (en) 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
US7980477B2 (en) 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays

Also Published As

Publication number Publication date
CA2370878A1 (en) 2000-11-16
DE19920593B4 (de) 2006-07-13
US7105915B1 (en) 2006-09-12
DE19920593A1 (de) 2000-11-23
AU5208000A (en) 2000-11-21
JP2011101037A (ja) 2011-05-19
CA2370878C (en) 2011-02-15
JP2002544671A (ja) 2002-12-24
EP1177579A1 (de) 2002-02-06
KR20020008400A (ko) 2002-01-30
CN1360736A (zh) 2002-07-24
KR100763572B1 (ko) 2007-10-04
JP5444261B2 (ja) 2014-03-19
CN1200460C (zh) 2005-05-04

Similar Documents

Publication Publication Date Title
EP1177579A1 (de) Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE3303926C2 (de)
DE3639630A1 (de) Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
DE1765434A1 (de) Verfahren zur Herstellung von flexiblen elektrischen Flachkabeln
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE19619771A1 (de) Verfahren und Vorrichtung zur Verlegung eines Drahtleiters auf einem Substrat sowie hiermit hergestellte Substrate
DE102004045896A1 (de) Transponder mit Antenne und Flip-Chip-Modul und Verfahren zu dessen Herstellung
DE200232T1 (de) Entkopplungskondensator und verfahren zu seiner herstellung.
DE1909480A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005015656B4 (de) Verfahren zum elektrischen Verbinden von RFID-Chipmodulen mit RFID-Antennen und Transpondern
DE3235493C2 (de)
DE3219055A1 (de) Verfahren zur herstellung eines filmtraegers mit leiterstrukturen
DE2945385A1 (de) Halbleiter-anordnung und verfahren zu ihrer herstellung
DE2755205C2 (de) Gemeinsam einstellbares elektrisches Drehwiderstandspaar
DE69303837T2 (de) Gedruckter Schaltungsträger mit vorspringender Elektrode und Verbindungsverfahren
DE2546443B2 (de) Zusammengesetzte Mikroschaltung und Verfahren zu ihrer Herstellung
DE19639646A1 (de) Trägerband und Verfahren zum Herstellen eines solchen Trägerbandes
DE102018105861B3 (de) Verfahren zur Herstellung eines Leiterbahnabschnitts eines Anschlussträgers, Verfahren zur Herstellung eines Anschlussträgers, und optoelektronisches Halbleiterbauteil
DE200670T1 (de) Entkopplungskondensator und verfahren zu seiner herstellung.
DE3522852A1 (de) Verfahren zur herstellung eines zwischentraegers fuer halbleiterkoerper
DE102021213198A1 (de) Kabelsatz sowie Verfahren zur Herstellung eines Kabelsatzes
DE19638371C2 (de) Verfahren zur Erzeugung einer einseitigen galvanischen Metallschicht auf Chipmodulen
WO1997026780A1 (de) Leiterplatten-trägervorrichtung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU BR CA CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020017013940

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2000 617495

Country of ref document: JP

Kind code of ref document: A

Ref document number: 2370878

Country of ref document: CA

Kind code of ref document: A

Ref document number: 2370878

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 2000936667

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 52080/00

Country of ref document: AU

WWE Wipo information: entry into national phase

Ref document number: 00809974X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020017013940

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2000936667

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10019696

Country of ref document: US