KR970008536A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR970008536A
KR970008536A KR1019960029162A KR19960029162A KR970008536A KR 970008536 A KR970008536 A KR 970008536A KR 1019960029162 A KR1019960029162 A KR 1019960029162A KR 19960029162 A KR19960029162 A KR 19960029162A KR 970008536 A KR970008536 A KR 970008536A
Authority
KR
South Korea
Prior art keywords
semiconductor device
electrically conductive
semiconductor substrate
semiconductor
conductive layer
Prior art date
Application number
KR1019960029162A
Other languages
English (en)
Other versions
KR100249537B1 (ko
Inventor
유조 시마다
나오지 센바
노부아끼 다카하시
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970008536A publication Critical patent/KR970008536A/ko
Application granted granted Critical
Publication of KR100249537B1 publication Critical patent/KR100249537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

본 발명은 하나 이상의 오목부(16)가 형성된 반도체 기판(1), 및 상기 오목부(16)의 하나 이상의 표면을 피복하는 전기 전도층(4)을 특징으로 하며 상기 오목부(16)내의 상기 전기 전도층(4) 상에 형성되는 하나 이상의 볼-범프(ball-bumps)를 포함하는 반도체 장치를 제공한다. 본 반도체 장치는 반도체 기판(1)에 형성되며 반도체 장치의 전기적 성능을 테스트하는 기능이 제공된 테스터를 또한 포함함으로서 탐사침 카드로 사용할 수 있다. 오목부(16)는 리소그라피 기술에 의해 형성될 수 있기 때문에, 종래의 반도체 장치에서보다 더 높은 정확성을 가지고 볼-범 프(5)를 적소에 위치시킬 수 있다.

Description

반도체 장치 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예 1에 따라 제조된 반도체 장치의 횡단면도.

Claims (15)

  1. 하나 이상의 볼-범프를 구비하는 반도체 장치에 있어서, 반도체 기판(1)상에는 하나 이상의 오목부(16)가 형성되며, 전기 도전성 층(4)은 상기 오목부(16)의 소정 표면을 피복하고 있으며, 상기 볼-범프(5)는 상기 오목부(16) 내의 상기 전기 도전성층(14)상에 형성되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 반도체 기판(1)의 표면상부에 형성된 보호막(18)을 더 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 반도체 기판(1)내에 형성되며, 상기 반도체 장치가 탐사침 카드로 사용될 수 있도록 반도체 장치의 전기적 성능을 테스트하는 기능을 가진 테스터 장치(2)를 더 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제1항 내지 3항 중 어느 한 항에 있어서, 상기 오목부(16) 내의 상기 전기 도전성층(4)의 상부에 형성되며, Ti-Cu, Ni-Au, 및 Cr-Cu-Au 중의 하나로 만들어진 얇은, 전기 도전성막(14)을 더 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제1항 내지 3항 중 어느 한 항에 있어서, 상기 반도체 기판(1)은 실리콘으로 만들어지며 상기 오목부(16)는 밀러지수가(100)인 표면상에 형성되는 것을 특징으로 하는 반도체 장치.
  6. 제4항에 있어서, 상기 전기 도전성층(4)은 상기 반도체 기판(1) 상부에 형성되며, 상기 반도체 장치는 상기 오목부(16)를 제외한 상기 전기 도전성층(4) 상부에 형성된 보호막(18)을 더 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제1항 내지 3항 중 어는 한 항에 있어서, 상기 전기 도전성층(14)의 아래에 형성된 금속 산화막(12)을 더 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제1항 내지 3항 중 어느 한 항에 있어서, 상기 볼-범프(5)는 주성분으로 Pb-Sn, Sn-Ag, Sn-Zn, An-Sn Au 및 In 중의 하나를 포함한 땜납 재료를 사용하여 형성되는 것을 특징으로 하는 반도체 장치.
  9. 제3항에 있어서, 상기 반도체 기판(1)은 GaAs로 만들어지며 상기 테스터 장치(2)는 상기 테스터 장치(2)에 의해 결함이 발견된 반도체 장치에 광(7)을 방사하기 위한 광 방사 장치(6)을 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제3항에 있어서, 상기 반도체 기판(1)에는 광(7)이 지나가거나 탐사침이 삽입되는 하나 이상의 관통 구멍이 형성되어져 있는 것을 특징으로 하는 반도체 장치.
  11. 하나 이상의 볼-범프를 구비하는 반도체 장치에 있어서, 반도체 기판(1)의 상부 및 하부 표면중의 한 표면상에 하나 이상의 오목부(16)가 형성되며, 전기 도전성층(4)이 상기 오목부(16)의 소정의 표면을 피복하고, 볼-범프(5) 상기 오목부 (16) 내의 상기 전기 도전성층(4) 상에 형성되어 있으며, 회로 패턴(4a)이 상기 반도체 기판(1)의 다른 하나의 표면상에 형성되어 있고, 상기 반도체 기판(1) 내에 형성된 관통 구멍(4b)을 경유하여 상기 전기 도전성층(4)에 전기적으로 접속되어 있어며, 반도체 칩(8)이 상기 반도체 장치를 탐사침 카드로 사용할 수 있도록 반도체 장치의 전기적 성능을 테스트하는 기능을 가진 테스터 장치를 구성하기 위해 상기 회로 패턴(4a) 상에 배치되어 상기 회로 패턴과 전기 접속되어 있는 것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서, 상기 반도체 칩(8)은 상기 테스터 장치(2)의 조건을 변화시키는 기능을 갖도록 설계된 것을 특징으로 하는 반도체 장치.
  13. 제11항에 있어서, 상기 반도체 칩대신에 광 방사 장치(6)을 더 포함하고, 상기 반도체 기판(1)에는 관통구명(10)이 형성되어 있으며, 상기 광 방사 장치(6)는 상기 관통 구멍(10)과 정렬하여 배치되어 결함이 발견된 반도체 장치에 상기 관통 구멍(10)을 통해서 광(7)을 방사하는 것을 특징으로 하는 반도체 장치.
  14. 하나 이상의 볼-범프를 구비하는 반도체 장치에 있어서, 반도체 기판(1)의 상부 및 하부 표면중의 하나에는 하나 이상의 오목부(16)가 형성되어 있어며, 전기 도전성층(4)이 상기 오목부의 하나 이상의 표면을 피복하고 있으며, 볼-범프(5)가 상기 오목부(16) 내의 상기 전기 도전성층(4) 상에 형성되어 있으며, 회로 패턴 (4a)이 상기 반도체 기판(1)의 다른 하나의 표면상에 형성되어, 상기 반도체 기판 (1) 내에 형성된 관통 구명(4b)을 경유하여 상기 전기 도전성층(4)과 전기적으로 접속되며, 테스터 장치(2)가 상기 반도체 기판(1)의 상기 다른 표면아래에 형성되며, 상기 반도체 장치를 탐사침 카드로 사용할 수 있도록 반도체 장치의 전기적 성능을 테스트하는 기능을 가지며, 광 방사 장치(6)가 상기 테스터 장치(2)에 의해 결함이 발견된 반도체 장치에 광(7)을 방사하도록 설계되어 있으며, 반도체 칩(8)이 회로 패턴(4a)과 전기 접속하여 회로 패턴(4a) 상에 배치되며, 상기 테스터 장치(2)의 조건을 바꾸는 기능을 갖도록 설계된 것을 특징으로 하는 반도체 장치.
  15. 하나 이상의 볼-범프를 가진 반도체 장치를 제조하는 방법에 있어서, 반도체 장치의 전기적 성능을 테스트하는 테스터 장치(2)를 제조하는 단계, 반도체 기판 (1)의 표면상에 오목부(16)를 형성하는 단계, 상기 반도체 기판(1)을 금속 산화층 (12)으로 피복하는 단계, 상기 금속 산화층(12)에 관통 구멍(19)을 형성하는 단계, 상기 관통 구멍(19)을 통해서 상기 테스터 장치(2)와 전기적으로 접속된 상기 금속 산화층(12) 상부에 전기 도전성층(4)을 형성하는 단계, 상기 오목부(16)를 제외한 상기 반도체 기판(1) 상부에 보호층(18)을 형성하는 단계, 상기 오목부(16) 내의 상기 전기 도전성층(4) 상부에 얇은, 전기 도전성박(14)을 형성하는 단계, 상기 오목부(16)를 피복하는 볼-범프(5)를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960029162A 1995-07-21 1996-07-19 반도체 장치 및 그 제조 방법 KR100249537B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-186022 1995-07-21
JP7186022A JP2830903B2 (ja) 1995-07-21 1995-07-21 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR970008536A true KR970008536A (ko) 1997-02-24
KR100249537B1 KR100249537B1 (ko) 2000-03-15

Family

ID=16181032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029162A KR100249537B1 (ko) 1995-07-21 1996-07-19 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US5793117A (ko)
EP (2) EP0755071A3 (ko)
JP (1) JP2830903B2 (ko)
KR (1) KR100249537B1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
US6285085B1 (en) * 1997-08-13 2001-09-04 Citizen Watch Co., Ltd. Semiconductor device, method of fabricating the same and structure for mounting the same
US6329829B1 (en) * 1997-08-22 2001-12-11 Micron Technology, Inc. Interconnect and system for making temporary electrical connections to semiconductor components
JP3068534B2 (ja) * 1997-10-14 2000-07-24 九州日本電気株式会社 半導体装置
GB9800957D0 (en) * 1998-01-17 1998-03-11 Process Intelligence Limited Test probe interface unit and method for manufacturing the same
JP3553791B2 (ja) * 1998-04-03 2004-08-11 株式会社ルネサステクノロジ 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
US6380755B1 (en) * 1998-09-14 2002-04-30 Tokyo Electron Limited Testing apparatus for test piece testing method contactor and method of manufacturing the same
US6433360B1 (en) 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
US6242935B1 (en) * 1999-01-21 2001-06-05 Micron Technology, Inc. Interconnect for testing semiconductor components and method of fabrication
US6429030B1 (en) 1999-02-08 2002-08-06 Motorola, Inc. Method for testing a semiconductor die using wells
TW556329B (en) * 1999-02-26 2003-10-01 Hitachi Ltd Wiring board, its production method, semiconductor device and its production method
US6630735B1 (en) * 1999-04-09 2003-10-07 Digirad Corporation Insulator/metal bonding island for active-area silver epoxy bonding
US6392289B1 (en) 1999-04-15 2002-05-21 Micron Technology, Inc. Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
JP3553413B2 (ja) * 1999-04-26 2004-08-11 富士通株式会社 半導体装置の製造方法
US6251694B1 (en) * 1999-05-26 2001-06-26 United Microelectronics Corp. Method of testing and packaging a semiconductor chip
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
US6452265B1 (en) * 2000-01-28 2002-09-17 International Business Machines Corporation Multi-chip module utilizing a nonconductive material surrounding the chips that has a similar coefficient of thermal expansion
US7003641B2 (en) * 2000-01-31 2006-02-21 Commvault Systems, Inc. Logical view with granular access to exchange data managed by a modular data and storage management system
DE10004647C1 (de) * 2000-02-03 2001-07-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
US6429532B1 (en) * 2000-05-09 2002-08-06 United Microelectronics Corp. Pad design
US6777963B2 (en) 2001-11-08 2004-08-17 Koninklijke Philips Electronics N.V. Chip-mounted contact springs
US6747469B2 (en) 2001-11-08 2004-06-08 Koninklijke Philips Electronics N.V. Preconditioning integrated circuit for integrated circuit testing
US6774482B2 (en) * 2002-12-27 2004-08-10 International Business Machines Corporation Chip cooling
JP3666495B2 (ja) * 2003-06-27 2005-06-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6994918B2 (en) * 2003-08-12 2006-02-07 Johnson Morgan T Selective application of conductive material to circuit boards by pick and place
DE102004035343A1 (de) * 2004-07-21 2005-09-29 Infineon Technologies Ag Kontaktierungskarte, Kontaktierungsvorrichtung und Verfahren zum Kontaktieren von einer auf einer Substratscheibe angeorndeten integrierten Schaltung zum Testen
US7112882B2 (en) * 2004-08-25 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for heat dissipation of semiconductor integrated circuits
KR100688514B1 (ko) * 2005-01-05 2007-03-02 삼성전자주식회사 다른 종류의 ｍｃｐ를 탑재한 메모리 모듈
KR100630736B1 (ko) * 2005-01-28 2006-10-02 삼성전자주식회사 반도체 소자의 범프 및 제조 방법
US7517787B2 (en) * 2005-03-22 2009-04-14 Intel Corporation C4 joint reliability
FR2894339A1 (fr) 2005-12-05 2007-06-08 St Microelectronics Sa Carte sonde pour tests de puces photosensibles et dispositif d'illumination correspondant.
JP4247690B2 (ja) 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
US7749887B2 (en) 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
US20110175218A1 (en) 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
JP5611682B2 (ja) * 2010-06-21 2014-10-22 京セラ株式会社 弾性波装置
KR20210120732A (ko) * 2020-03-27 2021-10-07 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 헤드 및 이를 포함하는 프로브 카드
KR20210131691A (ko) * 2020-04-24 2021-11-03 (주)포인트엔지니어링 적층형 양극산화막 구조체 및 이를 이용한 프로브 카드의 가이드 플레이트 및 이를 구비하는 프로브 카드

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882532A (en) * 1972-07-03 1975-05-06 Ibm Externally accessing mechanically difficult to access circuit nodes in integrated circuits
JPS59950A (ja) * 1982-06-25 1984-01-06 Fujitsu Ltd Ｉｃチツプの接続実装方法
JPS61234542A (ja) * 1985-04-11 1986-10-18 Nec Corp 半導体装置の試験装置
US4924589A (en) * 1988-05-16 1990-05-15 Leedy Glenn J Method of making and testing an integrated circuit
JPH0680714B2 (ja) * 1989-10-12 1994-10-12 武田産業株式会社 プローブカード
US5081421A (en) * 1990-05-01 1992-01-14 At&T Bell Laboratories In situ monitoring technique and apparatus for chemical/mechanical planarization endpoint detection
EP0478321B1 (en) * 1990-09-28 1997-11-12 Kabushiki Kaisha Toshiba Photosenstive resin composition for forming polyimide film pattern and method of forming polyimide film pattern
EP0509825A3 (en) * 1991-04-16 1993-11-24 Nec Corp Package structure for semiconductor device
US5232962A (en) * 1991-10-09 1993-08-03 Quantum Materials, Inc. Adhesive bonding composition with bond line limiting spacer system
JP3077316B2 (ja) * 1991-10-30 2000-08-14 富士電機株式会社 集積回路装置
US5363038A (en) * 1992-08-12 1994-11-08 Fujitsu Limited Method and apparatus for testing an unpopulated chip carrier using a module test card
US5337397A (en) * 1993-06-07 1994-08-09 Motorola, Inc. Optical coupling device and method for making
JPH0738150A (ja) * 1993-07-22 1995-02-07 Toshiba Corp 半導体発光装置
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
JP2856647B2 (ja) * 1993-09-20 1999-02-10 株式会社東芝 半導体チップバーンイン用ソケット

Also Published As

Publication number Publication date
EP1111668A2 (en) 2001-06-27
JP2830903B2 (ja) 1998-12-02
JPH0936122A (ja) 1997-02-07
KR100249537B1 (ko) 2000-03-15
EP1111668A3 (en) 2002-07-24
EP0755071A3 (en) 1997-09-10
EP0755071A2 (en) 1997-01-22
US5793117A (en) 1998-08-11

Similar Documents

Publication Publication Date Title
KR970008536A (ko) 반도체 장치 및 그 제조 방법
KR930022510A (ko) 테스트 접촉부만을 가지는 반도체 장치 제조 방법
KR950007059A (ko) 집적 회로
KR960039309A (ko) 반도체 장치 및 반도체 칩 설치 방법
KR950034544A (ko) 반도체 웨이퍼 및 반도체 디바이스
US5751554A (en) Testable chip carrier
KR980005659A (ko) 반도체 장치 및 그 제조방법
KR930001365A (ko) 복합 플립 칩 반도체 소자와 그 제조 및 번-인(burning-in) 방법
KR930003795A (ko) 집적 회로 접속 방법
KR930006870A (ko) 플립-칩 (Flip-Chip) 장착 방법을 위한 반도체 패키지
KR960012397A (ko) 칩 사이즈 패키지형 반도체 장치의 제조 방법
KR960030391A (ko) 전자적 패키지
KR940022755A (ko) 반도체 장치 및 그 제조방법과 반도체장치용 리드프레임(Lead frame)
KR830004676A (ko) 회로 패키지들의 제조방법
ATE211305T1 (de) Halbleiterchipanordnungen, herstellungsmethoden und komponenten für dieselben
EP2101349A3 (en) Stackable layers containing encapsulated integrated circuit chips with one or more overlying interconnect layers and a method of making the same
US6249044B1 (en) Opaque metallization to cover flip chip die surface for light sensitive semiconductor devices
KR100380701B1 (ko) 표면장착용반도체장치제조방법및표면장착용반도체장치
KR920010872A (ko) 멀티칩 모듈
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR900019205A (ko) 반도체장치 및 그 제조방법
KR890005859A (ko) 집적회로 칩 조립품
KR920001697A (ko) 수직형 반도체 상호 접촉 방법 및 그 구조
KR910008824A (ko) 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판
KR920022431A (ko) 반도체 장치용 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee