JPH11145320A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11145320A
JPH11145320A JP31763797A JP31763797A JPH11145320A JP H11145320 A JPH11145320 A JP H11145320A JP 31763797 A JP31763797 A JP 31763797A JP 31763797 A JP31763797 A JP 31763797A JP H11145320 A JPH11145320 A JP H11145320A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
bump
insulating substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31763797A
Other languages
English (en)
Inventor
Norihito Umehara
則人 梅原
Masazumi Amami
正純 雨海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP31763797A priority Critical patent/JPH11145320A/ja
Publication of JPH11145320A publication Critical patent/JPH11145320A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップのフリップチップ実装におい
て、はんだバンプを用いない半導体装置を提供する。 【解決手段】本発明は、半導体チップを絶縁基板上に、
いわゆるフリップチップ実装してなる半導体装置に関す
るものである。半導体チップ4の主面に形成した複数の
電極パッド4a上には、導電性ポリマーからなるバンプ
7が形成される。半導体チップの実装時にこのバンプ7
が絶縁基板2上の導体パターン3に接合され、電極パッ
ド4aと導体パターン3とが電気的に接続される。導電
性ポリマーからなるバンプ7は、好ましくは導電性フィ
ラーを混合した熱可塑性ポリイミド樹脂あるいは半反応
性のエポキシ樹脂を主体としたものが採用される。この
ような組成の導電性ポリマーバンプは、熱圧着により導
体パターンに接着され、その電気的接続信頼性が維持さ
れる。導電性ポリマーからなるバンプは、はんだのよう
に金属拡散の問題が生じないので、直接電極パッド上に
形成することができ、バンプの製造工程が簡略化され
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップを絶
縁基板上に、いわゆるフリップチップ実装してなる半導
体装置及びその製造方法に関するものである。
【0002】
【従来の技術】電子情報機器の小型化、高速化に伴い集
積回路パッケージの小型化、多ピン化が急速に進展して
いる。半導体チップの実装方式、すなわち基板上にどの
ように半導体チップを実装するかは、集積回路パッケー
ジの小型化に直結する問題である。フリップチップ実装
は、半導体チップの実装方式の一つである。フリップチ
ップ実装では、基板上に半導体チップを、その主面が基
板面に向くように実装する。半導体チップ主面の電極パ
ッド上には、導電性のバンプが形成され、該バンプを基
板上の導体パターンに接続することで導通を得る。
【0003】フリップチップ実装は、ワイヤボンディン
グ実装に比べて、パッケージを薄くできるという利点だ
けでなく、半導体チップの基板への接続距離を最短にで
き、また電極パッドを半導体チップの主面全面に配置す
る構造にも対応することができるという利点を有する。
【0004】上記導電性のバンプとして、いくつかの材
料が選定され実用化されてきた。もっとも一般的な導電
性バンプは、Sn-Pb系共晶はんだによるものである。図
6に、はんだボールを移載して形成した導電性バンプの
構造を示す。半導体チップ20主面のアルミニウム(Al)
からなる電極パッド20a上に、はんだバンプの移載に
先立って、クロム(Cr)、銅(Cu)、金(Au)などの複数の金
属の層(バリアメタル)21をスパッタリングにより形成
する。これは金属拡散によるはんだバンプの剥離を防止
するために必要となる。この上に、はんだフラックスを
塗布した後、はんだバンプ22を移載して、一括リフロ
ーにより溶融して接続する。上記はんだバンプ22を備
えた半導体チップ20を基板23上に搭載し、一括リフ
ローによりはんだバンプ22を溶融して、導体パターン
23aに接合する。基板に対する半導体チップの接続を
確実にすると共に両者間の応力を緩和させる目的で、基
板23と半導体チップ20との隙間に熱硬化性エポキシ
樹脂24を充填する。
【0005】
【発明が解決しようとする課題】しかしながら上記構造
の半導体装置においては、以下に掲げるような問題があ
った。 (1)電極パッド上にはんだバンプを形成するために
は、上記クロム(Cr)、銅(Cu)、金(Au)などの複数の金属
の層(バリアメタル)を形成する必要があるが、これが半
導体装置の製造工数を増やし、延いては製造コストを上
昇させる。 (2)近年、はんだ合金中の鉛(Pb)の使用及びその洗浄
に伴う環境汚染の問題が指摘されている。地球環境保護
のために揮発性有機化合物の法的規制(VOC規制:Volatil
e Organic Compound)の検討が世界的規模で進められて
おり、含鉛はんだに代わる導電性バンプの開発が急務で
ある。 (3)半導体チップは、熱硬化性エポキシ樹脂により基
板に接着される。そのため、実装後に半導体チップに不
良が発見された場合でも、これを基板から分離し交換す
るということが困難である。
【0006】本発明の目的は、より少ない製造工数で半
導体チップの電極パッド上に導電性バンプを形成し、そ
の製造コストを抑えることにある。
【0007】本発明の別の目的は、環境汚染の問題があ
る含鉛はんだを用いない、導電性ポリマーによるバンプ
を備えた半導体チップを提供することにある。
【0008】本発明の更に別の目的は、一旦基板上に実
装した半導体チップを、基板から分離し、交換すること
ができるようにすることにある。
【0009】
【課題を解決するための手段】本発明は、半導体チップ
を絶縁基板上に、いわゆるフリップチップ実装してなる
半導体装置に関するものである。半導体チップの主面に
形成した複数の電極パッド上には、導電性ポリマーから
なるバンプが形成される。半導体チップの実装時にこの
バンプが絶縁基板上の導体パターンに接合され、電極パ
ッドと導体パターンとが電気的に接続される。
【0010】導電性ポリマーからなるバンプは、好まし
くは導電性フィラーを混合した熱可塑性ポリイミド樹脂
あるいは半反応性のエポキシ樹脂を主体としたものが採
用される。このような組成の導電性ポリマーバンプは、
熱圧着により導体パターンに接着され、その電気的接続
信頼性が維持される。導電性ポリマーからなるバンプ
は、はんだのように金属拡散の問題が生じないので、直
接電極パッド上に形成することができ、バンプの製造工
程が簡略化される。
【0011】もっとも絶縁基板上に上記半導体チップを
固定するために、絶縁基板と半導体チップとの間に、熱
可塑性ポリイミド樹脂を主体とする接着層を備えること
が好ましい。接着層による半導体チップの固定は、半導
体チップと絶縁基板とを熱圧着することにより行われ、
上記バンプの導体パターンへの接合と同時にこれを実現
することができる。
【0012】
【発明の実施の形態】以下、本発明の一実施形態を図面
に沿って説明する。図1に本発明をCSP型パッケージ
の半導体装置に適用した実施形態を示す。CSP(Chip
Size Package)は、集積回路パッケージのサイズを、チ
ップサイズと同等あるいは僅かに大きい程度に高密度化
したパッケージである。もっとも、本発明による導電性
バンプの構造が半導体チップを基板に対しフリップチッ
プ実装するあらゆる半導体装置に適用することができる
ことは、以下の説明により明らかにされるであろう。
【0013】CSP型半導体装置1は熱可塑性ポリイミ
ド樹脂よりなるフィルム状の絶縁基板2を有する。絶縁
基板2は、ここに実装される半導体チップ4と略同じ外
形寸法を有している。絶縁基板2の一面側には銅パター
ン3が形成されている。図2で特に明らかにされるよう
に、絶縁基板2上の各銅パターン3の一端は、絶縁基板
の周縁に沿って配置されるボンディングパターン3aで
ある。各銅パターン3の他端は、絶縁基板に二次元的に
配列されたはんだボール接合部3bである。絶縁基板2
には、各はんだボール接合部3bの位置に対応してスル
ーホール2aが形成してある。このスルーホール2aを
介して各銅パターンのはんだボール接合部3bに、はん
だボール5が接合される。
【0014】半導体チップ4は、上記絶縁基板2の銅パ
ターン3を形成した面上に、その主面、すなわち回路素
子及び電極パッド4aが形成された面を下にして搭載さ
れる。チップ4を絶縁基板2上に固定するために、半導
体チップ主面には絶縁基板2と同じ素材、すなわち熱可
塑性ポリイミドの膜6が形成されている。半導体チップ
4を熱可塑性ポリイミドのガラス転移点以上の温度に加
熱して、半導体チップ主面に施された熱可塑性ポリイミ
ドの膜6を溶融し、熱可塑性ポリイミドからなる絶縁基
板2に圧着する。その後雰囲気温度を下げることによっ
て、膜6は絶縁基板2上の銅パターン3及びその隙間の
基材表面に接着され、半導体チップ4が絶縁基板2に固
定される。
【0015】半導体チップの主面に形成された電極パッ
ド4aと銅パターンのボンディングパターン3aとは、
導電性ポリマーよりなるバンプ7を介して接合される。
バンプ7は、絶縁基板2上に半導体チップ4を搭載する
前に、チップの電極パッド4a上に形成される。図3及
び図4に、チップ実装前後におけるボンディングパター
ン3aとバンプ7との対応関係を示した。なお、ボンデ
ィングパターン3aの表面には図示しない金めっきが施
されている。一つの実施例で導電性のバンプ7は、導電
性フィラーを混合した熱可塑性ポリイミドである。混合
する導電性フィラーとしては、銀、銅、金等を用いるこ
とができる。また、上記導電性フィラーを混合した半反
応性のエポキシ樹脂によりバンプ7を形成しても良い。
上記バンプ7のボンディングパターン3aへの接合は、
上記膜6による半導体チップ4の絶縁基板2への接合と
共に行われる。熱圧着によりチップを絶縁基板上に接着
する際に、バンプ7の表面が、上記膜6の溶融と共に、
溶融してボンディングパターン3aに接合される。図3
はボンディングパターン3aへバンプ7を接合する前の
状態を示しており、また図4はバンプ7を接合した後の
状態を示している。
【0016】次に、電極パッド4a上に上記導電性バン
プ7を形成する手順について説明する。図5(A)〜(I)
に導電性バンプ7の製造工程を示した。図5の各工程で
は、半導体チップ4の断面の一部を拡大して示している
が、これらの工程は、半導体チップが切り出される前の
ウェハの状態で実施される。従って、一枚のウェハ上の
多数の半導体チップ4上に、下記工程によって同時に複
数の導電性バンプ7が形成されることに留意すべきであ
る。
【0017】工程(A)において、半導体チップ4の主面
上、すなわちウェハ上には、既に電極パッド4a、酸化
膜(SiO2)11、シリコンナイトライド(Si3N4)によるパ
ッシベーション層12が形成されている。これらをウェ
ハ上に形成する方法は、下記に概略説明する一般的な工
程によって達成される。すなわちウェハ上に、スパッタ
リング法又は真空蒸着法により厚さ数μm程度のアルミ
ニウム(Al)の膜を形成した後、フォトリソグラフィ技術
により電極パッドのマスクパターンを形成し、ドライ又
はウェットエッチングにより一辺の長さが数μmほどの
電極パッドを得る。ウェハ表面全域に、酸化膜11を成
長させ、その上にシリコンナイトライドを均一に塗布
し、パッシベーション層12を形成する。もっとも本発
明の実現に際し、上記工程及び層構造は必ずしも必須の
ものではない。最終的にウェハ上に少なくとも一層の何
らかの保護膜が存在すれば足りる。また、図5に示す本
発明の工程が、上記電極パッド4a及び膜11、12を
形成する工程に連続する一連の作業として行われるもの
であっても、また時間的に間隔をおいて実施されるもの
であっても良い。
【0018】図5の最初の工程において、上記パッシベ
ーション層12上に、感光性ポリイミド樹脂を塗布し、
加熱及び乾燥して感光性ポリイミドの膜13を形成する
(工程(A))。感光性ポリイミドの膜は、後述するパッシ
ベーション層12をドライエッチングする際に十分なエ
ッチング精度を得るために必要な膜である。電極パッド
4aの対応位置をマスクして、紫外線(UV)による露光を
行なう(工程(B))。ウェハを溶剤に入れ、電極パッド4
a上の感光性ポリイミド膜13を除去する(工程(C))。
次に、ウェハ全域に熱可塑性ポリイミド樹脂を塗布し、
加熱及び乾燥して膜14を形成する(工程(D))。この熱
可塑性ポリイミドの膜14は、図1〜図4において説明
したダイアタッチ材として機能する膜6を構成する。こ
の段階で、電極パッド4aはパッシベーション層12及
び熱可塑性ポリイミドの膜14によって覆われている。
膜14上にエポキシ系レジスト15を塗布し、電極パッ
ドの対応位置をマスクして露光によりパターニングする
(工程(E))。レジスト15をマスクにして露光後、ウェ
ハを溶剤に入れ、電極パッド4a上の熱可塑性ポリイミ
ドの膜14を除去する(工程(F))。
【0019】レジスト15を残したままドライエッチン
グを行い、電極パッド4a上のパッシベーション層12
を除去する(工程(G))。この時、上記工程(F)において
熱可塑性ポリイミドの膜14が横方向にオーバーエッチ
ングされているが、その下に位置する感光性ポリイミド
の膜13がマスクの役割を果たし、パッシベーション層
12は精度良くエッチングされる。電極パッド4a上の
穴16に、スクリーン印刷又はステンシルで、導電性フ
ィラーを混合した熱可塑性ポリイミド樹脂又は半反応性
エポキシ樹脂を充填する(工程(H))。最後にレジスト1
5を剥離し、電極パッド4a上に導電性のバンプ17を
得る(工程(I))。この後、ウェハは個々の半導体チップ
4に切り出され、半導体装置のパッケージングの工程へ
引き渡される。
【0020】先に図3及び図4に沿って説明したよう
に、半導体チップ4は、別の工程で製造された絶縁基板
2上に、フリップチップ方式、すなわちその主面を基板
側に向けて実装される。図示しない熱圧着ツールによ
り、半導体チップ4と絶縁基板2を0.5〜2Kg程度の荷重
で挟み込み、導電性バンプ7がボンディングパターン3
aに圧接されると共に、熱可塑性ポリイミド樹脂の膜6
が絶縁基板2の面に圧接されるようにする。この状態
で、250〜350℃の温度で1〜3秒の熱圧着を行なうことよ
って、導電性バンプ7のボンディングパターン3aへの
接触面及び膜6と絶縁基板2との界面は溶融し、接着面
としての粘性を持つ。その後ヒーターを除去して雰囲気
温度を下げることによって、半導体チップ4は絶縁基板
2に固定されると共に、導電性バンプ7はボンディング
パターン3aに接合し、チップの電極パッド2aと基板
の導体パターン3との間の導通が保たれる。半導体装置
の製造工程の最後で、上記絶縁基板2の裏面にはんだボ
ール5が移載され、はんだ接合部3bに接合されて、C
SPパッケージ1が完成される。ここで、上記半導体チ
ップ4は、絶縁基板2に一旦固定された後でも、容易に
剥離することができることに注目すべきである。半導体
装置1を熱圧着ツールで挟み込んで、加熱する。加熱に
より熱可塑性ポリイミド樹脂からなる上記膜6及びバン
プ7は溶融し、絶縁基板2から半導体チップ4を剥離で
きるようになる。
【0021】上記の如く構成されたCSPパッケージ1
は、実装用プリント配線基板(以下、外部基板という)上
へ搭載され、一括リフローによりはんだボール5を外部
基板上のパターンに接合することによって実装される。
従来のフリップチップ実装において、半導体チップ4を
構成するシリコン材料と、外部基板を構成するFR4等
のガラス布・エポキシ材料との熱膨張係数差は、はんだ
ボール5と外部基板との接合部に応力集中を生じさせ、
はんだクラックの原因となることが指摘されている。上
記導電性ポリマーよりなるバンプ7の弾性率は、250〜4
00kg/mm2と、シリコン材料及びガラス布・エポキシ材料
のそれ(それぞれ18000〜25000 kg/mm2、1000〜3000kg/m
m2)に比して極めて低い。バンプ7の弾性力は上記チッ
プと外部基板との線膨張係数差を小さくし、その結果上
記接合部への応力集中を緩和する働きがある。なお、実
施形態において、絶縁基板2、膜6及びバンプ7として
用いられる熱可塑性ポリイミド樹脂は下式の如くであ
り、物性値として、ガラス転移点Tg:150〜250℃、誘
電率:2.9〜3.7、線膨張係数:15〜60ppm/℃、引っ張り
弾性率:250〜400kg/mm2を有するものが好適である。
【0022】
【化1】
【0023】以上、本発明の一実施形態について説明し
た。本発明は上記実施形態において示された事項に限定
されず、特許請求の範囲の記載に基づいてその変更、改
良が可能である。本発明は、半導体チップを基板に対し
フリップチップ実装する他の半導体装置、例えばQFP
(Quad Flat Package)、PGA(PinGrid Array)、BGA
(Ball Grid Array)、SOP(Small Out-line Package)
その他のパッケージに適用できる。上記実施形態におい
ては、半導体装置を外部基板へ実装するために、アレイ
状のはんだボールを用いた。これらはんだボールに代え
て、上記導電性ポリマーバンプを用いて半導体装置を構
成することも可能であろう。このような構成により、半
導体装置のはんだ使用率はゼロになる。
【0024】また、本発明は、例えばMCM(Multi-Chi
p Module)を構成するために、ベアチップ(パッケージに
よって封止されていない半導体チップ)を直接、外部基
板へ実装するような構造の半導体装置においても適用で
きることは明らかである。ベアチップ実装は、先の図5
に示した工程を経て製造された半導体チップを、直接外
部基板へフリップチップ実装することにより実現され
る。外部基板のランド上に半導体チップのバンプを置い
て熱圧着ツールにより加圧・加熱することによって、上
記絶縁基板2への実装の場合と同様に、半導体チップを
外部基板に接合する。MCMのように複数の半導体チッ
プを一枚の基板上に隣接して実装する場合には、同時に
これらのチップを実装することも可能であろう。
【0025】実施形態においては、半導体チップの主面
の周辺に電極パッドを備えた半導体装置に本発明を適用
した例を示したが、電極パッドの配置、形状、個数等は
必ずしも重要ではない。本発明は主面の両側に又は中央
に直線的に並んだ電極パッドの列を有する半導体装置に
も、また主面上に二次元的に電極パッドを備えた半導体
装置にも適用できる。導電性ポリマーバンプの絶縁基板
への接合が、半導体チップを絶縁基板に固定するに十分
な強度を有していることが保障される限り、膜6は必ず
しも必要ではない。半導体チップを実装する絶縁基板の
素材もまた、本発明を限定する要素とはならない。絶縁
基板の材料として、縮合型ポリイミド樹脂やエポキシ樹
脂、FR4、FR5、セラミック、ガラス繊維等を用い
た半導体装置においても本発明を適用することができ
る。
【0026】
【発明の効果】本発明において半導体チップの電極パッ
ドと絶縁基板の導体パターンとを電気的に接続するため
に、従来のはんだバンプによるときのような複数の金属
層(バリアメタル)の形成が不要となる。その結果、半導
体装置の製造工数が減り、製造コストが減少する。
【0027】電極パッドと基板側パターンとの接続には
んだを用いる必要がなくなる。半導体装置におけるはん
だ使用率の減少は、地球環境保護の観点から極めて重要
である。
【0028】半導体チップを絶縁基板に固定するために
熱可塑性ポリイミドからなる接着層を備えた半導体装置
においては、半導体チップを一旦基板上へ実装した後で
も、これを分離し交換することが可能となる。分離後の
絶縁基板は再利用可能であり、資源を有効利用できる。
【0029】導電性ポリマーの弾性率は、はんだのそれ
に比べて低く、半導体チップと絶縁基板、あるいは半導
体チップと外部基板との間の線膨張係数差に起因する応
力集中を緩和する。
【図面の簡単な説明】
【図1】本発明をCSP型パッケージの半導体装置に適
用した第1の実施形態における断面図である。
【図2】絶縁基板上の導体パターンの配置を示す平面図
である。
【図3】絶縁基板に半導体チップを実装する前の状態に
おける図1のバンプの接合部を拡大して示す図である。
【図4】絶縁基板に半導体チップを実装した後の状態に
おける図1のバンプの接合部を拡大して示す図である。
【図5】導電性ポリマーからなるバンプの製造工程を示
す工程図である。
【図6】従来のフリップチップ実装における電極パッド
の接合部を拡大して示す図である。
【符号の説明】
1 半導体装置 2 絶縁基板 2a スルーホール 3 銅パターン 3a ボンディングパターン 3b はんだボール接合部 4 半導体チップ 4a 電極パッド 5 はんだボール 6 熱可塑性ポリイミド膜 7 導電性ポリマーバンプ 11 酸化膜 12 パッシベーション層 13 感光性ポリイミドの膜 14 熱可塑性ポリイミドの膜 15 エポキシ系レジスト 16 穴

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 主面に複数の電極パッドを有する半導体
    チップと、 導体パターンを備え、第一の面に上記主面を向けて上記
    半導体チップを実装する絶縁基板と、 上記半導体チップの各電極パッド上に形成され、該電極
    パッドと上記導体パターンとを電気的に接続する導電性
    ポリマーからなるバンプと、 上記導体パターンを外部基板へ電気的に接続する手段
    と、を備えた半導体装置。
  2. 【請求項2】 上記導電性ポリマーからなるバンプが、
    導電性フィラーを混合した熱可塑性ポリイミド樹脂を主
    体として構成されている請求項1記載の半導体装置。
  3. 【請求項3】 上記導電性ポリマーからなるバンプが、
    導電性フィラーを混合した半反応性のエポキシ樹脂を主
    体として構成されている請求項1記載の半導体装置。
  4. 【請求項4】 上記絶縁基板を熱可塑性ポリイミド樹脂
    を主体として形成した請求項2又は3記載の半導体装
    置。
  5. 【請求項5】 上記半導体チップの主面と上記絶縁基板
    の第一の面との間に、熱可塑性ポリイミドを主体とする
    接着層を備え、該接着層により上記半導体チップを上記
    絶縁基板上に固定させた請求項1、2、3又は4記載の
    半導体装置。
  6. 【請求項6】 主面に複数の電極パッドを有する半導体
    チップと、 上記半導体チップの各電極パッド上に形成され、該電極
    パッドを当該半導体装置が実装される外部基板上の導体
    パターンへ電気的に接続するための導電性ポリマーから
    なるバンプと、を備えた半導体装置。
  7. 【請求項7】 上記導電性ポリマーからなるバンプが、
    導電性フィラーを混合した熱可塑性ポリイミド樹脂を主
    体として構成されている請求項6記載の半導体装置。
  8. 【請求項8】 上記導電性ポリマーからなるバンプが、
    導電性フィラーを混合した半反応性のエポキシ樹脂を主
    体として構成されている請求項6記載の半導体装置。
  9. 【請求項9】 上記半導体チップの主面に、熱可塑性ポ
    リイミドを主体とする接着層を形成し、該接着層により
    上記半導体チップを上記外部基板上に固定するようにし
    た請求項6、7又は8記載の半導体装置。
  10. 【請求項10】 主面に複数の電極パッドを有する半導
    体チップを形成する工程と、 導体パターンを備えた絶縁基板を形成する工程と、 上記半導体チップの各電極パッド上に、導電性ポリマー
    からなるバンプを形成する工程と、 上記絶縁基板上に、該絶縁基板の導体パターンと上記バ
    ンプとが接触するよう上記半導体チップをその主面を下
    にして載置する工程と、 熱圧着により上記導体パターンと上記バンプとを接続す
    る工程と、 上記導体パターンを外部基板へ電気的に接続する手段を
    形成する工程と、を含む半導体装置の製造方法。
  11. 【請求項11】 主面に複数の電極パッドを有する半導
    体チップを形成する工程と、 導体パターンを備えた絶縁基板を形成する工程と、 上記半導体チップの主面に、熱可塑性ポリイミド樹脂を
    主体とする膜を形成する工程と、 上記膜の電極パッド上の領域を除去する工程と、 上記半導体チップの各電極パッド上に、導電性ポリマー
    からなるバンプを形成する工程と、 上記絶縁基板上に、該絶縁基板の導体パターンと上記バ
    ンプとが接触するよう上記半導体チップをその主面を下
    にして載置する工程と、 熱圧着により上記膜と上記絶縁基板とを接着すると共
    に、上記導体パターンと上記バンプとを接続する工程
    と、 上記導体パターンを外部基板へ電気的に接続する手段を
    形成する工程と、 を含む半導体装置の製造方法。
  12. 【請求項12】 上記熱可塑性ポリイミド樹脂を主体と
    する膜を形成する工程の前に、 上記半導体チップの主面に、感光性ポリイミド樹脂を主
    体とする膜を形成する工程と、 上記膜の電極パッド上の領域を除去する工程と、を含む
    請求項11記載の半導体装置の製造方法。
JP31763797A 1997-11-04 1997-11-04 半導体装置及びその製造方法 Withdrawn JPH11145320A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31763797A JPH11145320A (ja) 1997-11-04 1997-11-04 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31763797A JPH11145320A (ja) 1997-11-04 1997-11-04 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11145320A true JPH11145320A (ja) 1999-05-28

Family

ID=18090387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31763797A Withdrawn JPH11145320A (ja) 1997-11-04 1997-11-04 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11145320A (ja)

Similar Documents

Publication Publication Date Title
KR100344929B1 (ko) 반도체장치의 제조방법
JP3597754B2 (ja) 半導体装置及びその製造方法
KR100294958B1 (ko) 반도체소자의장착구조
JP3554695B2 (ja) 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法
US7413926B2 (en) Methods of making microelectronic packages
US6841853B2 (en) Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns
US6597070B2 (en) Semiconductor device and method of manufacturing the same
JP3450238B2 (ja) 半導体装置及びその製造方法
US6838762B2 (en) Water-level package with bump ring
US6717252B2 (en) Semiconductor device
JP2001338947A (ja) フリップチップ型半導体装置及びその製造方法
JP3450236B2 (ja) 半導体装置及びその製造方法
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JPH11233687A (ja) サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法
KR20010070217A (ko) 반도체 장치 및 그 제조 방법
US20080122087A1 (en) Semiconductor device with no base member and method of manufacturing the same
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
US6911737B2 (en) Semiconductor device package and method
JP2004079716A (ja) 半導体用csp型パッケージ及びその製造方法
JPH1032307A (ja) 半導体装置及びその製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
US6649833B1 (en) Negative volume expansion lead-free electrical connection
EP0714553B1 (en) Method of forming electrically conductive polymer interconnects on electrical substrates
JP3686047B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104