KR20000067796A

KR20000067796A - 프로브 카드 및 반도체 장치의 시험방법

Info

Publication number: KR20000067796A
Application number: KR1019990047472A
Authority: KR
Inventors: 마루야마시게유끼
Original assignee: 아끼구사 나오유끼; 후지쯔 가부시끼가이샤
Priority date: 1999-04-16
Filing date: 1999-10-29
Publication date: 2000-11-25
Also published as: EP1045438A2; EP1045438A3; EP2023386A3; JP2000306961A; CN1271178A; EP1045438B8; TW425649B; EP2023386A2; CN1192422C; EP1045438B1; JP3565086B2; US6433563B1; DE60041299D1; KR100564046B1

Abstract

칩이나 CSP를 웨이퍼 상태로 시험할 때에, 각 칩이나 CSP의 전극패드와 항상 양호한 컨택트가 얻어지는 프로브 카드 및 반도체장치의 시험방법을 제공하는 것을 목적으로 한다.

유연성을 갖는 컨택트기판과, 상기 컨택트기판상에 소정의 배치로 설치된 복수의 컨택트전극군과, 상기 컨택트전극군 사이의 상기 컨택트기판상에 설치되어 컨택트전극이 형성된 영역의 상기 컨택트기판을 노출하는 개구부를 갖는 강성체와, 상기 컨택트기판상에 설치되어 상기 컨택트전극에 접속된 배선을 가지는 것을 특징으로 하는 프로브 카드에 의해 상기 과제를 해결할 수 있다.

Description

프로브 카드 및 반도체 장치의 시험방법{PROBE CARD FOR TESTING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE TEST METHOD}

본 발명은 웨이퍼상에 형성된 복수의 칩이나 칩 사이즈 패키지(chip size packages, 이하 CSP라 한다)를 웨이퍼 상태에서 동시에 시험하는 프로브 카드(probe card) 및 칩이 형성된 웨이퍼 또는 웨이퍼레벨 CSP(wafer level CSP) 등의 반도체 장치의 시험방법에 관한 것이다.

수지 등으로 봉지된 반도체장치의 형상을 반도체소자(이하, 칩이라 한다)에 최대한 가깝게 하기 위하여, 칩상에 돌기전극(bump electrode)에 의해 형성된 외부출력단자를 설치하고, 웨이퍼상태에서 적어도 돌기전극의 측면을 수지봉지하고, 그 후 각 칩으로 절단한 구조의 반도체 패키지가 제안되어 있다.(특개평 10-79362 참조; 미국 출원번호:09/029,608)

이 반도체장치를 시험할 때에, 절단된 후에 CSP를 개별적으로 시험하는 것보다도, 웨이퍼상태에서 일괄하여 시험하면 효율적으로 시험할 수 있다. 이것은 통상의 칩이 복수 형성된 웨이퍼에서도 동일하다고 할 수 있다. 본 발명은 칩이나 CSP가 복수 형성되어 있는 웨이퍼상태에서 각 칩을 시험하기 위한 프로브 카드 및 반도체장치의 시험방법에 관한 것이다.

도 1 내지 도 3은 종래의 CSP의 일예를 나타낸 도면으로서, 도 1은 그 단면도이고, 도 2는 도 1의 CSP가 개편(個片)으로 절단되기 전의 상태를 나타내며, 도 3은 도 2의 평면도이다.

도 1에 나타낸 CSP는 칩(1)상의 알루미늄패드(4) 이외의 영역이 질화실리콘막(2)으로 덮이고, 또한 그 위에 폴리이미드(polyimide)층(3)이 형성되어 있다. 칩위에 형성되어 있는 알루미늄전극패드(4)는 그대로의 배치로는 간격이 너무 좁아 시험시에 프로버(prober)가 접촉할 수 없거나, 실장시에 실장기판에 실장할 수 없다는 문제가 있다. 따라서, 폴리이미드층(3) 위에는 재배선층(5)이 형성되고 칩상의 적당한 위치에 배선되어 동돌기전극(copper bump electrode,6)에 접속되어, 알루미늄패드(4)의 간격이 넓게 되어 있다. 실장기판에 실장하기 위해서, 동돌기전극(6)상에 배리어메탈층(barrier metal layer,7)을 통해 땜납볼(solder ball,8)이 형성되어 있다.

도 1의 CSP를 제조할 경우에는, 웨이퍼상에 동돌기전극(6)을 형성한 후에, 적어도 동돌기전극(6)의 측면이 봉지되도록 수지층(9)을 형성한다. 그 후, 땜납볼(8)을 형성하고, 도 2에 나타낸 바와 같이, 다이싱라인(dicing line,12)을 따라 개편으로 절단한다.

그러나, CSP를 시험할 경우에, 개편으로 절단한 후에는 시험의 효율이 악화되므로, 절단되기 전의 도 3에 나타낸 상태에서 시험을 행하고자 하는 요망이 강하다.

도 3은 CSP가 웨이퍼상태로 형성되어 있는 상태를 나타내고, 웨이퍼(11)는 테이프(10)으로 지지되어 있다. 이 상태에서 각 칩의 전극패드(도시하지 않음)에 종래의 침으로 구성된 프로버를 대려고 하여도, 패드의 간격이 너무 좁아서 침을 대기가 매우 어렵다.

좁은 간격의 패드를 갖는 칩을 시험하는 일례로서 특개평 7-263504호에 나타낸 것과 같은 방법이 있다. 이것은 플렉서블시트(flexible sheet)상에 칩의 패드위치에 대응하는 컨택트를 형성하고, 이를 부압(負壓)에 의하여 칩의 패드에 눌러서 컨택트를 취하는 것이다.

그러나, 특개평 7-263504에는 종래 인식되지 않았던 문제로서 도 4에 나타낸 바와 같은 문제가 있다.

특개평 7-263504에 소개되어 있는 방법을 웨이퍼상태의 시험에 응용하고자 하면, 프로브 카드로서 컨택트기판(13)상에 웨이퍼(11)상의 각 칩에 대응하는 위치에 컨택트전극이 형성되어 있는 것을 사용하여 웨이퍼의 시험을 행하게 된다. 그리고, 시험시에 부압을 가하여 컨택트기판(13)과 웨이퍼(11)를 밀착시키면, 단부의 땜납볼(8a)과 컨택트기판은 접촉하지만, 중앙부의 땜납볼(8b)부분에는 컨택트기판이 부상하여 컨택트가 이루어지지 않는 문제가 있다.

또한, 단부의 땜납볼이 눌림으로 인하여, 단부의 볼일 수록 변형하기 쉬운 문제점도 있다.

또한, 불균일하게 컨택트기판이 잡아 당겨지므로, 국부적으로 시트가 늘어나 버리는 문제도 있다.

또한, 시트의 중앙부와 단부에서는, 웨이퍼와 시트의 열팽창율이 다르므로 단부로 갈수록 양자의 전극위치가 어긋나서 컨택트 불량을 일으키는 문제도 있다.

또한, 컨택트기판의 전극으로부터 신호선을 외부로 꺼내야 하지만, 시트가 기복하므로 단선할 염려도 있다.

이상의 문제점은 CSP를 웨이퍼상태에서 시험할 때뿐만이 아니라, 통상의 칩이 복수 형성된 웨이퍼를 웨이퍼상태로 시험할 때에도 마찬가지의 문제가 발생하고 있다.

따라서, 본 발명은 칩이나 CSP를 웨이퍼 상태에서 시험할 때에, 각 칩이나 CSP의 전극 패드와 항상 양호한 컨택트가 얻어지는 프로브 카드 및 반도체 장치의 시험방법을 제공하는 것을 목적으로 한다.

도 1은 본 발명의 시험대상이 되는 CSP를 설명하는 도면,

도 2는 본 발명의 시험대상이 되는 웨이퍼상태의 CSP를 설명하는 단면도,

도 3은 본 발명의 시험대상이 되는 웨이퍼 상태의 CSP를 설명하는 평면도,

도 4는 특개평 7-263504호의 방법을 웨이퍼상태의 시험에 응용한 경우의 문제점을 설명하는 도면,

도 5는 본 발명의 제1실시예의 분해사시도,

도 6은 본 발명의 프로브 카드의 측면도와 평면도,

도 7은 컨택트기판과 웨이퍼가 컨택트한 상태의 단면도,

도 8은 본 발명의 제1실시예의 작용을 나타낸 도면,

도 9는 본 발명의 제1실시예의 작용을 나타낸 도면,

도 10은 본 발명의 제1실시예의 변형예를 나타낸 도면,

도 11은 본 발명의 제1실시예의 변형예를 나타낸 도면,

도 12는 본 발명의 제1실시예의 변형예를 나타낸 도면,

도 13은 본 발명의 제1실시예의 변형예를 나타낸 도면,

도 14는 본 발명의 제1실시예의 변형예를 나타낸 도면,

도 15는 본 발명의 제1실시예의 변형예를 나타낸 도면,

도 16은 본 발명의 제1실시예의 변형예를 나타낸 도면,

도 17은 본 발명의 강성체, 컨택트기판, 웨이퍼의 고정방법을 설명하는 도면,

도 18은 도 17의 단면도를 나타내는 도면,

도 19는 컨택트기판을 시험 보드에 표면실장한 상태를 나타내는 도면,

도 20은 도 19의 단면도를 나타내는 도면,

도 21은 본 발명의 제2실시예를 나타내는 도면,

도 22는 본 발명의 제2실시예의 변형예를 나타내는 도면,

도 23은 본 발명의 제3실시예를 나타내는 도면,

도 24는 도 23의 단면도를 나타내는 도면,

도 25는 본 발명의 제3실시예의 변형예를 나타내는 도면,

도 26은 본 발명의 제4실시예를 나타내는 도면,

도 27은 본 발명의 제4실시예의 변형예를 나타내는 도면,

도 28은 본 발명의 프로브 카드와 컨택트기판을 위치맞춤시키는 기구를 나타내는 도면,

도 29는 도 28의 요부 확대단면도.

〈도면의 주요부호에 대한 설명〉

21 ... 웨이퍼, 22 ... 컨택트기판,

23 ... 강성체, 24 ... 컨택트전극,

25 ... 전극, 26 ... 개구부,

27 ... 변형, 28 ... 고무 시트,

29 ... 강성체, 30 ... 공간부,

31 ... 배선, 32 ... 외부접속단자,

33 ... 구멍, 34 ... 나사,

35 ... 웨이퍼 홀더, 36 ... 테스트 보드,

37 ... 단자, 40 ... 전극,

41 ... 비아, 42 ... 전극,

43 ... 전극, 44 ... 배선,

45 ... 외부접속단자, 50 ... 전극,

51 ... 비아, 52 ... 전극,

53 ... 퓨즈, 54 ... 전극,

55 ... 시험회로 칩, 60 ... 웨이퍼 홀더,

61 ... 실부, 62 ... 진공부,

63 ... 밸브, 64 ... 캐버티,

70 ... 위치맞춤장치, 71 ... 스테이지

72 ... 승강기구, 73 ... 진공발생부,

74 ... 가고정부, 75 ... 화상인식장치.

상기의 과제는 이하의 각 독립항에 대응하는 수단을 강구함으로써 해결할 수 있다.

청구항 1 기재의 발명에서는, 유연(flexible)성을 갖는 컨택트기판과, 상기 컨택트기판상에 소정의 배치로 설치된 복수의 컨택트전극군과, 상기 컨택트전극군 사이의 상기 컨택트기판상에 설치되어 컨택트전극이 형성된 영역의 상기 컨택트기판을 노출하는 개구부를 가지는 강성체와, 상기 컨택트기판상에 설치되어 상기 컨택트전극에 접속되는 배선을 가지는 것을 특징으로 하는 프로브 카드에 의해 상기 과제를 해결할 수 있다.

청구항 10 기재의 발명은 칩 영역에 대응하는 크기를 가지며 유연성을 가지는 컨택트기판과, 상기 컨택트기판상에 소정의 배치로 설치된 복수의 컨택트전극군과, 상기 컨택트전극군 사이의 영역에 설치되어 컨택트전극이 형성된 영역의 상기 컨택트기판을 노출하는 개구부를 가지는 강성체와, 상기 컨택트기판상에 설치되어 상기 컨택트전극에 접속되는 배선을 가지는 것을 특징으로 하는 프로브 카드에 의해 상기 과제를 해결할 수 있다.

청구항 11 기재의 발명은 컨택트기판과, 상기 컨택트기판상에 소정의 배치로 설치된 복수의 컨택트전극군과, 상기 컨택트전극군 사이의 상기 컨택트기판상에 설치되어 컨택트전극이 형성된 영역의 상기 컨택트기판을 노출하는 개구부를 가지는 강성체와, 상기 컨택트기판상에 설치되어 상기 컨택트전극에 접속되는 배선을 가지는 프로브 카드를 준비하는 공정과, 상기 프로브 카드의 컨택트전극을 칩이 형성된 웨이퍼에 밀착시켜 상기 컨택트전극과 칩의 외부전극을 접촉시키는 공정과, 상기 배선을 통해 웨이퍼상의 각 칩을 시험하는 공정을 가지는 것을 특징으로 하는 반도체장치의 시험방법에 의해 상기 과제를 해결할 수 있다.

상술한 각 수단은 다음과 같은 작용을 가진다.

청구항 1 기재의 프로브 카드는 프로브카드 전체로서의 강성(剛性)은 강성체에 의해 유지하면서, 개구부에 대응하는 영역의 컨택트기판상의 컨택트전극에 유연성(flexibility)을 부여할 수 있는 작용을 가진다.

또한, 개구부내의 컨택트기판은 유연성을 가지고 있으므로, 웨이퍼상의 범프(bump)의 높이가 다소 변동하더라도, 컨택트기판의 유연성에 의해 범프 높이의 변동을 흡수할 수 있어서, 컨택트 불량을 일으키는 일이 없다. 또한, 강성체는 격자(lattice) 상으로 형성되어 있으므로, 개구부를 갖지 않는 판(plate)상의 경우보다 웨이퍼의 두께방향의 이동이 용이하게 되어 범프 높이의 불균일로 인한 컨택트 불량은 이 점에서도 일어나기 어렵게 되어 있다.

또한, 강성체의 존재로 인하여, 각 칩에 대응하는 컨택트기판상의 각각의 컨택트전극은 격리되어 있으므로, 웨이퍼 주위에서 웨이퍼와 컨택트기판간의 열팽창계수의 불일치로 인한 변형(distortion)이 인근 영역의 컨택트전극에 미쳐서 위치 엇갈림으로 되어 누적하는 일이 없어서, 웨이퍼의 어떤 위치에서도 동일한 조건으로 접촉할 수 있다는 작용이 얻어진다.

또한, 청구항 10 기재의 프로브 카드는 컨택트기판이 각 개구부마다에 설치됨으로써, 컨택트전극이나 배선에 일부 불량이 생기더라도, 그 부분의 컨택트기판만을 교환하기만 하면 용이하게 프로브카드를 수리할 수 있다는 작용이 얻어진다.

또한, 청구항 11 기재의 반도체 장치의 시험방법은 사용하는 프로브카드가 개구부를 가지고, 개구부내의 컨택트기판이 유연성을 가지고 있으므로, 웨이퍼 상의 범프의 높이가 다소 변동하더라도, 컨택트기판의 유연성에 의해 범프 높이의 변동을 흡수할 수 있어서, 컨택트 불량을 일으키는 일 없이 웨이퍼를 시험할 수 있다는 작용이 얻어진다. 또한, 강성체는 격자상으로 형성되어 있으므로, 개구부를 가지지 않는 판상의 경우보다 웨이퍼의 두께방향의 이동이 용이하게 되어, 범프 높이의 불균일로 인한 컨택트 불량은 이 점에서도 발생하기 어렵게 되어 있다.

또한, 강성체의 존재로 인하여, 각 칩에 대응하는 컨택트기판상의 각각의 컨택트전극은 격리되어 있으므로, 웨이퍼의 주위에서 웨이퍼와 컨택트기판간의 열팽창계수의 불일치로 인한 변형이 인근 영역의 컨택트전극에 미쳐서 위치엇갈림으로 되어 누적하는 일이 없어서, 웨이퍼의 어떤 위치에서도 동일한 조건으로 접촉하여 웨이퍼를 시험할 수 있다는 작용이 얻어진다.

(발명의 실시형태)

다음으로, 본 발명의 프로브 카드 및 반도체 장치의 시험방법의 실시 형태에 대하여 도 5 ~ 도 29를 사용하여 설명한다.

(제1실시예)

도 5 ~ 도 20은 본 발명의 제1실시예를 설명하는 도면으로서, 도 5는 제1실시예의 프로브카드의 분해사시도를 나타내며, 도 6(a)는 도 5의 측면도를 나타낸 도면이고, 도 6(b)는 후술하는 컨택트기판(22)의 전극형성면에서 본 평면도이다.

도면에서, 부호 21은 복수의 CSP 또는 통상의 칩이 형성된 반도체 웨이퍼를 나타내고 있다. 이 웨이퍼(21) 상에 형성된 CSP 또는 칩(이하, 간단히 칩이라고 한다)은 전극(25)을 가지고 있으며, 이 위에는 범프(bump, 25a, 도 7 참조)가 형성되어 있으며, 이 범프(25a)는 개편(個片)으로 절단된 후에 실장기판에 탑재되기 위한 외부단자가 된다.

부호 22는 각 칩의 전극(25)과 전기적인 접속을 위한 컨택트전극(24)이 형성된 컨택트기판을 나타내며, 폴리이미드, 실리콘 고무 등으로 형성되어 있다. 이 컨택트기판은 두께 25~50㎛, 열팽창율이 10~1,000 정도이고, 응력이 가해질 때는 어느 정도의 유연(flexible)성을 가지고 있을 필요가 있다. 컨택트기판의 크기는 피시험 웨이퍼의 크기에 달렸지만, 웨이퍼가 8인치인 경우 400~500×400~500㎜ 정도이다.

도 6b에 나타낸 바와 같이, 컨택트전극(24)은 웨이퍼(21) 상의 각 칩의 전극(25)의 배치에 대응하여 형성되어 전극군을 구성하고 있다. 각 컨택트전극(24)은 배선(31)에 의해 컨택트기판(22)의 단부에 유도되고, 주연부에서 넓은 폭으로 형성된 외부접속단자(32)에 접속되어 있다. 배선(31)은 이점쇄선으로 나타낸 웨이퍼 대응영역의 바깥으로 향하여 연장되어 있으며, 컨택트기판의 단부에서 배선(31)의 간격은 충분히 넓혀져 있다. 넓은 폭으로 형성된 외부접속단자(32)에 의해 후술하는 시험 보드와 접속할 수 있다.

부호 23은 컨택트기판(22) 상에 설치된 세라믹으로 형성된 두께 3~5㎜, 열팽창율 3.5ppm의 강성체(23)를 나타내고 있다. 그 직경은 피시험 웨이퍼에 달렸지만, 웨이퍼가 8인치인 경우 이와 동일하거나 이보다 큰 것으로서, 직경 200㎜(8인치)~300㎜이다.

강성체는 열팽창율의 요구로 인해 피시험 웨이퍼가 베어웨이퍼(bare wafer)인 경우, 실리콘, 글라스 등이 적당하며, 피시험 웨이퍼가 웨이퍼레벨 CSP(wafer level CSP)인 경우, 글라스에폭시(glass epoxy)제 프린트판, 압연강판 등이 적합하다. 이 강성체(23)는 컨택트기판(22)에 형성된 컨택트전극(24)의 전극군 사이의 영역인 다이싱 라인(dicing line)에 대응하는 위치에 설치되며, 컨택트전극(24)이 형성된 영역의 컨택트기판(22)을 노출하는 개구부(26)를 가지고 있다. 도 6a에서는, 강성체(23)는 컨택트전극(24)이 형성되어 있는 면과는 반대측 면의 컨택트기판에 형성되어 있으나, 이 상태도 강성체가 컨택트전극군 사이의 컨택트기판상에 설치되어 컨택트전극이 형성된 영역의 컨택트기판을 노출하는 개구부를 가지는 상태를 나타내고 있다.

강성체(23)는 에폭시계의 열경화형 접착제에 의하여 컨택트기판(22)에 고정되거나, 핀에 의해 고정되어 있다. 도면에 나타낸 바와 같이, 강성체(23)는 칩형성영역 이외의 영역인 다이싱 라인에 대응하는 위치를 덮게 되므로, 강성체(26)는 격자상의 형상이 된다. 그리고, 각 개구부(26)는 웨이퍼상의 각 칩 영역에 대응하는 위치가 된다. 또한, 개구부(26)의 크기는 칩 영역보다 약간 크게 된다.

반도체 웨이퍼(21)는 그 표면의 복수의 칩에 주지의 웨이퍼 프로세스에 의해 전자회로가 형성되어 있으나, 그들 칩을 출하하기 전에, 번-인 시험(Burn-in Test)이나 기능시험(Function Test)이 필요하게 된다. 이들 시험을 각 칩이 각각 개편으로 절단하기 전에 행하기 위해서는, 웨이퍼 상에 형성된 각 칩 각각의 전극에 접속하는 어떤 수단이 필요하게 된다. 본 실시예에서는 그 수단으로서 강성체(23)를 수반하는 컨택트기판(22)으로 구성되는 프로브카드에 의해 실현하고 있다.

이 구성에 의하여, 프로브 카드 전체로서의 강성은 강성체(23)에 의해 유지되고, 또한 개구부(26)에 대응하는 영역의 컨택트전극이 형성된 컨택트기판(22)에 유연성을 부여할 수 있는 작용이 얻어진다. 컨택트기판은 웨이퍼의 다이싱 영역에 대응하는 영역에서 강성체에 의해 고정되어 열팽창의 영향이 인접 칩 영역에 미치는 일이 없으므로, 컨택트기판의 재질로서 열팽창율이 10~1,000과 같이 꽤 넓은 범위로 선택할 수 있다.

또한, 본 발명에서는 피시험 웨이퍼로서 베어웨이퍼와 CSP가 웨이퍼레벨로 형성되어 있는 것의 양쪽을 대상으로 하고 있어서, 이하 간단히 이들을 웨이퍼로서 취급한다.

이하, 웨이퍼상에 형성된 각 칩(웨이퍼레벨 CSP의 경우는 각 CSP)의 시험을 행하는 공정을 설명한다.

우선, 칩상의 전극(25)과 컨택트전극(24)의 위치맞춤을 하고, 웨이퍼 프로세스 종료후의 피시험 웨이퍼(21)상에 컨택트기판(22)을 겹쳐서 고정한다. 고정방법은 후술한다.

다음으로, 컨택트기판(22)상의 배선(31)을 통해 테스트 신호를 공급하여 웨이퍼(21) 상의 각 칩을 시험한다. 이 때, 번-인 시험이면, 웨이퍼를 고온, 다습의 환경에서 시험한다.

도 7은 웨이퍼(21)와 컨택트기판(22)을 접촉하여 시험하고 있는 상태를 나타낸다. 각 칩상의 범프(25a)는 컨택트기판(22)상에 설치된 컨택트전극(24)과 접촉하지만, 이 컨택트전극(24)은 강성체(23)의 개구부(26) 내의 컨택트기판상에 위치하고 있다. 이 구성에 의해, 개구부(26) 내의 컨택트기판은 유연성을 가지고 있으므로, 웨이퍼(21)상의 범프(25a)의 높이가 다소 변동하더라도 도 8에 나타낸 바와 같이 컨택트기판의 유연성에 의해 범프 높이의 변동(△h)을 흡수할 수 있어서 컨택트 불량을 일으키는 일이 없다.

본 발명에서 말하는 컨택트기판의 유연(flexible)성이라는 것은, 상술한 바와 같이 피시험 웨이퍼의 전극이나 범프와 컨택트기판의 전극이 접촉할 때에 컨택트기판이 범프의 위치의 변동을 흡수하도록 종, 횡방향으로 어느 정도 움직일 수 있는 상태를 의미한다.

또한, 강성체(23)는 격자상으로 형성되어 있으므로, 개구부를 가지지 않는 판상의 경우보다 웨이퍼의 두께방향의 이동이 용이하게 되어, 범프 높이의 불균일로 인한 컨택트 불량은 이 점에서도 일어나기 어렵게 되어 있다. 강성체의 두께가 얇으면 두께방향의 이동이 커지게 되고, 두꺼우면 반대로 작아지게 되므로, 필요에 따른 두께로 설정하면 좋다.

또한, 강성체(23)의 존재로 인하여, 각 칩에 대응하는 컨택트기판상의 각각의 컨택트전극(24)이 격리되어 있다. 이 구성에 의하여, 도 9에 나타낸 바와 같이, 웨이퍼(21)의 주위에서 웨이퍼(21)와 컨택트기판(22)간의 열팽창계수의 불일치로 인한 변형(27)이 인접 영역의 컨택트전극에 미치어 위치엇갈림으로 되어 누적하는 일이 없어서, 웨이퍼의 어느 위치에도 동일한 조건으로 접촉할 수 있다는 작용이 얻어진다. 가령, 위치 엇갈림이 1개의 칩 영역내에서 발생한다고 해도, 칩사이즈가 10㎜ 각(角)인 경우, 5㎜×10ppm×100℃ = 5㎛ 정도의 엇갈림으로서, 문제는 발생하지 않는다.(25℃~125℃에서의 번-인 시험의 경우)

더욱이, 강성체(23)가 컨택트기판을 칩영역마다 고정하고 있으므로, 웨이퍼와 접촉시킬 때에, 컨택트기판이 국부적으로 연장되거나 기복이 생기는 일이 없어져서 배선이 단선할 염려도 없게 된다.

번-인 시험과 같이 고온하에서 이루어지는 시험에서는 웨이퍼(21)와 컨택트기판(22)의 열팽창계수는 일치하는 것이 바람직하지만, 웨이퍼(21), 컨택트기판(22), 강성체(23)의 각각을 동일한 열팽창계수의 재질로 형성하는 것은 각각에 요구되는 기능이 다르므로 곤란하다. 그래서, 강성체(23)의 열팽창계수를 컨택트기판(22)보다도 웨이퍼(21)에 가깝게 하여 두면, 컨택트기판(22)은 상술한 바와 같이 그 유연성에 의해 어느 정도 휠 수 있으므로, 강성체(23)가 웨이퍼(21)와 같은 정도의 신축을 함으로써, 웨이퍼의 중앙부와 주위의 각 칩의 전극(25)과 컨택트전극(24)이 위치 엇갈림을 일으키는 것을 최소한으로 억제하는 작용이 얻어진다.

또한, 강성체(23)를 실리콘으로 형성하면, 피시험 웨이퍼와 완전히 동일한 열팽창계수의 강성체가 얻어진다. 강성체의 가공은 반도체 제조 프로세스와 마찬가지의 가공기술에 의해 형성된다.

또한, 피시험 웨이퍼가 웨이퍼레벨 CSP와 같이 외부단자의 사이즈가 베어 웨이퍼의 칩전극보다 상당히 클 경우에는, 열팽창에 의한 위치 엇갈림이 심각하지는 않으므로, 강성체를 강철이나 스테인리스 등의 금속으로 형성하여도 좋다.

도 10은 본 실시예의 변형예를 나타낸 도면이다. 도면에 나타난 바와 같이, 강성체(23)의 개구부에 실리콘 고무 등의 탄성체로 구성된 블록체(27)가 삽입되어 있다. 피시험 웨이퍼의 핀 수가 많아서 접촉하는 전체의 압력이 커질 경우, 컨택트기판 자신의 장력만으로는 견딜 수 없어서, 컨택트기판이 변형하는 문제가 있다. 이와 같은 경우에는, 블록체(27)를 사용함으로써, 컨택트기판의 강도를 보충하면서, 컨택트기판의 유연성을 유지할 수 있어서, 확실하게 피시험 웨이퍼의 전체의 전극과 컨택트기판의 전극을 접촉할 수 있는 작용이 얻어진다.

또한, 블록체(27)를 강성체(23)보다 약간 돌출시키면, 그 돌출부분을 가압함으로써, 피시험 웨이퍼의 전극에 대한 컨택트압력을 집중적으로 인가할 수 있다.

도 11은 본 실시예의 다른 변형예를 나타낸 도면이다. 이 변형예에서는, 컨택트기판으로서 고무시트(28)를 사용하고 있다. 이 구성에 의하여, 웨이퍼(21)상에 형성된 범프(25a)와 컨택트전극간의 접촉이 폴리이미드 등의 시트상의 컨택트기판에 비하여 소프트하게 되는 작용이 얻어진다.

도 12는 본 실시예의 또 다른 변형예를 나타낸 도면이다. 이 변형예에서는 강성체의 개구부로서, 각 칩의 대응하는 위치에 공간부(30)를 강성체(29)에 설치하고 있다. 컨택트기판(22)의 컨택트전극(24)은 이 공간부에 대응하는 위치에 설치되어 있으므로, 전술한 개구부(26)에 의한 컨택트기판의 유연성이 마찬가지로 공간부(30)에서 얻어짐과 동시에, 강성체(29)는 전체가 일체이므로 프로브 카드로서 높은 강성이 얻어지는 작용이 있다.

도 13, 도 14는 컨택트기판에 설치한 컨택트전극 및 배선에 대한 본 실시예의 변형예이다. 도 13에서는 컨택트전극상에 범프 등의 돌기전극(24a)을 형성하여 웨이퍼(21)상의 전극과 접촉시킨 것이다. 이 구성에 의하여, 웨이퍼상에 범프 등의 돌기전극이 형성되어 있지 않은 베어웨이퍼에 대해서도 웨이퍼레벨의 시험을 행할 수 있다는 작용이 얻어진다.

도 14는 컨택트기판(22)의 강성체(23)측에 배선(31) 및 외부접속단자(32)를 설치한 것이다. 이 구성에 의하여, 피시험 웨이퍼에 형성되어 있는 칩의 전극과 컨택트기판의 배선이 쇼트되는 것을 회피할 수 있다는 작용이 얻어진다.

도 15는 강성체(23)를 설치하는 위치의 변형예이다. 도면에 나타난 바와 같이, 강성체(26)가 컨택트전극군 사이의 컨택트기판상에 설치되며, 컨택트전극과 같은 측의 컨택트기판(22)상에 부착되고, 컨택트기판(22)과 웨이퍼(21)와의 사이에 위치하고 있다. 강성체(23)의 두께는 당연히 웨이퍼(21)상의 범프(25a)보다 얇을 필요가 있다. 개구부(26)는 컨택트기판(22)과 웨이퍼(21) 사이에 형성되게 되지만, 개구부에서의 컨택트기판의 유연성은 전술한 도 7의 상태와 다르지 않다. 또한, 강성체(23)는 칩 사이의 다이싱라인상에 위치하므로, 칩에 손상이 가해지는 일이 없다. 이와 같이 강성체를 컨택트기판과 웨이퍼 사이에 위치시킴으로써, 과잉의 압력이 피시험 웨이퍼에 가해지는 것을 방지하는 작용이 얻어진다.

도 16도 강성체(23)를 설치하는 위치의 변형예이다. 도면에 나타난 바와 같이, 강성체(23a,23b) 2개가 컨택트기판(22)의 양면에 설치되어 있다. 이 구성에 의하여, 컨택트기판과 피시험 웨이퍼 사이의 스페이서(spacer)로서의 기능을 강성체(23b)로 확보하고, 컨택트기판의 강성과 열팽창계수의 차를 보정하는 기능을 강성체(23a)로 확보하므로, 각각의 기능을 컨택트기판의 상하에 설치한 강성체로 최적으로 설정할 수 있다는 작용이 얻어진다.

다음으로, 웨이퍼(21), 컨택트기판(22), 강성체(23)의 접속에 대하여 설명한다.

도 17은 웨이퍼(21), 컨택트기판(22), 강성체(23)가 접속된 때의 분해사시도를 나타내며, 도 18은 삼자가 접속된 상태의 단면도를 나타내고 있다.

컨택트기판(22)의 웨이퍼(21)에 대응하는 영역의 주위에는 구멍(33a)이 형성되며, 웨이퍼(21)를 고정하고 있는 웨이퍼홀더(36)와 강성체의 주위에 형성된 구멍(33b)을 나사(34)로 웨이퍼(21), 컨택트기판(22), 강성체(23)를 체결하여 각각을 밀착시킨다.

도 17에 나타난 바와 같이, 웨이퍼(21)에 대응하는 영역의 주위에 강성체(23)를 고정함으로써, 컨택트기판의 주연부에 설치한 외부접속단자(32)를 플렉서블한 상태로 해 둘 수 있다. 이 구성에 의해 다음의 작용이 얻어진다.

도 19, 도 20은 이러한 작용을 설명하는 도면이다. 도 19는 컨택트기판의 주연부의 외부접속단자(32)를 번-인 보드 등의 테스트 보드(36)의 단자(37)에 표면실장한 상태의 사시도이고, 도 20은 이 상태의 단면도이다.

통상적으로, 번-인 시험이나 기능 시험에서는 실험에 필요한 신호를 공급하기 위한 시험 보드가 필요하다. 이 시험 보드에는 복수의 웨이퍼가 탑재되어 시험이 이루어진다. 이 때, 컨택트기판(22)과 시험 보드를 커넥터등을 통해 접속할 경우에는 그만큼 코스트가 상승하고 만다.

도 19, 도 20의 구성에 의하면, 컨택트기판의 주연부에 설치한 외부접속단자(32)가 플렉서블한 상태이므로, 컨택트기판(22)의 주연부의 외부접속단자(32)를 그대로 시험 보드(36)의 단자에 땜납 등에 의해 표면실장할 수 있어, 커넥터를 사용하지 않는 만큼 코스트를 줄일 수 있는 작용이 얻어진다.

(제2실시예)

도 21, 도 22는 본 발명의 제2실시예를 설명하는 도면이다.

본 실시예의 구성은 강성체의 구성을 제외하고는 전술한 제1실시예와 다르지 않으므로, 강성체 이외의 설명은 생략한다.

본 실시예의 강성체(23)는 도 21에 나타난 바와 같이 복수의 층으로 형성되어 있다. 각 층은 피시험 웨이퍼가 베어웨이퍼인 경우, 실리콘, 글라스(열팽창율: 0.5~9.0) 등으로 형성된다. 피시험 웨이퍼가 웨이퍼레벨 CSP인 경우, 땜납 볼(8, 도 1 참조)의 피치(pitch)는 재배선층(5)에 의해 칩상의 전극 피치보다 확대되어 있으므로, 컨택트기판의 열팽창에 대한 허용도가 커져서, 컨택트기판의 재질로서 글라스 에폭시제 프린트판, 압연강판 등을 사용할 수 있다. 강성체(23)의 각 층의 표면에는 동(copper)배선 패턴이 형성되고 필요에 따라 각 층간을 접속하기 위한 비아(via)가 형성되어 있다. 동배선 패턴이나 비아는 통상의 프린트기판 제조기술로 형성된다.

최하층(23a)은 저면에 전극(40)이 설치되고, 이에 대응하는 위치의 컨택트기판(22)상에서 배선(31)과 접속되어 있다. 전극(40)과 반대측의 최하층(23a)의 표면에는 배선층이 형성되고, 이것과 비아(41)가 접속되어 있다. 비아(41)는 중간층(23b, 23c)을 관통하여 최상층(23d)에 달하고 있다. 최상층(23d)의 표면에는 전극(42)이 설치되어 비아(41)와 접속되어 있다. 전극(42)은 강성체(23)의 상면에 설치되며 제1실시예의 컨택트기판 주연부의 외부접속단자(32)에 상당하고, 시험보드와 접속된다.

이 구성에 의하여, 컨택트기판만으로 배선을 인출하기에는 한계가 있던 것을, 강성체(23)의 표면에서 충분히 간격이 넓어진 전극(42)에서 컨택트기판(22)의 컨택트전극(24)으로부터의 신호를 꺼낼 수 있다는 작용이 얻어진다.

또한, 제1실시예와는 달리, 웨이퍼로부터의 신호를 강성체의 상면에서 꺼낼 수 있으므로, 피시험 웨이퍼의 표면에 형성된 칩의 전극과 컨택트전극으로부터의 신호를 꺼내는 배선이 쇼트되는 위험을 피할 수 있다는 작용도 얻어진다.

또한, 강성체(23)의 상면에서 웨이퍼로부터의 신호를 꺼내므로, 컨택트기판의 단부로 배선을 우회시킬 필요가 없어져서, 컨택트기판을 피시험 웨이퍼와 동등하거나 약간 클 정도로 소형화할 수 있는 작용이 얻어진다.

또한, 강성체(23)의 복수의 층내에 전원층이나 그라운드층을 형성함으로써, 넓은 배선층으로 이들을 공급할 수 있어서 고속시험에 대응할 수 있는 작용도 얻어진다.

더욱이, 강성체를 실리콘 웨이퍼로 구성하여 반도체 웨이퍼 제조프로세스에 의해 가공하면, 상술한 프린트판과 마찬가지 기능을 가지는 배선층이나 비아를 용이하게 고정밀도로 형성할 수 있다.

또한, 도 21에서는 강성체(23)가 4층으로 된 예를 나타냈지만, 층수는 이에 한정되지 않으며 단층이어도 좋다. 배선의 우회가 그다지 많지 않을 경우에는, 강성체가 단층이라도 충분히 대응할 수 있으며, 강성체의 상부에 전극을 배치함으로써 상술한 복수의 층의 경우와 마찬가지인 작용도 얻어진다.

도 22는 제2실시예의 변형예를 나타내며, 강성체를 복수의 층으로 형성함과 동시에 컨택트기판(22)의 주연부에도 외부접속단자(32)를 설치한 것이다.

강성체(23)는 도 21의 것과 마차가지로 복수의 층으로 구성되며, 최상층에 컨택트전극(24)으로부터의 신호가 전극(42)에 유도되어 있다. 더욱이, 컨택트기판(22)의 단부를 향하여 컨택트전극(24)의 신호가 배선(31)을 통해 외부접속단자(32)에 유도되어 있다.

컨택트전극(24)의 수가 많지 않을 경우에도, 웨이퍼로부터의 신호를 강성체(23)의 표면의 전극(42)과, 컨택트기판(22)의 주연부의 외부접속단자(32)에 유도함으로써, 충분한 간격을 가지고 전극(42)이나 외부접속단자(32)를 형성할 수 있는 작용이 얻어진다.

(제3실시예)

도 23~도 25는 본 발명의 제3실시예를 설명하는 도면이다.

본 실시예의 구성은 컨택트기판의 구성을 제외하고는 전술한 제1실시예와 다르지 않으므로 그 이외의 설명은 생략한다.

본 실시예의 컨택트기판(22a~22c)은 도면에 나타난 바와 같이 시험하는 칩에 대응하는 크기로 설정되어 있고, 칩보다 약간 큰 것으로 되어 있다. 각 컨택트기판(22a~22c)은 각각 그 표면에 컨택트전극(43)이 형성되며, 각 컨택트전극(43)에 배선(44)이 접속되어 컨택트기판(22a)의 주위에 유도되어 전극(45)에 접속되어 있다.

강성체(23)의 개구부(26)는 칩 영역에 대응하는 위치와 크기이며, 컨택트전극(43)이 형성되어 있는 영역의 컨택트기판을 노출하도록 형성되어 있다.

이와 같이 컨택트기판이 각 개구부마다 설치됨으로써, 컨택트전극(43)이나 배선(44), 전극(45)에 일부 불량이 생겨도, 그 부분의 컨택트기판만을 교환하는 것만으로 용이하게 프로브 카드의 수리가 가능해지는 작용이 얻어진다.

도 25는 본 실시예의 변형예로서, 컨택트기판(22e)을 피시험 웨이퍼의 일렬의 칩에 대응하는 일렬의 개구부(26)마다에 장방형으로 설치한 것이다. 이 구성에 의하여, 상술한 수리성을 가짐과 동시에, 장방형의 컨택트기판의 단부에 컨택트전극으로부터의 배선을 인출할 수 있는 작용이 얻어진다.

(제4실시예)

도 26, 도 27은 본 발명의 제4실시예를 설명하는 도면이다.

본 실시예의 구성은 강성체의 표면에 퓨즈나 저항 등의 과잉전류 제한소자, 시험회로를 설치한 점을 제외하고는 전술한 제1~제3실시예와 다르지 않으므로, 그 이외의 설명은 생략한다.

도 26은 강성체(23) 표면에 퓨즈(53)를 설치한 상태를 나타내고 있다. 강성체는 제2실시예에서 설명한 바와 같이 복수의 층(도시하지 않음)으로 형성되며, 웨이퍼로부터의 신호는 최하층 전극(50)에서 컨택트기판과 접속되어, 비아(51)를 통해 최상층 전극(52)에 유도되어 있다. 강성체(23)의 최상층은 비교적 그 면적에 여유가 있어서, 퓨즈를 설치함으로써 전극(54)의 배치에 문제를 일으키는 일은 없다.

퓨즈(53)의 일단은 전극(52)에 접속되고 타단은 전극(54)에 접속되어 있다. 전극(54)은 시험 보드에 접속되어 웨이퍼가 시험된다. 퓨즈는 불량의 칩이 있는 경우에 다른 양품의 칩에 악영향이 미치지 않도록, 퓨즈가 용해함으로써 전원공급을 정지시켜 양품의 칩을 보호하고 있다.

퓨즈 대신에 저항을 설치하여도, 이상이 있는 경우에 양품의 칩에 과잉의 전류가 흐르는 것을 제한하는 점에서 퓨즈와 마찬가지의 효과가 얻어진다.

또한, 강성체가 실리콘 웨이퍼를 가공하여 형성될 경우, 웨이퍼상에 퓨즈나 저항과 같은 소자를 주지의 웨이퍼 프로세스로 형성할 수 있다.

또한, 강성체는 본 실시예에서는 복수의 층으로 형성된 예로 설명하였으나, 단층으로 구성하여도 좋다.

도 27은 강성체(23) 표면에 시험회로 칩(55)을 탑재한 상태를 나타내고 있다. 강성체(23)는 도 26과 마찬가지로 복수의 층(도시하지 않음)으로 형성되며, 웨이퍼로부터의 신호가 최하층의 전극(50)에서 컨택트기판과 접속되어 비아(51)를 통해 강성체(25)의 상면 전극(52)에 유도되어 있다.

시험회로 칩(55)의 일단은 전극(50), 비아(51), 전극(52)을 통해 시험대상 칩의 전극과 접속되고, 타단은 도면에 나타난 바와 같이 별개의 경로로 역시 시험대상 칩의 다른 전극과 접속되어 있다.

칩 중에는 칩 자체 내에 시험회로를 내장하여 자체를 스스로 시험하는 것도 있다. 그러나, 이 경우에는 그 시험회로분만큼 칩 면적이 희생하게 되는 문제가 있다. 그래서, 도 27에 나타난 바와 같이, 시험회로 칩을 강성체(23)의 표면에 설치함으로써, 시험대상 칩, 즉 제품이 되는 칩 내에 시험회로를 설치할 필요가 없어져서 시험회로의 면적분만큼 칩의 사이즈를 작게 할 수 있다.

또한, 강성체를 실리콘 웨이퍼를 가공하여 형성할 경우, 웨이퍼상에 시험회로 칩을 주지의 웨이퍼 프로세스로 형성할 수 있다.

이하에 도 28, 도 29를 사용하여 각 실시예에서 설명한 프로브 카드와 웨이퍼의 고정방법 중, 부압을 이용하여 고정하는 방법에 대하여 설명한다.

도 28은 웨이퍼(21)와 프로브카드(22,23)를 위치맞춤하여 고정하는 위치맞춤장치(70)의 측면도이며, 71은 웨이퍼의 X, Y, θ의 위치를 조정하기 위한 스테이지(stage)이고, 72는 이들 스테이지를 상하 이동시키는 승강기구이다.

웨이퍼(21)와 프로브 카드를 고정하는 공정은, 우선 X, Y, θ 테이블상에 웨이퍼(21)를 지지한 웨이퍼 홀더(60)를 탑재한다.

다음으로, 컨택트기판의 단부를 가고정부(74)로 위치맞춤장치(70)에 고정하고, 웨이퍼(21)의 위치를 승강기구(72)에 의해 적당히 그 높이를 조정함과 동시에 X, Y, θ 테이블에 의해 더 미세조정하고, 웨이퍼(21)의 각 칩의 전극의 위치와 컨택트기판(24)을 위치맞춤시킨다. 이 때, 화상인식장치(75)에 의해 양자의 위치맞춤을 정밀하게 행한다.

다음으로, 승강기구(72)를 상승시켜 웨이퍼(21)를 컨택트기판(22)에 밀착시킨다. 이 상태로 부압을 가하여 웨이퍼(21)와 컨택트기판을 견고하게 밀착시킨다. 부압은 진공발생부(73)에 의해 공급되며, 웨이퍼홀더(60)의 측면에 설치된 밸브(63)를 통해 웨이퍼홀더에 도입된다. 밸브는 진공로(62)를 통해 웨이퍼홀더내의 웨이퍼를 탑재하고 있는 캐버티(64)로 통하고 있으며, 진공발생부(73)로부터 공급되는 부압은 이 캐버티(64)를 부압으로 한다.

도 29는 이 캐버티(64) 내가 부압으로 된 상태를 나타내는 확대도이다. 캐버티(64) 내가 부압이 되면, 컨택트기판(22)이 웨이퍼(21)측에 흡인되고, 웨이퍼(21) 상의 각 칩의 전극(25)과 컨택트전극(24)이 견고하게 밀착하여 전기적 도통이 이루어진다. 밸브(63)를 닫아도 캐버티(64)내의 부압은 실(seal)부(61)에 의해 유지되며, 웨이퍼와 컨택트기판간의 밀착은 유지된다. 이 후, 가고정부로 고정한 컨택트기판(22)을 분리하여도 컨택트기판과 웨이퍼의 밀착은 유지된다.

만약, 컨택트기판과 피시험 웨이퍼의 컨택트압력이 부족할 경우에는 진공에 의한 부압 외에 다른 기계적인 압력을 부가하여 컨택트압력을 보충하면 된다. 구체적으로는 도 17에 나타낸 방법을 사용하여, 웨이퍼, 컨택트기판, 강성체를 기계적으로 나사(34)로 고정하여 압력을 보충하면 된다.

또한, 도 28에서 설명한 위치맞춤장치(70)는 화상인식장치(75)가 컨택트기판(22)과 피시험 웨이퍼(21) 사이에 위치하고 있으나, 화상인식장치를 컨택트기판의 상부에 위치시켜, 컨택트기판을 투과하여 컨택트전극(24)과 웨이퍼(21) 상의 전극간의 위치맞춤을 행해도 좋다. 이에 의하여, 하나의 카메라로 양자의 위치맞춤을 행할 수 있는 작용이 얻어진다.

또한, 도 28, 도 29는 컨택트기판이 웨이퍼와 위치맞춤되지만, 도 19, 도 20에 나타난 바와 같이, 컨택트기판을 시험 보드에 표면실장한 것과 웨이퍼간의 위치맞춤을 행하여 웨이퍼를 시험하여도 좋다.

이상 설명한 바와 같이, 본 발명의 프로브 카드를 사용하면, 칩이나 CSP를 웨이퍼 상태로 시험할 때에, 각 칩이나 CSP의 전극 패드와 항상 양호한 컨택트가 얻어져서 신뢰성이 높은 반도체 장치의 시험방법을 제공할 수 있다.

Claims

유연성을 갖는 컨택트기판과,

상기 컨택트기판상에 소정의 배치로 설치된 복수의 컨택트전극군과,

상기 컨택트전극군 사이의 상기 컨택트기판상에 설치되며, 컨택트전극이 형성된 영역의 상기 컨택트기판을 노출하는 개구부를 갖는 강성체와,

상기 컨택트기판상에 설치되어, 상기 컨택트전극에 접속되는 배선

을 가지는 것을 특징으로 하는 프로브 카드.
제1항에 있어서,

상기 강성체의 열팽창계수가 상기 컨택트기판보다도 실리콘에 가깝거나 실리콘과 동일한 것을 특징으로 하는 프로브 카드.
제1항에 있어서,

상기 컨택트기판이 폴리이미드 또는 고무시트로 된 것을 특징으로 하는 프로브 카드.
제1항에 있어서,

상기 배선이 상기 컨택트기판의 단부로 인출됨과 동시에, 상기 배선보다 폭이 넓은 외부접속단자에 접속되어 있는 것을 특징으로 하는 프로브 카드.
제1항에 있어서,

컨택트전극상에 돌기전극을 설치한 것을 특징으로 하는 프로브 카드.
제1항에 있어서,

상기 강성체가 상기 컨택트전극과 동일한 측의 상기 컨택트기판상에 설치되어 있는 것을 특징으로 하는 프로브 카드.
제1항에 있어서,

상기 강성체가 단수 또는 복수의 층으로 구성되며, 상기 강성체의 저면에 상기 컨택트기판상의 상기 배선과 접속되는 제1전극을 가지며, 상기 강성체의 상면에 상기 제1전극과 접속된 제2전극을 가지는 것을 특징으로 하는 프로브 카드.
제7항에 있어서,

상기 강성체가 프린트기판 또는 실리콘 웨이퍼로 형성되는 것을 특징으로 하는 프로브 카드.
제7항에 있어서,

상기 강성체의 표면에 과잉전류 제한소자 또는 시험회로 칩을 탑재하여, 상기 제2전극과 접속하는 것을 특징으로 하는 프로브 카드.
피시험 칩의 영역에 대응하는 크기를 가지며, 유연성을 가지는 컨택트기판과,

상기 컨택트기판상에 소정의 배치로 설치된 복수의 컨택트전극군과,

상기 컨택트전극군 사이의 영역에 설치되어, 컨택트전극이 형성된 영역의 상기 컨택트기판을 노출하는 개구부를 가지는 강성체와,

상기 컨택트기판상에 설치되어, 상기 컨택트전극에 접속되는 배선

을 가지는 것을 특징으로 하는 프로브 카드.
컨택트기판과, 상기 컨택트기판상에 소정의 배치로 설치된 복수의 컨택트전극군과, 상기 컨택트전극군 사이의 상기 컨택트기판상에 설치되어 컨택트전극이 형성된 영역의 상기 컨택트기판을 노출하는 개구부를 가지는 강성체와, 상기 컨택트기판상에 설치되어 상기 컨택트전극에 접속되는 배선을 가지는 프로브 카드를 준비하는 공정과,

상기 프로브 카드의 컨택트전극을 칩이 형성된 웨이퍼에 밀착시켜, 상기 컨택트전극과 칩의 외부전극을 접촉시키는 공정과,

상기 배선을 통해 웨이퍼상의 각 칩을 시험하는 공정

을 가지는 것을 특징으로 하는 반도체장치의 시험방법.
제11항에 있어서,

상기 프로브 카드의 컨택트전극을 칩이 형성된 웨이퍼에 밀착시킬 때에, 진공흡인에 의한 부압에 의해 양자를 밀착시키는 공정을 가지는 것을 특징으로 하는 반도체장치의 시험방법.
제11항에 있어서,

상기 강성체의 열팽창계수가 상기 컨택트기판보다도 실리콘에 가까운 것을 특징으로 하는 반도체장치의 시험방법.
제11항에 있어서,

상기 강성체를 제1고정부재로 고정하고, 상기 웨이퍼를 제2고정부재로 고정하여, 상기 컨택트기판을 상기 제1 및 제2고정수단의 사이에 배치하여 고정하는 공정을 가지며, 상기 컨택트기판 주연부의 외부접속단자를 시험보드에 표면실장하는 공정을 가지는 것을 특징으로 하는 반도체장치의 시험방법.
제11항에 있어서,

상기 컨택트기판이 상기 웨이퍼의 각 칩에 대응하는 크기인 것을 특징으로 하는 반도체장치의 시험방법.
제11항 내지 제15항 중 어느 한 항에 있어서,

웨이퍼의 각 칩상에 돌기전극이 설치되고, 적어도 상기 돌기전극의 측면이 웨이퍼상태에서 수지봉지되어 있는 웨이퍼를 시험대상으로 하는 것을 특징으로 하는 반도체장치의 시험방법.