KR100214522B1 - 버텀 리드형 반도체 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명은 버텀 리드형 반도체 패키지 및 그 제조방법에 관한 것으로, 종래에는 단자부재의 높이가 낮아 열방출성이 저하되는 것은 물론 상기 패키지를 제조하는 과정에서 하형의 상단면에 버텀 리드가 얹혀진 상태에서 몰딩되므로 그 하형과 버텀리드의 사이로 에폭씨가 스며들어 상기 버텀 리드의 하단면에 프레쉬가 형성되고, 이로 인해 별도의 디프레쉬 공정이 추가되어야 하는 문제점도 있었던바, 본 발명에서는 단자공이 구비된 버텀형 리드를 이용하여 통상적인 반도체 패키지를 형성하고, 그 단자공에 미리 제작된 솔더볼을 부착하며, 그 솔더볼이 부착된 반도체 패키지를 피씨비 기판에 리플로우 공정을 통해 실장함으로써, 상기 솔더볼의 높이 만큼 열방출성이 향상되고, 별도의 디프레쉬 공정을 추가하지 않아도 되는 것은 물론 상기 패키지를 피씨비 기판에 실장하는 과정에서도 버텀 리드의 단자부재와 기판의 랜드가 오정열 없이 견고하게 결합되는 효과가 있다.

Description

버텀 리드형 반도체 패키지 및 그 제조방법

본 발명은 버텀 리드(Bottom Lead)형 반도체 패키지에 관한 것으로, 특히 버텀 리드에 하측으로 솔더볼(Solder Ball)을 돌출, 형성하여 피씨비(PCB) 기판에 실장하므로써, 칩에서 발생되는 열이 충분히 방출되도록 하고, 별도의 디프레쉬(Deflash) 공정을 생략하고도 솔더의 결합성을 향상시키는 것은 물론 상기 반도체 패키지와 피씨비 기판 사이에 오정열을 미연에 방지할 수 있는 버텀 리드형 반도체 패키지 및 그 제조방법에 관한 것이다.

일반적인 버텀 리드형 반도체 패키지는 도1에 도시된 바와 같이, 반도체 칩(1)과, 그 반도체 칩(1)의 하단면 양측에 절연접착제(2)를 이용하여 결합되고 소정위치에서 절곡되어 상기 칩(1)과 평행하게 배치되는 리드프레임(3)과, 그 리드프레임(3)의 상단면과 상기 칩(1)의 패드(미도시)를 전기적으로 연결시켜주는 골드 와이어(4)와, 상기 칩(1)을 외부로부터의 열적, 기계적, 화학적 충격을 보호하기 위한 에폭씨(EMC ; Epoxy Molding Compound)(5)로 몰딩되어 있다. 이때, 상기 리드프레임(3)은 그 일측 하단면이 노출되어 단자부재(3a)의 역할을 하는 버텀 리드로 구성되고, 이 단자부재(3a)는 후에 피씨비 기판의 랜드(도2 및 도3에 도시)에 결합되어 전기적으로 연결되도록 하고 있다.

여기서, 상기와 같이 구성되는 반도체 패키지를 제조하기 위하여는, 반도체 칩(1)의 하단면 양측에 절연접착제(2)로 버텀 리드(3)의 일측 상단면을 부착하고, 그 각 버텀 리드(3)는 타측 상단면에는 골드 와이어(4)로 상기 칩(1)과 본딩하여 전기적으로 연결된 후에 소정형상의 금형에 얹고 에폭씨(5)로 몰딩하며, 그 몰딩공정이 끝난 패키지의 단자부재(3a)에 부착된 몰드 프레쉬(Mold Flash)를 제거한 다음에 상기 단자부재(3a)의 표면을 전기도금을 실시하여 표면보호는 물론 피씨비에 기판에 표면실장시 단자부재(3a)가 피비씨의 랜드에 견고하게 결합되도록 한다. 다음, 상기와 같은 플래팅(Plating)공정이 완료되면, 트리밍(Trimming)공정을 통해 각 패키지 유니트를 상호 연결시키는 아웃리드를 절단하여 패키지를 완성하는 것이었다.

상기와 같이 구성된 종래의 패키지를 피씨비 기판에 실장하는 과정은 도2 및 도3에 도시된 바와 같다.

즉, 상기 반도체 패키지의 단자부재(3a)가 접촉하게 되는 피씨비 기판(6)의 상단면에 랜드(Land)(6a)를 형성하고, 그 랜드(6a)를 제외한 피씨비 기판(6a)상에 솔더 마스크(Solder Mask)를 얹은 다음에 그 위에 솔더 패스트(Solder Paste)(7)를 도포(Screen Printing)하며, 상기 피씨비 랜드(6a)의 상단면에 솔더 패스트(7)가 도포되면 픽 앤 플레이스(PIck ＆ Place)공정을 통해 상기 패키지의 단자부재(3a)를 랜드(6a)의 솔더 패스트(7) 상단면에 얹어 결합한 다음에 리플로우(Reflow)공정을 통해 솔더링 되면서 반도체 패키지의 단자부재와 피씨비의 랜드(6a)는 전기적으로 연결되는 것이었다.

그러나, 상기와 같은 종래의 패키지에서는 단자부재(3a)의 높이가 낮아 열방출성이 저하되는 문제점이 있었다.

또한, 상기 패키지를 제조하는 과정에서는 하형(미도시)의 상단면에 버텀 리드(3)가 얹혀진 상태에서 몰딩되므로 그 하형(미도시)과 버텀 리드(3)의 사이로 애폭씨(5)가 스며들어 상기 버텀 리드(3)의 하단면에 프레쉬가 형성되고, 이로 인해 별도의 디프레쉬 공정이 추가되어야 하는 문제점도 있었다.

따라서, 본 발명의 목적은 단자부재의 높이에 의한 열방출성 저하를 미연에 방지할 수 있는 반도체 패키지를 제공하는데 있다.

또한, 본 발명의 목적은 버텀 리드의 단자부재에 별도의 디프레쉬 공정을 추가하지 않아도 되는 반도체 패키지의 제조방법를 제공하는데 있다.

제1도은 종래의 버텀 리드형 반도체 패키지를 보인 종단면도.

제2도는 종래의 피씨비 기판을 보인 종단면도.

제3도은 종래의 버텀 리드형 반도체 패키지가 피씨비 기판에 실장된 상태를 보인 종단면도.

제4도 및 제5도는 본 발명에 의한 버텀 리드형 반도체 패키지를 보인 종단면도.

제6도은 본 발명의 버텀 리드형 반도체 패키지를 성형하기 위한 금형의 일례를 보인종단면도.

제7a도 및 제7b도는 본 발명의 버텀 리드형 반도체 페키지를 피씨비 기판에 실장하는 과정을 보인 종단면도.

* 도면의 주요부분에 대한 부호의 설명

30 : 버텀형 리드프레임 31 : 단자공

50 : 솔더볼 70, 70' : 하형, 상형

71 : 마개용 돌기

이와 같은 본 발병의 목적을 달성하기 위하여, 반도체 칩과, 그 반도체 칩의 저면에 절연접착제로 부착되는 버텀 리드와, 그 버텀 리드와 결합되어 전기잔자를 이루는 단자부재와, 상기 반도체 칩과 버텀 리드를 전기적으로 연결시키는 와이어 부재와, 상기 칩 및 버텀리드 그리고 와이어 부재를 함께 감싸 외부의 충격으로부터 보호하는 몰딩부로 이루어지는 버텀 리드형 반도체 패키지에 있어서; 상기 버텀 리드에 단자공이 형성되고, 그 단자공에 단자부재가 저면측으로 돌출되도록 삽입되어 전기적으로 연결되는 것을 특징으로 하는 버텀 리드형 반도체 패키지가 제공된다.

또한, 리드프레임에 단자공을 형성시키는 단계와, 그 리드프레임을 반도체 칩의 저면에 절연 접착시키는 단계와, 상기 리드프레임의 상면과 반도체 칩의 패들을 와이어 부재로 연결시키는 단계와, 상기 리드프레임의 단자공을 빈 공간으로 유지한 상태에서 금형에 삽입시켜 몰딩부를 형성시키는 단계와, 상기 금형을 벗겨내고 리드프레임의 단자공에 단자부재를 형성시키는 단계로 진행함을 특징으로 하는 버텀 리드형 반도체 패키지의 제조방법이 제공된다.

이하. 본 발명에 의한 버텀 리드형 반도체 패키지를 첨부된 도면에 도시된 일실시예에 의거하여 상세하게 설명한다.

도4 및 도5에 도시된 바와 같이 본 발명에 의한 반도체 패키지는, 반도체 칩(10)과, 그 반도체 칩(10)의 하단면 양측에 절연접착제(20)로 부착되고 그 일측에 단자공(31)이 형성된 다수개의 버텀 리드(30)와, 그 각 버텀 리드(30)의 단자공(31)에 부착되어 하측으로 돌출, 형성되는 단자부재인 솔더볼(Solder Ball)(40)과, 상기 버텀 리드(30)의 상단면과 반도체 칩(10)의 패드(미도시)를 전기적으로 연결시켜주는 골드와이어(50)와, 상기 칩(10)을 감싸 외부의 충격으로부터 보호하기 위한 몰딩부(60)로 구성된다,

또한, 상기 단자공을 빈 공간으로 유지하기 위하여는 도6에 도시된 바와 같이 금형이 사용되는데, 그 금형은 소정의 패키지 형상으로 형성된 상, 하형(70,70')으로 구분되고, 그 하형(70)의 공간부 상단면에는 상기 단자공(31)에 각각 대응, 삽입되는 마개용 돌기(71)가 다수개 형성된다.

상기와 같이 구성되는 본 발명의 반도체 패키지를 제조하여 피씨비 기판에 실장하는 과정은 다음과 같다.

즉, 상기 반도체 칩(10)의 저면 양측에 절연접착제(20)를 부착하고, 그 절연접착제(20)의 저면에 단자공(31)이 형성된 리드프레임(30)을 다수개 부착하며, 그 리드프레임(30)의 상면과 상기 반도체 칩(10)의 패드 사이에 골드 와이어(40)을 연결하고, 상기 리드프레임(30)의 단자공(31)을 각각 하형(70)의 마개용 돌기(71)에 삽입시킨 후 상형(70' )를 닫고 금형내에서 몰딩하며, 상기 금형을 벗겨낸 상태에서 단자공(31)에 별도로 제작된 솔더볼(60)을 부착하고, 도7a 및 도7b에 도시된 바와 같이, 그 솔더볼(60)을 피씨비 기판(80)의 랜드(81)상에 형성된 솔더 패이스트(90)에 픽 앤 플레이스를 하여 리플로우하여 실장하는 것이다.

여기서, 상기 솔더볼(60)을 형성시키기 위하여 솔더 패이스트(90)를 스크린 프린팅하여 형성하는 것도 유용하다.

이렇게, 상기 버텀 리드(30)에 별도의 솔더볼(50)이 장착되므로 버텀 리드(30)와 기판80의 간격이 넓어져 열방출이 향상되고, 그 제조과정에서도 상기 솔더볼(50)이 돌출되므로 버텀 리드(30)에 몰딩제(60)의 일부가 뭍더라도 별도의 리플레쉬공정이 불필요하게 되어 생산성이 향상될 수 있다.

또한, 상기 솔더볼(50)은 리드프레임(30)에 직접 삽입되어 결합되므로 그 결합성이 현저하게 향상되는 것은 물론, 상기 패키지의 실장시 그 패키지의 저면측으로 돌출되는 솔더볼(50)의 측면이 리드프레임(30)의 단자공(31)에 결합되어 횡방향 지지되므로 패키지가 외부로부터 횡방향 힘을 받더라도 솔더볼(50)이 리드프레임(30)으로부터 떨어질 염려가 훨씬 감소하게 된다.

이상에서 설명한 바와 같이 본 발명에 의한 버텀 리드형 반도체 패키지 및 그 제조방법은, 단자공이 구비된 버텀형 리드를 이용하여 통상적인 반도체 패키지를 형성하고, 그 단자공에 솔더볼을 삽입하여 부착하며, 그 솔더볼이 부착된 반도체 패키지를 피씨비 기판에 리플로우 공정을 통해 실장함으로써, 상기 솔더볼의 높이 만큼 열방출성이 향상되고, 별도의 디프레쉬 공정을 추가하지 않아도 되는 것은 물론 상기 패키지를 피씨비 기판에 실장하는 과정에서도 버텀 리드의 단자부재와 기판의 랜드가 오정열 없이 견고하게 결합되는 효과가 있다.

Claims (6)

1. 반도체 칩과, 그 반도체 칩의 저면에 절연접착제로 부착되는 버텀 리드와, 그 버텀 리드와 결합되어 전기단자를 이루는 단자부재와, 상기 반도체 칩과 버텀 리드를 전기적으로 연결시키는 와이어 부재와, 상기 칩 및 버텀리드 그리고 와이어 부재를 함께 감싸 외부의 충격으로부터 보호하는 몰딩부로 이루어지는 버텀 리드형 반도체 패키지에 있어서; 상기 버텀 리드에 단자공이 형성되고, 그 단자공에 단자부재가 저면측으로 돌출되도록 삽입되어 전기적으로 연결되는 것을 특징으로 하는 버텀 리드형 반도체 패키지.
2. 제1항에 있어서 상기 단자부재는 그 돌출된 부위가 적충될 기판의 랜드에 소정높이를 갖도록 하여 연결되는 솔더볼(Solder Ball)인 것을 특징으로 하는 버텀 리드형 반도체 패키지.
3. 리드프레임에 단자공을 형성시키는 단계와, 그 리드프레임을 반도체 칩의 저면에 절연 접착시키는 단계와, 상기 리드프레임의 상면과 반도체 칩의 패들을 와이어 부재로 연결시키는 단계와, 상기 리드프레임의 단자공을 빈 공간으로 유지한 상태에서 금형에 삽입시켜 몰딩부를 형성시키는 단계와, 상기 금형을 벗겨내고 리드프레임의 단자공에 단자부재를 형성시키는 단계로 진행함을 특징으로 하는 버텀 리드형 반도체 패키지의 제조방법.
4. 제3항에 있어서, 상기 버텀 리드의 단자공에 미리 제작된 솔더볼을 부착하여 단자부재를 형성시키는 것을 특징으로 하는 버텀 리드형 반도체패키지의 제조방법.
5. 제3항에 있어서, 상기 버텀 리드의 단자공에 솔더 패이스트를 스크린 프린팅하여 단자부재를 형성시키는 것을 특징으로 하는 버텀 리드형 반도체 패키지의 제조방법.
6. 제3항에 있어서, 상기 금형의 하형 캐비티 바닥에 마개용 돌기를 미리 형성시키고, 몰딩단계에서 그 마개용 돌기를 버텀 리드의 단자공에 대응 삽입시킨 다음 몰딩제를 주입하여 상기한 단자공이 빈 공간으로 유지되도록 하는 것을 특징으로 하는 버텀 리드형 반도체패키지의 제조방법.