KR100246317B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100246317B1
KR100246317B1 KR1019960066128A KR19960066128A KR100246317B1 KR 100246317 B1 KR100246317 B1 KR 100246317B1 KR 1019960066128 A KR1019960066128 A KR 1019960066128A KR 19960066128 A KR19960066128 A KR 19960066128A KR 100246317 B1 KR100246317 B1 KR 100246317B1
Authority
KR
South Korea
Prior art keywords
package
contact portion
semiconductor package
substrate
present
Prior art date
Application number
KR1019960066128A
Other languages
English (en)
Other versions
KR19980047619A (ko
Inventor
강성모
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960066128A priority Critical patent/KR100246317B1/ko
Publication of KR19980047619A publication Critical patent/KR19980047619A/ko
Application granted granted Critical
Publication of KR100246317B1 publication Critical patent/KR100246317B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것이다. 종래에는 반도체 패키지를 실장시킬 수 있는 컨택트부가 패키지 하면에 범프(bump)나 볼(ball) 형태로 형성되어 있으나 이러한 컨택트부는 외부로 돌출되어 있기 때문에 취급할 때 훼손되는 문제점이 발생하였고 인쇄회로기판에 실장할 때 컨택트 저항이 발생하는 문제점이 있었다. 본 발명은 패키지의 하면에 부착되는 컨택트부를 패키지의 내측으로 오목하게 형성된 함몰형으로 형성함으로써 패키지의 취급에 따른 컨택트부의 훼손을 방지할 수 있으며, 컨택트부의 컨택트 저항을 감소시키고 패키지의 길이를 최소화할 수 있는 것이다.

Description

반도체 패키지
본 발명은 반도체 패키지에 관한 것으로, 특히 패키지를 실장시킬 수 있는 컨택트부를 함몰형으로 형성하여 패키지를 실장시킬 때 컨택트부의 컨택트 저항을 줄이고 취급에 적당하도록 한 반도체 패키지에 관한 것이다.
일반적인 종래의 반도체 패키지는 제1(a)도에 도시한 바와 같이 패키지(100)를 실장시킬 경우 전기적인 접속이 되도록 패키지(100)의 외부 단자 역할을 하는 아웃 리드(110)가 패키지(100)의 외부로 노출되어 있다.
그러나 상기와 같은 반도체 패키지는 아웃 리브(110)가 핀 형상이기 때문에 외부의 충격을 받으면 쉽게 아웃 리브(110)가 훼손되는 문제점이 있었다.
따라서 이와 같은 문제점을 보완하기 위해 비지에이 패키지(ball grid array package, BGA package)가 개발되어 널리 사용되었는데 상기 비지에이 패키지는 제1도에 도시한 바와 같이, 다층 회로기판으로 형성된 서브스트레이트(10a)와, 상기 서브스트레이트(10a)의 상면에 접착제로 부착된 칩(11)과 상기 칩(11)의 상면에 형성된 칩 패트(12)와 서브스트레이트(10a)의 리드 패턴(14)을 연결하는 와이어(13)와, 상기 칩(11)과 와이어(13)를 감싸는 일정 면적을 덮도록 에폭시로 몰딩된 몰딩부(15)로 구성되며, 상기 서브스트레이트(10a)의 하면에는 외부 단자(16a)가 설치되어 있다.
상기와 같은 비지에이 패키지는 전기적인 접속을 가능하게 하는 외부 단자(16a)가 볼(ball)의 형상이기 때문에 외부 충격에 강한 이점이 있었다.
그러나 상기와 같은 종래의 비지에이 패키지는 볼 형상의 외부 단자(16a)가 패키지의 외부로 돌출되어 있기 때문에 패키지를 취급할 때 훼손되거나 인쇄회로기판에 패키지를 실장할 때 컨택트 저항이 발생하는 문제점이 있었다.
따라서 본 발명은 상기와 같은 종래의 문제점을 감안하여 안출한 것으로서, 패키지의 하면에 설치되어 외부 단자로 쓰이는 컨택트부를 내측으로 함몰된 형상으로 하여 패키지의 취급에 따른 컨택트부의 훼손을 방지할 수 있으며, 컨택트 저항을 감소시키고 패키지의 길이를 최소화할 수 있는 반도체 패키지를 제공하는데 그 목적이 있다.
제1도는 종래 비지에이형(BGA type) 반도체 패키지를 도시한 종단면도.
제1(a)도는 종래 반도체 패키지의 다른 예를 도시한 종단면도.
제2도는 본 발명에 의한 반도체 패키지를 도시한 종단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 서브스트레이트 11 : 반도체 칩
12 : 칩 패드 13 : 와이어
14 : 리드 패턴 15 : 몰딩부
16 : 범프
상기와 같은 본 발명의 목적을 달성하기 위하여 패키지의 하면에 부착되는 컨택트부가 서브스트레이트의 하면에 패키지의 내측으로 오목하게 형성된 홈과, 상기 홈의 내주면에 형성되는 범프로 구성되어 취급시 외부와 접촉되지 않고 컨택트 저항을 감소시킬 수 있도록 구성됨을 특징으로 하는 반도체 패키지가 제공된다.
이하, 본 발명의 반도체 패키지를 첨부한 도면을 참조로 하여 상세히 설명하면 다음과 같다.
본 발명의 반도체 패키지는 제2도에 도시한 바와 같이 다층 회로기판으로 형성된 서브스트레이트(10)와, 상기 서브스트레이트(10)의 상면에 접착제로 부착된 칩(11)과, 상기 칩(11)의 상면에 형성된 칩 패드(12)와 서브스트레이트(10)의 리드 패턴(14)을 연결하는 와이어(13)와, 상기 칩(11)과 와이어(13)를 포함하는 일정 면적을 덮도록 에폭시로 몰딩된 몰딩부(15)로 구성되는 종래의 비지에이 패키지와 동일하다.
본 발명의 반도체 패키지는 외부와 전기적인 접속을 이루는 컨택트부(16)가 패키지의 하면에 내측으로 오목하게 형성된 함몰형으로 된다.
상기 컨택트부(16)는 서브스트레이트(10)의 하면에 오목한 홈을 형성하고 나서 일정 두께의 범프를 상기 홈의 외면에 부착하는 것으로 이루어진다.
따라서 상기 컨택트부(16)는 패키지의 외부로 돌출하지 않고 내측면에 형성된다.
이와 같은 본 발명의 반도체 패키지를 실장시키기 위해서는 패키지가 실장되는 기판의 단자를 외부로 볼록하게 형성하여 상기 패키지의 함몰된 컨택트부(16)와 접속이 가능하게 하거나, 기판의 단자와 패키지의 컨택트부(16) 사이에 포고핀(pogo pin)을 넣어 접속시키는 방법을 사용하여 실장한다.
본 발명의 반도체 패키지에 의하면 패키지와 기판의 컨택트 길이를 최소화하여 실장시 컨택트 저항을 감소시키고 패키지의 취급에 따른 컨택트부의 훼손을 방지할 수 있는 효과가 있다.

Claims (1)

  1. 패키지의 하면에 부착되는 컨택트부가 서브스트레이트의 하면에 패키지의 내측으로 오목하게 형성된 홈과, 상기 홈의 내주면에 형성되는 범프로 구성되어 취급시 외부와 접촉되지 않고 컨택트 저항을 감소시킬 수 있도록 구성됨을 특징으로 하는 반도체 패키지.
KR1019960066128A 1996-12-16 1996-12-16 반도체 패키지 KR100246317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960066128A KR100246317B1 (ko) 1996-12-16 1996-12-16 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960066128A KR100246317B1 (ko) 1996-12-16 1996-12-16 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980047619A KR19980047619A (ko) 1998-09-15
KR100246317B1 true KR100246317B1 (ko) 2000-03-15

Family

ID=19488048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960066128A KR100246317B1 (ko) 1996-12-16 1996-12-16 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100246317B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000055911A (ko) * 1999-02-11 2000-09-15 이중구 볼 그리드 어레이 패키지

Also Published As

Publication number Publication date
KR19980047619A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR100242994B1 (ko) 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
IE54671B1 (en) Semiconductor device with moulded package
KR0157906B1 (ko) 더미볼을 이용한 비지에이 패키지 및 그 보수방법
KR100246317B1 (ko) 반도체 패키지
KR100201383B1 (ko) 인터페이스 조립체를 구비한 유에프비지에이 패키지
KR100248147B1 (ko) 반도체패키지 및 그 실장용 소켓
KR200169693Y1 (ko) 테스트 소켓
KR200168502Y1 (ko) 반도체 패키지
KR100239706B1 (ko) 버틈 리드 패키지
JPH021829Y2 (ko)
KR0156513B1 (ko) 반도체패키지
KR200145292Y1 (ko) 반도체 패키지
KR200313831Y1 (ko) 바텀리드패키지
KR100201397B1 (ko) 반도체 패키지 장착용 패키지
KR200154806Y1 (ko) Smd 패키지
KR200205182Y1 (ko) 적층이 가능한 핀 그리드 어레이 패키지
KR200169908Y1 (ko) 반도체 패키지 제조용 회로필름
KR0134167Y1 (ko) 반도체 패키지
US20030116846A1 (en) Stacked structure of a ball grid array (BGA) integrated circuit package
KR200156148Y1 (ko) 반도체 패키지
KR100237566B1 (ko) 반도체 박형 패키지
KR0138296Y1 (ko) 하이핀 패키지
KR200179997Y1 (ko) 반도체패키지의 히트슬러그 구조
KR970013263A (ko) 인식을 위한 관통홀이 형성된 기판을 갖는 볼 그리드 어레이 패키지
KR19980048268A (ko) 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지 및 그가 실장되는 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee