KR19980048268A - 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지 및 그가 실장되는 구조 - Google Patents
홈이 형성된 외부 리드를 갖는 반도체 칩 패키지 및 그가 실장되는 구조 Download PDFInfo
- Publication number
- KR19980048268A KR19980048268A KR1019960066830A KR19960066830A KR19980048268A KR 19980048268 A KR19980048268 A KR 19980048268A KR 1019960066830 A KR1019960066830 A KR 1019960066830A KR 19960066830 A KR19960066830 A KR 19960066830A KR 19980048268 A KR19980048268 A KR 19980048268A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- chip package
- outer lead
- lead
- package
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은, 반도체 칩 패키지 및 그의 실장 구조에 관한 것으로, 인쇄 회로 기판과 같은 기판에 실장되는 반도체 칩 패키지의 외부 리드 말단부의 양측면에 요철을 형성하거나, 기판과 접촉되는 면에 딤플을 형성함으로써, 상기 외부 리드를 기판의 전도성 패드 상에 실장시키기 위한 솔더 크림과의 접착 계면이 증가하게 되고, 그 솔더 크림이 요부나 딤플과 같은 홈에 충진되어 외부 리드 말단부의 전도성 패드에 대한 부착력이 증가되는 장점이 있다.
Description
본 발명은 반도체 칩 패키지 및 그의 실장되는 구조에 관한 것으로, 더욱 상세하게는 기판에 실장되는 반도체 칩 패키지의 리드의 말단에 요철이나 딤플과 같은 홈을 형성하여 기판에 대한 부착력과 같은 실장 신뢰성을 향상시킬 수 있는 반도체 칩 패키지 및 그의 실장되는 구조에 관한 것이다.
전자기기의 고성능화, 소형화 등의 성능 향상은 고집적회로 소자의 제작기술의 발전에 따라 매년 고성능화가 추진되고 있다.
여기서, 고집적 회로 소자와 전자기기 설계의 중개기능을 맡고 있는 것이 반도체 칩 패키지이다.
그리고, 최근에 반도체 칩 패키지의 소형, 박형화, 다기능화함에 따라 그에 적합한 각종 면 실장(Surface Mount) 타입의 패키지가 개발되고 있다.
면 실장 패키지에는 외부 리드의 형상에 따라서, 걸 윙 타입(Gull Wing Type), 플레이트 타입(Flat Type), 제이-리드 타입(J-Lead Type) 및 볼 타입(Ball TYpe) 패키지 등이 있다.
여기서, 걸 윙 타입 패키지는 소형으로 기판 상의 실장면적이 적고, 박형이 가능하고, 납땜 접속되는 리드의 말단에 대한 외관 검사가 쉽고, 자체 정렬특성이 높은 장점이 있지만, 리드가 변형되기 쉽고, SOP(Small Outline Package)인 경우에는 리드수를 너무 많게 하면 실장면적 효율이 나빠지는 문제점이 있고, QFP(Quad Flat Package)인 경우에는 리드수를 너무 작게 하면 실장 효율이 나빠지는 문제점이 있다.
도 1은 종래 기술의 실시예에 따른 반도체 칩 패키지가 기판에 실장된 상태를 나타내는 단면도이다.
도 2는 도 1의 반도체 칩 패키지의 외부 리드 말단부를 확대하여 나타내는 사시도이다.
도 1 및 도 2를 참조하면, 종래 기술에 따른 걸 윙 타입의 리드 구조를 갖는 반도체 칩 패키지(10)가 인쇄 회로 기판과 같은 기판(20)에 면 실장된 구조를 갖는다.
여기서, 반도체 칩 패키지(10)는 반도체 칩(30)이 리드 프레임의 다이 패드(63)에 접착제(40)에 의해 부착되어 있으며, 그 반도체 칩(30)은 내부 리드(65)와 본딩 와이어(50)에 의해 전기적으로 연결된다.
그리고, 반도체 칩(30), 본딩 와이어(50) 및 내부 리드(65)를 포함하는 전기적 연결 부분을 보호하기 위하여 에폭시 계열의 봉지 수지에 의해 봉지되어 패키지 몸체(70)가 형성되어 있다.
패키지 몸체(70)에 대하여 외부로 돌출된 외부 리드(67)는 내부 리드들(65)과 일체로 형성되어 있으며, 그 외부 리드(67)의 말단부는 기판(20)에 면 실장될 수 있도록 걸 윙 타입으로 절곡된 구조를 갖는다.
여기서, 반도체 칩 패키지(10)가 면 실장되는 구조에 대하여 좀더 상세히 설명하면, 기판(20)에는 구리 패턴층인 배선 패턴층이 형성되어 있으며, 그 기판(20)의 상부면에 형성된 배선 패턴층은 반도체 칩 패키지의 외부 리드(67) 말단부가 면 실장되는 전도성 패드(24)와, 그 전도성 패드(24)를 각기 전기적으로 연결하는 회로 패턴(도시 안됨)으로 이루어져 있다.
반도체 칩 패키지(10)를 실장시키기 위하여 기판의 전도성 패드(24)에 각기 솔더 크림(80, Solder Cream)이 도포된다.
그리고, 외부 리드(67) 말단부는 그들에 각기 대응된 전도성 패드(24)에 정렬된 상태에서 그 전도성 패드(24) 상에 도포된 솔더 크림(80)과 기계적으로 접촉된다.
그 상태에서 리플로우 솔더(Reflow Solder) 공정에 의해 외부 리드(67) 말단부는 전도성 패드(24) 상에 납땜되어 고정되며 동시에 전기적으로 연결된 구조를 갖는다.
이와 같은 반도체 칩 패키지의 외부 리드 말단부가 기판의 전도성 패드에 면 실장된 구조에 있어서, 외부 리드 말단부가 평평한 구조를 갖기 때문에 솔더 크림이 외부 리드의 절곡된 부분에 집중적으로 묻게 되고, 반면에 외부 리드 말단에는 상대적으로 적게 묻게 된다.
따라서, 솔더 크림의 불균형하게 외부 리드 말단부에 묻게됨으로써, 접착력이 저하되어 외부 리드 말단부와 솔더 크림의 경계면에서 크랙(Creak)이 발생된다.
그리고, TSOP(Thin Small Outline Package)와 같은 박형 패키지에서는 리드의 폭이 극단적으로 작아지고, 접착되어지는 리드 길이가 한정됨에 따라 솔더 크림과의 접착 계면이 작아져 접착력이 떨어지는 문제점이 있다.
따라서, 본 발명의 목적은 외부 리드 말단부와 솔더 크림 사이의 접착 계면을 증가시켜 외부 리드 말단부와 솔더 크림 및 전도성 패드 사이의 접착력을 증가시킬 수 있는 말단부에 홈이 형성된 리드를 갖는 반도체 칩 패키지 및 그의 실장 구조를 제공하는데 있다.
도 1은 종래 기술의 실시예에 따른 반도체 칩 패키지가 기판에 실장된 상태를 나타내는 단면도.
도 2는 도 1의 반도체 칩 패키지의 외부 리드의 말단부를 확대하여 나타내는 사시도.
도 3은 본 발명의 실시예에 따른 외부 리드 말단부에 요철이 형성된 반도체 칩 패키지가 기판에 실장된 상태를 나타내는 단면도.
도 4는 본 발명의 다른 실시예에 따른 외부 리드 말단부에 딤플이 형성된 반도체 칩 패키지가 기판에 실장된 상태를 나타내는 단면도.
도 5는 도 3 및 도 4의 반도체 칩 패키지의 외부 리드 말단부를 확대하여 나타내는 사시도.
※ 도면의 주요 부분에 대한 설명 ※
10, 110, 210 : 반도체 칩 패키지 20, 120, 220 : 기판
24, 124, 224 : 전도성 패드 30, 130, 230 : 반도체 칩
40, 140, 240 : 접착제 50, 150, 250 : 본딩 와이어
63, 163, 263 : 다이 패드 65, 165, 265 : 내부 리드
67, 167, 267 : 외부 리드 70, 170, 270 : 패키지 몸체
80, 180, 280 : 솔더 169 : 요(凹)부
269 : 딤플(Dimple)
상기 목적을 달성하기 위하여, 반도체 칩과; 상기 반도체 칩과 전기적으로 연결된 복수개의 내부 리드와; 상기 반도체 칩 및 내부 리드를 포함하는 전기적 연결 부분이 봉지된 패키지 몸체; 및 상기 패키지 몸체에 대하여 외부로 돌출되어 있으며, 상기 내부 리드들과 일체로 형성되어 있으며, 말단부에 홈이 형성된 외부 리드를 포함하는 것을 특징으로 하는 홈이 형성된 외부 리드를 갖는 반도체 칩 패키를 제공한다.
상기 다른 목적을 달성하기 위하여, 반도체 칩과, 상기 반도체 칩과 전기적으로 연결된 복수개의 내부 리드와, 상기 반도체 칩 및 내부 리드를 포함하는 전기적 연결 부분이 봉지된 패키지 몸체 및 상기 패키지 몸체에 대하여 외부로 돌출되어 있으며, 상기 내부 리드들과 일체로 형성되어 있으며, 말단부에 홈이 형성된 외부 리드를 포함하는 반도체 칩 패키지와; 상기 외부 리드에 각기 대응되게 형성된 복수개의 전도성 패드가 형성된 기판; 및 상기 외부 리드와 각기 대응된 상기 전도성 패드 사이에 개재되어 접착시키는 솔더 크림을 포함하는 홈이 형성된 반도체 칩 패키지가 실장되는 구조를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 외부 리드 말단부에 요철이 형성된 반도체 칩 패키지가 기판에 실장된 상태를 나타내는 단면도이다.
도 5는 도 3 및 도 4의 반도체 칩 패키지의 외부 리드 말단부를 확대하여 나타내는 사시도이다.
도 3 및 도 5를 참조하면, 본 발명에 따른 걸 윙 타입의 리드 구조를 갖는 반도체 칩 패키지(110)가 기판(120)에 면실장된 구조를 갖는다.
여기서, 반도체 칩 패키지(110)는 반도체 칩(130)이 리드 프레임의 다이 패드(163)에 접착제(140)에 의해 부착되어 있으며, 그 반도체 칩(130)은 내부 리드(165)와 본딩 와이어(150)에 의해 전기적으로 연결된다.
그리고, 반도체 칩(130), 본딩 와이어(150) 및 내부 리드(165)를 포함하는 전기적 연결 부분을 보호하기 위하여 에폭시 계열의 봉지 수지에 의해 봉지되어 패키지 몸체(170)가 형성되어 있다.
패키지 몸체(170)에 대하여 외부로 돌출된 외부 리드(167)는 내부 리드들(165)과 일체형으로 형성되어 있으며, 그 외부 리드(167) 말단부는 기판(120)에 면 실장될 수 있도록 걸 윙 타입으로 절곡된 구조를 갖는다.
그리고, 외부 리드(167) 말단부의 양측면에 요철(凹凸)이 형성되어 있다.
여기서, 반도체 칩 패키지(110)가 면 실장되는 구조에 대하여 좀더 상세히 설명하면, 기판(120)에는 구리 패턴층인 배선 패턴층이 형성되어 있으며, 그 기판(120)의 상부면에 형성된 배선 패턴층은 반도체 칩 패키지의 외부 리드(167) 말단부가 면 실장되는 전도성 패드(124)와, 그 전도성 패드(124)를 각기 전기적으로 연결하는 회로 패턴(도시 안됨)으로 이루어져 있다.
반도체 칩 패키지(110)를 실장시키기 위하여 기판(120)의 전도성 패드(124)에 각기 솔더 크림(180)이 도포된다.
그리고, 외부 리드(167) 말단부가 그들에 각기 대응된 전도성 패드(124)에 정렬된 상태에서 그 전도성 패드(124) 상에 도포된 솔더 크림(180)과 기계적으로 접촉된다.
그 상태에서 리플로우 솔더 공정에 의해 외부 리드(167) 말단부는 전도성 패드(124) 상에 납땜되어 고정되며 동시에 전기적으로 연결된 구조를 갖는다.
여기서, 외부 리드(167) 말단부에 요철이 형성되어 있기 때문에 그 요부(169)에 솔더 크림(180)이 충진되어 납땜된 구조를 갖는다.
따라서, 외부 리드(167) 말단부와 솔더 크림(180) 사이의 접착 계면이 증가되기 때문에 그들(167, 180) 사이의 부착력이 향상된다.
도 4는 본 발명의 다른 실시예에 따른 외부 리드 말단부에 딤플이 형성된 반도체 칩 패키지가 기판에 실장된 상태를 나타내는 단면도이다.
도 5는 도 3 및 도 4의 반도체 칩 패키지의 외부 리드 말단부를 확대하여 나타내는 사시도이다.
도 4 및 도 5를 참조하면, 본 발명의 다른 실시예에 따른 반도체 칩 패키지(210)는 외부 리드(267) 말단부의 기판(220)의 전도성 패드(224)와 대응되는 면에 복수개의 딤플(269)이 형성되어 있는 것을 제외하면 전술한 실시예의 경우와 그 구조가 동일하다.
그리고, 외부 리드(267) 말단부의 하부면에 딤플(269)이 형성되어 있기 때문에 솔더 크림(280)을 이용하여 실장하는 과정에서 솔더 크림(280)이 딤플(269)의 내측으로 충진되어 납땜된 구조를 갖는다.
따라서, 본 발명의 의한 구조를 따르면, 반도체 칩 패키지의 외부 리드 말단부와 솔더 크림의 접착 계면이 증가되기 때문에 기판의 전도성 패드에 대한 부착력과 같은 실장 신뢰성이 향상되는 이점(利點)이 있다.
Claims (8)
- 반도체 칩과;상기 반도체 칩과 전기적으로 연결된 복수개의 내부 리드와;상기 반도체 칩 및 내부 리드를 포함하는 전기적 연결 부분이 봉지된 패키지 몸체; 및상기 패키지 몸체에 대하여 외부로 돌출되어 있으며, 상기 내부 리드들과 일체로 형성되어 있으며, 말단부에 홈이 형성된 외부 리드를 포함하는 것을 특징으로 하는 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지.
- 제 1항에 있어서, 상기 홈은 상기 외부 리드 말단부의 양측면에 형성된 요철(凹凸)인 것을 특징으로 하는 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지.
- 제 1항에 있어서, 상기 홈은 상이 외부 리드 말단부의 하부면에 복수개 형성된 딤플(Dimple)인 것을 특징으로 하는 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지.
- 반도체 칩과, 상기 반도체 칩과 전기적으로 연결된 복수개의 내부 리드와, 상기 반도체 칩 및 내부 리드를 포함하는 전기적 연결 부분이 봉지된 패키지 몸체 및 상기 패키지 몸체에 대하여 외부로 돌출되어 있으며, 상기 내부 리드들과 일체로 형성되어 있으며, 말단부에 홈이 형성된 외부 리드를 포함하는 반도체 칩 패키지와;상기 외부 리드에 각기 대응되게 형성된 복수개의 전도성 패드가 형성된 기판; 및상기 외부 리드와 각기 대응된 상기 전도성 패드 사이에 개재되어 접착시키는 솔더 크림을 포함하는 홈이 형성된 반도체 칩 패키지가 실장되는 구조.
- 제 4항에 있어서, 상기 홈은 상기 외부 리드 말단부의 양측면에 형성된 요철인 것을 특징으로 하는 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지가 실장되는 구조.
- 제 5항에 있어서, 상기 요부에 솔더 크림이 충진되는 것을 특징으로 하는 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지가 실장되는 구조.
- 제 4항에 있어서, 상기 홈은 상기 외부 리드 말단부의 하부면에 복수개 형성된 딤플인 것을 특징으로 하는 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지가 실장되는 구조.
- 제 7항에 있어서, 상기 딤플에 상기 솔더 크림이 충진되는 것을 특징으로 하는 반도체 칩 패키지가 실장되는 구조
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960066830A KR19980048268A (ko) | 1996-12-17 | 1996-12-17 | 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지 및 그가 실장되는 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960066830A KR19980048268A (ko) | 1996-12-17 | 1996-12-17 | 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지 및 그가 실장되는 구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980048268A true KR19980048268A (ko) | 1998-09-15 |
Family
ID=66445047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960066830A KR19980048268A (ko) | 1996-12-17 | 1996-12-17 | 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지 및 그가 실장되는 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980048268A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8319319B2 (en) | 2007-11-12 | 2012-11-27 | Samsung Sdi Co., Ltd. | Semiconductor package and mounting method thereof |
-
1996
- 1996-12-17 KR KR1019960066830A patent/KR19980048268A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8319319B2 (en) | 2007-11-12 | 2012-11-27 | Samsung Sdi Co., Ltd. | Semiconductor package and mounting method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| US5854512A (en) | High density leaded ball-grid array package | |
| US6528876B2 (en) | Semiconductor package having heat sink attached to substrate | |
| KR0169820B1 (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| KR100194747B1 (ko) | 반도체장치 | |
| KR19990079658A (ko) | 반도체패키지 | |
| US7015591B2 (en) | Exposed pad module integrating a passive device therein | |
| KR19990024255U (ko) | 적층형 볼 그리드 어레이 패키지 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| KR19980048268A (ko) | 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지 및 그가 실장되는 구조 | |
| KR20020057351A (ko) | 볼 그리드 어레이 패키지와 그 실장 구조 | |
| KR100230921B1 (ko) | CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 | |
| EP0727819A2 (en) | Stucked arranged semiconductor device and manufacturing method for the same | |
| KR100206977B1 (ko) | 직립형 볼 그리드 어레이 패키지 | |
| KR100762871B1 (ko) | 칩크기 패키지 제조방법 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| KR100708050B1 (ko) | 반도체패키지 | |
| KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| KR200278535Y1 (ko) | 칩 크기 패키지 | |
| KR100369501B1 (ko) | 반도체패키지 | |
| KR20010018964A (ko) | 리드가 없는 반도체 패키지 | |
| KR100344648B1 (ko) | 랜드 그리드 어레이 패키지 | |
| KR19990060949A (ko) | 칩 크기 패키지 및 그의 제조방법 | |
| KR19990055508A (ko) | 에리어 어레이 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |