KR200168502Y1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR200168502Y1
KR200168502Y1 KR2019960066075U KR19960066075U KR200168502Y1 KR 200168502 Y1 KR200168502 Y1 KR 200168502Y1 KR 2019960066075 U KR2019960066075 U KR 2019960066075U KR 19960066075 U KR19960066075 U KR 19960066075U KR 200168502 Y1 KR200168502 Y1 KR 200168502Y1
Authority
KR
South Korea
Prior art keywords
semiconductor package
outlead
protective
molding part
outleads
Prior art date
Application number
KR2019960066075U
Other languages
English (en)
Other versions
KR19980052895U (ko
Inventor
김종식
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019960066075U priority Critical patent/KR200168502Y1/ko
Publication of KR19980052895U publication Critical patent/KR19980052895U/ko
Application granted granted Critical
Publication of KR200168502Y1 publication Critical patent/KR200168502Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 반도체 패키지에 관한 것으로서, 몰딩부의 외측으로 다수개의 아웃리드가 돌출형성되는 반도체 패키지에 있어서, 상기 몰딩부의 측면에서 아웃리드들 사이로 돌출되어 아웃리드의 측면과 접촉하는 다수개의 보호벽체와 상기 보호벽체에 의하여 형성되어 아웃리드 전체를 수용하는 보호홈을 가지는 리드보호부를 일체로 형성하여서 된 것을 특징으로 하는 반도체 패키지를 제공함으로써, 검사공정이 진행되는 동안이나 운반등 취급중에 외부의 층격에 의해 아웃리드가 휘어짐에 의한 불량과 서로 접촉함에 따른 불량이 방지되어 수율이 향상됨과 아울러 취급이 용이하도록 한 것이다.

Description

반도체 패키지
본 고안은 반도체 패키지에 관한 것으로서, 특히 TSOP(thin small outline package)형 패키지등 약한 아웃리드를 가지는 반도체 패키지에서, 노출된 아웃리드가 변형되는 것을 방지하는 리드보호부를 몰딩부와 일체로 형성하므로써 외부 층격에 의한 아웃리드의 변형을 방지할 수 있도록 한 반도체 패키지에 관한 것이다.
미세한 회로가 상면에 형성된 다이는 피시비 기판등에 결합되기 위한 배선을 형성함과 아울러 다이와 이러한 배선을 보호하기 위하여 패키지로 만들게 되는데 이를 반도체 패키지라 한다.
도1은 종래 반도체 패키지의 일례를 들어 단면을 도시한 단면도로서, 이에 도시한 바와 같이 종래의 반도체 패키지는, 패들(1)의 상측에 미세회로가 상면에 형성된 다이(2)가 부착되어 있으며. 상기 다이(2)의 상면에 형성된 회로의 단자로 기능하는 칩패드(3)에 일단이 연결된 와이어(4)가 있고, 상기 와이어(4)의 다른 일단은 인너리드(5)에 연결되며, 상기 다이(2)와 와이어(4)를 보호하기 위한 몰딩부(6)가 상기 인너리드(5)까지 둘러싸고 있는 구조로 되어 있다.
그리고, 외부의 회로와 상기 다이(2)의 상면에 형성된 회로를 전기적으로 연결하는 단자로 기능하기 위한 아웃리드(7)가 상기 인너리드(5)와 일체로 연장되게 형성되어 상기 몰딩부(6)의 외부로 노출되어 있다.
이러한 반도체 패키지는 형태에 따라 여러 가지로 분류되는데 TSOP형 반도체 패키지는 이러한 패키지의 한 종류로서 반도체 디바이스의 소형화 및 박형화를 위해 개발된 것으로 상기 도1은 이러한 TSOP형 반도체 패키지를 보인 것이다.
이러한 TSOP형 반도체 패키지는 몰딩부(6)를 얇게 형성함과 아울러 상기 아웃리드(7)가 가늘고 얇게 형성되어 있으며 피시비기판등에 결합되는 경우에는 상기 아웃리드(7)의 단부의 하부면을 솔더링하여 결합시키게 된다.
그러나 상기한 바와 같은 종래의 반도체 패키지 특히 TSOP형 반도체 패키지는 다음과 같은 문제점이 있었다.
먼저, 반도체 패키지를 완성한 후 제반 검사공정을 진행하는 도중에 상기한 바와 같이 얇고 가는 아웃리드(7)가 검사장비등이 가하는 외부의 층격에 의해 상하 또는 좌우로 변형되어 휨에 의한 불량이나, 이에 의해 서로 인접한 아웃리드(7)가 접촉하게 되어 발생되는 쇼트에 의한 불량이 발생하는 경우가 많아 수율이 좋지 않은 문제점이 있었다.
그리고, 검사공정을 종료한 후에도 외부의 층격이 가해지지 않도록 하여야 하는등 취급이 용이하지 않은 단점도 있었다.
따라서, 상기한 바와 같은 문제점을 인식하여 안출된 본 고안의 목적은 TSOP형 반도체등 약하고 가는 아웃리드를 갖는 반도체 패키지에서 외부의 충격에 의해 아웃리드가 변형되는 것이 방지되므로써 검사공정이나 취급상 부주의로 발생하는 불량을 방지하여 수율을 향상시키고 취급이 용이한 반도체 패키지를 제공하고자 하는 것이다.
도1은 종래 반도체 패키지의 일례를 들어단면을 도시한 단면도.
도2는 본 고안의 일실시예에 의한 반도체 패키지의 외관을 보인 사시도.
도3은 도2의 A-A'선을 따라 자른 단면을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 패들 2 : 다이
3 : 칩패드 4 : 와이어
5 : 인너리드 6,6' : 몰딩부
7, 7' : 아웃리드 8 : 리드보호부
8a : 보호벽체 8b : 보호홈
상기한 바와 같은 본 고안의 목적을 달성하기 위하여, 몰딩부의 외측으로 다수개의 아웃리드가 돌출형성되는 반도체 패키지에 있어서, 상기 몰딩부의 측면에서 아웃리드들 사이로 돌출되어 아웃리드의 측면과 접촉하는 다수개의 보호벽체와 상기 보호벽체에 의하여 형성되어 아웃리드 전체를 수용하는 보호홈을 가지는 리드보호부를 일체로 형성하여서 된 것을 특징으로 하는 반도체 패키지가 제공된다.
이하, 첨부도면에 도시한 본 고안의 일실시예에 의거하여 본 고안을 상세히 설명한다.
도2는 본 고안의 일실시예에 의한 반도체 패키지의 외관을 보인 사시도이고,
도3은 도2의 A-A'선을 따라 자른 단면을 도시한 단면도이다.
이에 도시한 바와 같이, 본 고안에 의한 반도체 패키지의 내부구조는 종래의 반도체패키지와 동일하게 다이(2)와 패들(1)과 와이어(4) 및 인너리드(5)를 구비하고 있는 구조로 된다.
그리고, 도시한 바와 같이 아웃리드(7')를 외부의 층격으로 부터 보호하기 위하여 몰딩부(6')와 일체로 연장되어 아웃리드(7')의 측면과 접하고 있는 다수의 보호벽체(8a)와 이 보호벽체(8a)에 의하여 형성되어 아웃리드(7')를 완전히 수용하는 보호홈(8b)로 이루어지는 리드보호부(8)를 구비한다.
이때, 상기 아웃리드(7')는 상기 보호홈(8b)에 완전히 수용된 상태에서 피시비기판에 솔더링되는 부분인 아웃리드(7')의 하부면은 도시한 바와 같이 상기 몰딩부(6')의 하부면과 동일 평면상에 위치하게 된다.
이러한 본 고안의 반도체 패키지에서는 아웃리드(7')가 보호벽체(8a)에 의해 한정되는 보호홈(8b)내에 완전히 수용된 상태로 되어 있으므로 아웃리드(7')의 휘어짐 등의 변형을 확실하게 방지할 수 있게 된다. 또한 아웃리드(7')의 솔더링 부분인 하부면은 몰딩부(6')의 하부면과 동일 평면상에 위치하게 되어 있으므로 피시비 기판에 대한 실장에는 하등의 지장이 없게 되는 것이다.
상기한 바와 같은 구성으로 되는 본 고안의 반도체 패키지는 가늘고 얇은 아웃리드가 외부의 층격에 의해 변형되지 않도록 지지 보호하는 리드보호부를 구비하고 있으므로 검사공정이 진행되는 동안이나 운반등 취급중에 외부의 충격에 의해 아웃리드가 휘어짐에 의한 불량과 서로 접촉함에 따른 불량이 방지되어 수율이 향상됨과 아울러 취급이 용이한 장점이 있다.

Claims (1)

  1. 몰딩부의 외측으로 다수개의 아웃리드가 돌출형성되는 반도체 패키지에 있어서, 상기 몰딩부의측면에서 아웃리드들 사이로 돌출되어 아웃리드의 측면과 접촉하는 다수개의 보호벽체와 상기 보호벽체에 의하여 형성되어 아웃리드 전체를 수용하는 보호홈을 가지는 리드보호부를 일체로 형성하여서 된 것을 특징으로 하는 반도체 패키지.
KR2019960066075U 1996-12-31 1996-12-31 반도체 패키지 KR200168502Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960066075U KR200168502Y1 (ko) 1996-12-31 1996-12-31 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960066075U KR200168502Y1 (ko) 1996-12-31 1996-12-31 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980052895U KR19980052895U (ko) 1998-10-07
KR200168502Y1 true KR200168502Y1 (ko) 2000-02-01

Family

ID=19488020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960066075U KR200168502Y1 (ko) 1996-12-31 1996-12-31 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200168502Y1 (ko)

Also Published As

Publication number Publication date
KR19980052895U (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR100242994B1 (ko) 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
US8143713B2 (en) Chip-on-board package
KR100242393B1 (ko) 반도체 패키지 및 제조방법
KR200168502Y1 (ko) 반도체 패키지
US5585670A (en) Semiconductor device package
KR100248147B1 (ko) 반도체패키지 및 그 실장용 소켓
KR100246317B1 (ko) 반도체 패키지
JP4641762B2 (ja) 光半導体装置
JP3024943B2 (ja) Ｑｆｐプラスチック表面実装半導体電力装置
KR200313831Y1 (ko) 바텀리드패키지
KR200154806Y1 (ko) Smd 패키지
KR0158618B1 (ko) 반도체 칩의 패턴
JPH0677252U (ja) Ｉｃパッケージ
JP3547045B2 (ja) 半導体装置
KR100261572B1 (ko) 반도체 칩 사이즈 볼 그리드 어레이 패키지
KR100687067B1 (ko) 패키지 균열 방지용 더미 리드를 가지는 리드 프레임과그를 이용한 반도체 칩 패키지
KR200169908Y1 (ko) 반도체 패키지 제조용 회로필름
KR200179997Y1 (ko) 반도체패키지의 히트슬러그 구조
KR940020543A (ko) 탭 패키지
JPH09275174A (ja) 電子部品
JPH01206652A (ja) 半導体装置
KR19980038399A (ko) 베어칩 디바이스
US20030116846A1 (en) Stacked structure of a ball grid array (BGA) integrated circuit package
KR20000008492U (ko) 볼 그리드 어레이 패키지
KR19980036811A (ko) 칩 크기 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20051019

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee