JPH0312954A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0312954A JPH0312954A JP15009889A JP15009889A JPH0312954A JP H0312954 A JPH0312954 A JP H0312954A JP 15009889 A JP15009889 A JP 15009889A JP 15009889 A JP15009889 A JP 15009889A JP H0312954 A JPH0312954 A JP H0312954A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor device
- injection hole
- resin
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 229920005989 resin Polymers 0.000 title claims abstract description 23
- 239000011347 resin Substances 0.000 title claims abstract description 23
- 238000002347 injection Methods 0.000 claims abstract description 14
- 239000007924 injection Substances 0.000 claims abstract description 14
- 239000000725 suspension Substances 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 238000005219 brazing Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- 239000007767 bonding agent Substances 0.000 abstract 1
- 238000007789 sealing Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置に関する。
従来、樹脂封止型半導体装置は第３図（ａ）。
（ｂ）に示す様に、半導体素子搭載部３２に半導体素子
］６を銀ペースト等のろう材１７により固着し、金線等
の金属細線３９により内部リート３Ａと電気的に接続し
た後、金型３Ｂ及び３Ｃにリードフレーム３■をセラ１
〜し、エポキシ樹脂等の封止樹脂３Ｄをキャビティ一部
３Ｊに圧入、硬化させることて封止を完了し、その後り
−１・を加工、成形して製造していた。
］６を銀ペースト等のろう材１７により固着し、金線等
の金属細線３９により内部リート３Ａと電気的に接続し
た後、金型３Ｂ及び３Ｃにリードフレーム３■をセラ１
〜し、エポキシ樹脂等の封止樹脂３Ｄをキャビティ一部
３Ｊに圧入、硬化させることて封止を完了し、その後り
−１・を加工、成形して製造していた。
上述した従来の樹脂封止型半導体装置では、トランスフ
ァー成形金型を用いて樹脂封止するなめ、製品外形や外
観の均一性、生産性等に優れる反面、多種多様化してい
る市場の要求に対して小回りが利かない欠点がある。
ァー成形金型を用いて樹脂封止するなめ、製品外形や外
観の均一性、生産性等に優れる反面、多種多様化してい
る市場の要求に対して小回りが利かない欠点がある。
特に、近年要求が高まっているパッケージの軽薄短小化
、カスタム化に対しては、従来の１〜ランスフアー成形
では金型自体のコストが非常に高いこと、パッケージず
なわち金型の切り換えに多大なロスタイムがある等の問
題かまずまず大きくなってきている。
、カスタム化に対しては、従来の１〜ランスフアー成形
では金型自体のコストが非常に高いこと、パッケージず
なわち金型の切り換えに多大なロスタイムがある等の問
題かまずまず大きくなってきている。
本発明の樹脂封止型半導体装置は、半導体装置搭載部と
、素子搭載部とは別に形成されたリート部と、素子搭載
部とり−１・部とを絶縁分離する枠とを有する半導体装
置において、」１記素子搭載部には樹脂注入孔、上記素
子搭載部及びその吊りリードにはエアペント部を設けて
構成されている。
、素子搭載部とは別に形成されたリート部と、素子搭載
部とり−１・部とを絶縁分離する枠とを有する半導体装
置において、」１記素子搭載部には樹脂注入孔、上記素
子搭載部及びその吊りリードにはエアペント部を設けて
構成されている。
次に、本発明について図面を参照しなから説明する。
第１図（ａ）は本発明の第１の実施例の製造工程を説明
するための樹脂封止装置の半導体素子搭載用フレーム１
］の平面模式図である。
するための樹脂封止装置の半導体素子搭載用フレーム１
］の平面模式図である。
半導体素子搭載部１２には樹脂注入孔１３が、素子搭載
部の吊りリードの一部にはエアペント部１４が設けられ
ており、また、素子搭載部１２の周囲には上述の樹脂注
入孔１３及びエアペント部１４をふさがない様に絶縁性
枠１５が設けである。
部の吊りリードの一部にはエアペント部１４が設けられ
ており、また、素子搭載部１２の周囲には上述の樹脂注
入孔１３及びエアペント部１４をふさがない様に絶縁性
枠１５が設けである。
第１図（１つ）は−上述の素子搭載用フレームに半導体
素子１６をろう材１７を用いて固着し、さらに、リード
用フレーム１８を上述の絶縁性枠上に絶縁性接着剤等を
用いて固着後、ポンチインクワイヤー１９を用いて半導
体素子と内部リード］Ａとを電気的に接続した平面模式
図である。
素子１６をろう材１７を用いて固着し、さらに、リード
用フレーム１８を上述の絶縁性枠上に絶縁性接着剤等を
用いて固着後、ポンチインクワイヤー１９を用いて半導
体素子と内部リード］Ａとを電気的に接続した平面模式
図である。
第１図（ｃ）は第１図（ｂ）にお（）る半導体素子搭載
部のフレームを金型ＩＢ、ＩＣにてはさみ込み、モール
ド樹脂ＩＤをランナー］Ｅ、サブランナーＩＦ、樹脂注
入孔１３を通して流し込んな際の断面図である。
部のフレームを金型ＩＢ、ＩＣにてはさみ込み、モール
ド樹脂ＩＤをランナー］Ｅ、サブランナーＩＦ、樹脂注
入孔１３を通して流し込んな際の断面図である。
第１図（ｄ）は樹脂封止後に素子搭載用フレームの余分
な吊りリードやフレームの外枠をはずし、次いでリード
用フレームの外部リードＩＫを仕上げ加工した最終工程
の半導体装置の断面図である。
な吊りリードやフレームの外枠をはずし、次いでリード
用フレームの外部リードＩＫを仕上げ加工した最終工程
の半導体装置の断面図である。
リード用フレームは金属が望ましいが、成形加工が可能
であればフレキシブルな基板あるいはテープでも構わな
い。
であればフレキシブルな基板あるいはテープでも構わな
い。
また、素子搭載用フレームは金属ても基板でも問題がな
く、下面に切り込みがされているのは不要な部分を切り
落とし易くしているなめである。
く、下面に切り込みがされているのは不要な部分を切り
落とし易くしているなめである。
上述の図面による説明から本発明の構造をとることで多
種多様な形状及びサイズのＬ Ｓ Ｉ製品を、金型（上
型のみ）の製造コスト、切り換えのロスタイムを低減し
て得られる。
種多様な形状及びサイズのＬ Ｓ Ｉ製品を、金型（上
型のみ）の製造コスト、切り換えのロスタイムを低減し
て得られる。
また、エアペント部及び樹脂注入孔が金型上でなく素子
搭載用フレームに設けられていること、さらに、樹脂注
入孔の位置をサブランナー上（上型と下型を入れ替えた
場合には下）に合わせることで容易に様々なサイズの半
導体素子の封入が可能となる。
搭載用フレームに設けられていること、さらに、樹脂注
入孔の位置をサブランナー上（上型と下型を入れ替えた
場合には下）に合わせることで容易に様々なサイズの半
導体素子の封入が可能となる。
例えば、従来の１／２倍の金型製造コストで、１／３倍
の切り換えのロスタイムで種々のパッケージを製造でき
る要になり、また、従来９５％の封入歩留でしか作業で
きなかった任意のＬＳＩ製品が９９％の歩留で封入でき
る様になった。第２図は本発明の第２の実施例の半導体
装置の断面図である。
の切り換えのロスタイムで種々のパッケージを製造でき
る要になり、また、従来９５％の封入歩留でしか作業で
きなかった任意のＬＳＩ製品が９９％の歩留で封入でき
る様になった。第２図は本発明の第２の実施例の半導体
装置の断面図である。
本実施例ではリード用フレーム２８の内部り−ド２Ａの
先端を微細加工し、半導体素子２６にバンプ２Ｇを介し
て直接接続したものである。
先端を微細加工し、半導体素子２６にバンプ２Ｇを介し
て直接接続したものである。
または、ＴＡＢ技術を用いることもできる。
ここては外部リード２Ｋを実施例１とは逆に曲げ、さら
に、半導体素子搭載用フレーム２１の裏面にはヒートシ
ンク２Ｈを固着しである。
に、半導体素子搭載用フレーム２１の裏面にはヒートシ
ンク２Ｈを固着しである。
上述の様な構造をとることで、第１の実施例よりもさら
にパッケージの薄型化や熱放散性の向上を図ることがで
きる。
にパッケージの薄型化や熱放散性の向上を図ることがで
きる。
素子搭載用フレームに銅合金を使うことでパッケージの
熱抵抗を従来もしくは第１の実施例の８０％に低減でき
る様になった。
熱抵抗を従来もしくは第１の実施例の８０％に低減でき
る様になった。
以上説明した様に本発明は、半導体素子搭載部に樹脂注
入孔を素子搭載部及びその吊りリード部にエアペント部
を設け、絶縁枠を介して上記素子搭載部とリード部を固
着し、樹脂を上記注入孔から流し込むという構造にする
ことにより、以下の効果が得られる。
入孔を素子搭載部及びその吊りリード部にエアペント部
を設け、絶縁枠を介して上記素子搭載部とリード部を固
着し、樹脂を上記注入孔から流し込むという構造にする
ことにより、以下の効果が得られる。
■モールド金型の上型のみを作製、交換すればよいため
に、金型のコスト及び切り換えのロスタ６ イムを抑え多種多様なパッケージの封入が容易になる。
に、金型のコスト及び切り換えのロスタ６ イムを抑え多種多様なパッケージの封入が容易になる。
■半導体素子搭載部の裏面が露出しているなめに、放熱
性に優れ、さらに、ヒートシンクを取り付りることで一
層の放熱効果を期待てきる。
性に優れ、さらに、ヒートシンクを取り付りることで一
層の放熱効果を期待てきる。
■半導体素子搭載部に金属を用いることでパッケージ内
への吸湿スピードを遅延させたり、パッケージ強度の向
上、捺印性の改善が図れる。
への吸湿スピードを遅延させたり、パッケージ強度の向
上、捺印性の改善が図れる。
才な、ＩＲリフロー実装時の輻射熱を反射し熱ショック
を低減できる。
を低減できる。
■ＴＡＢ技術を利用したボンティングを行うことでパッ
ケージ外観の良好な薄型パッケージを容易に製造するこ
とが可能になる。
ケージ外観の良好な薄型パッケージを容易に製造するこ
とが可能になる。
第１図（ａ）〜（ｄ）は本発明の第１の実施例の製造工
程を説明するための樹脂封止装置の半導体素子搭載用フ
レームの平面模式図、半導体素子を搭載したリードフレ
ームをセットした状態の平面模式図、断面図及び最終工
程の半導体製品の断面図、第２図は本発明の第２の実施
例の半導体装置の断面図、第３図（ａ＞、（ｂ）は従来
の樹脂封止型半導体装置の一例の樹脂封止工程中ての断
面図及び最終形態の断面図である。 １］、、２］−・・・半導体素子搭載用フレーム、１２
３２・・・半導体素子搭載部、１３・・・樹脂注入孔、
１４・・・エアーベント部、１５・・・絶縁枠、１６，
２６゜３６・・・半導体素子、１７，２７．３７・・・
ろう材、１８．２８・・・リード用フレーム、１９．３
９・・・ボンディングワイヤー、ＬＡ、２Ａ、３Ａ・・
・内部リード、ＩＢ、３Ｂ・・・上金型、ＩＣ，３Ｃ・
・・下金型、ＬＤ、２Ｄ、３Ｄ・・・モールド樹脂、１
．Ｅ、３Ｅ・・・ランナー、ＩＦ、３Ｆ・・・サブラン
ナー、２Ｇ・・・バンプ、２Ｈ・・・ヒートシンク、３
■・・・リードフレーム、ＩＪ、３Ｊ・・・キャビティ
ー、ＩＫ、２に、３Ｋ・・・外部リード。
程を説明するための樹脂封止装置の半導体素子搭載用フ
レームの平面模式図、半導体素子を搭載したリードフレ
ームをセットした状態の平面模式図、断面図及び最終工
程の半導体製品の断面図、第２図は本発明の第２の実施
例の半導体装置の断面図、第３図（ａ＞、（ｂ）は従来
の樹脂封止型半導体装置の一例の樹脂封止工程中ての断
面図及び最終形態の断面図である。 １］、、２］−・・・半導体素子搭載用フレーム、１２
３２・・・半導体素子搭載部、１３・・・樹脂注入孔、
１４・・・エアーベント部、１５・・・絶縁枠、１６，
２６゜３６・・・半導体素子、１７，２７．３７・・・
ろう材、１８．２８・・・リード用フレーム、１９．３
９・・・ボンディングワイヤー、ＬＡ、２Ａ、３Ａ・・
・内部リード、ＩＢ、３Ｂ・・・上金型、ＩＣ，３Ｃ・
・・下金型、ＬＤ、２Ｄ、３Ｄ・・・モールド樹脂、１
．Ｅ、３Ｅ・・・ランナー、ＩＦ、３Ｆ・・・サブラン
ナー、２Ｇ・・・バンプ、２Ｈ・・・ヒートシンク、３
■・・・リードフレーム、ＩＪ、３Ｊ・・・キャビティ
ー、ＩＫ、２に、３Ｋ・・・外部リード。
Claims (1)
- 半導体素子搭載部と、素子搭載部とは別個に形成された
リード部と、素子搭載部と、リード部とを絶縁分離する
枠とを有する半導体装置において、前記素子搭載部には
樹脂注入孔、前記素子搭載部及びその吊りリードにはエ
アペント部を設けたことを特徴とする樹脂封止型半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15009889A JPH0312954A (ja) | 1989-06-12 | 1989-06-12 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15009889A JPH0312954A (ja) | 1989-06-12 | 1989-06-12 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0312954A true JPH0312954A (ja) | 1991-01-21 |
Family
ID=15489470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15009889A Pending JPH0312954A (ja) | 1989-06-12 | 1989-06-12 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0312954A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04331790A (ja) * | 1991-03-29 | 1992-11-19 | Kyushu Electron Metal Co Ltd | シリコン単結晶製造装置 |
| JP2009283478A (ja) * | 2008-05-19 | 2009-12-03 | Mitsubishi Electric Corp | 樹脂封止型半導体装置及びその製造方法 |
| US10720381B2 (en) | 2017-03-21 | 2020-07-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| WO2023100663A1 (ja) * | 2021-12-01 | 2023-06-08 | ローム株式会社 | 半導体装置 |
-
1989
- 1989-06-12 JP JP15009889A patent/JPH0312954A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04331790A (ja) * | 1991-03-29 | 1992-11-19 | Kyushu Electron Metal Co Ltd | シリコン単結晶製造装置 |
| JPH0825831B2 (ja) * | 1991-03-29 | 1996-03-13 | 九州電子金属株式会社 | シリコン単結晶製造装置 |
| JP2009283478A (ja) * | 2008-05-19 | 2009-12-03 | Mitsubishi Electric Corp | 樹脂封止型半導体装置及びその製造方法 |
| US10720381B2 (en) | 2017-03-21 | 2020-07-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US10796982B2 (en) | 2017-03-21 | 2020-10-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| WO2023100663A1 (ja) * | 2021-12-01 | 2023-06-08 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0506509B1 (en) | Semiconductor device having radiation part and method of producing the same | |
| US5438021A (en) | Method of manufacturing a multiple-chip semiconductor device with different leadframes | |
| KR970011649B1 (ko) | 반도체 장치의 제조방법 | |
| US20040061217A1 (en) | Thin and heat radiant semiconductor package and method for manufacturing | |
| US20040150086A1 (en) | Semiconductor package having reduced thickness | |
| US6291262B1 (en) | Surface mount TO-220 package and process for the manufacture thereof | |
| JPH07321280A (ja) | Ｉｃ装置用のリードフレームの構造 | |
| JPH0312954A (ja) | 樹脂封止型半導体装置 | |
| JPH0834268B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0582573A (ja) | 樹脂封止型半導体装置用金型 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPH088384A (ja) | 半導体装置及びその製造方法 | |
| JPH0333068Y2 (ja) | ||
| JPS5978537A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS5928364A (ja) | リ−ドフレ−ム | |
| JPH11191608A (ja) | 半導体装置およびその製造方法 | |
| KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| KR200224097Y1 (ko) | 몰딩용 다이 | |
| JPH062710U (ja) | 半導体パッケージ | |
| JPS5998544A (ja) | 半導体装置およびその製造方法 | |
| KR200328473Y1 (ko) | Bga형반도체패키지 | |
| JPH05121473A (ja) | 樹脂封止型半導体装置 | |
| JPH0422159A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09129803A (ja) | ホール素子及びその製造方法 |