JPH062710U - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH062710U
JPH062710U JP3072393U JP3072393U JPH062710U JP H062710 U JPH062710 U JP H062710U JP 3072393 U JP3072393 U JP 3072393U JP 3072393 U JP3072393 U JP 3072393U JP H062710 U JPH062710 U JP H062710U
Authority
JP
Japan
Prior art keywords
semiconductor package
lead frame
external connection
paddle
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3072393U
Other languages
English (en)
Inventor
俊秀 朴
Original Assignee
金星エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 金星エレクトロン株式会社 filed Critical 金星エレクトロン株式会社
Publication of JPH062710U publication Critical patent/JPH062710U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【目的】 半導体パッケージの製造工程を単純化し、構
成を軽薄化し得る半導体パッケージを提供する。 【構成】 リードフレーム１８のパドル１２上に半導体
チップ１１が接着され、該リードフレーム１８の複数個
の外部連結リード１３と半導体チップ１１上のボンドパ
ッド１１ａとがそれぞれワイヤボンディングされ、該リ
ードフレーム１８の上部領域の半導体チップ１１および
ワイヤ１５のみがモールディング樹脂１４により成形さ
れ、各外部連結リード１３が印刷回路基板１７上のメタ
ルパターンに直接ソルダーリングされるように半導体パ
ッケージが構成されている。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、半導体パッケージに関するものであり、詳しくは、半導体パッケー ジの構造を軽薄化し、製造工程を極めて単純化した半導体パッケージに関するも のである。
【０００２】
【従来の技術】
従来、半導体パッケージにおいては、図４に示したように、ダイシング工程に よりそれぞれ個別に切断された半導体チップ１をリードフレームのパドル２上に 接着し、該半導体チップ１上面両方側にボンドパッド１ａをそれぞれ形成してそ れらボンドパッド１ａとインナーリード３とを金属ワイヤ５によりそれぞれボン ディングし、それら半導体チップ１およびインナーリード３を包含した上下方側 所定領域をエポキシモールディング樹脂によりモールディングして半導体パッケ ージを成形し、該半導体パッケージのアウトリード４をそれぞれ所定形状に折曲 した後、それらアウトリード４を印刷回路基板７上のメタルパターン上にそれぞ れソルダー８によりソルダーリングし、該半導体パッケージを基板上に装着し使 用していた。
【０００３】
【考案が解決しようとする課題】
このような従来の半導体パッケージにおいては、半導体チップの上下方側領域 をすべてエポキシモールディング樹脂により成形し、アウトリードをそれぞれ所 定形状に折曲した後、それらアウトリードを基板上のメタルパターンにソルダー リングして半導体パッケージを基板上に装着するようになっているため、半導体 パッケージの容積が大きくなり、製造工程が複雑であるという不都合な点があっ た。かつ、半導体パッケージの占有率が大きくなるので、該半導体パッケージを 基板上に装着する実装率が低下し、リードフレームの長さが長くなって、電気的 特性が低下されるという不都合な点があった。
【０００４】 本考案の目的は、上述の問題点を解決し、半導体パッケージの製造工程を単純 化し、半導体パッケージのアウトリードを基板上に直接ソルダーリングし得るよ うにした半導体パッケージを提供することにある。
【０００５】 また、本考案の他の目的は、半導体パッケージの容積を減らし、半導体パッケ ージを基板上に装着する実装率を向上し得るようにした半導体パッケージを提供 することにある。
【０００６】 さらに、本考案のその他の目的は、半導体パッケージのアウトリードの長さを 極めて短く形成し、半導体パッケージの電気的特性を向上し得るようにした半導 体パッケージを提供することにある。
【０００７】
【課題を解決するための手段】
本考案による半導体パッケージは、半導体チップ上面両方側に複数個のボンド パッドがそれぞれ形成され、パドルを中央に形成し、該パドル両方側に複数個の 外部連結リードをそれぞれ形成したリードフレームが形成され、パドル上面に半 導体チップが接着され、各ボンドパッドと各外部連結リードとがそれぞれ金属ワ イヤによりボンディングされ、各外部連結リードのみが露出されるようにリード フレーム上部領域の半導体チップおよび金属ワイヤをそれぞれエポキシモールデ ィング樹脂によりモールディングして半導体パッケージを成形し、該半導体パッ ケージの底面に露出された各外部連結リードを印刷回路基板上の各メタルパター ンに直接ソルダーリングし得るように構成されている。
【０００８】 好ましくは、リードフレームは、該リードフレームのパドルと各外部連結リー ドとがそれぞれ同一レベルに形成されてなるとよい。
【０００９】 また、好ましくは、リードフレームは、該リードフレームのパドルが該リード フレームの各外部連結リードよりもやや上方向きに位置したアップセット構造に 形成されてなるとよい。
【００１０】
【作用】
本考案によれば、半導体チップからの所定情報が、各金属ワイヤおよび各外部 連結リードを通って印刷回路上の各メタルパターンにそれぞれ伝達される。
【００１１】
【実施例】
以下、本考案の実施例に対し、図面を用いて詳細に説明する。
【００１２】 図１ないし図３に示したように、本考案による半導体チップにおいては、半導 体チップ１１上面両方側に複数個のボンドパッド１１ａがそれぞれ形成され、中 央部位にパドル１２を形成し、該パドル１２の両方側に複数個の外部連結リード １３をそれぞれ形成したリードフレーム１８が形成され、前記パドル１２上面に 前記半導体チップ１１が接着され、前記各ボンドパッド１１ａと前記各外部連結 リード１３とがそれぞれ金属ワイヤ１５によりボンディングされ、前記リードフ レーム１８の各外部連結リード１３のみが露出されるように、該リードフレーム １８上部領域の半導体チップ１１および各金属ワイヤ１５をそれぞれエポキシモ ールディング樹脂１４によりモールディングして半導体パッケージが成形され、 該半導体パッケージの底面に露出された各外部連結リード１３を印刷回路基板１ ７上の各メタルパターンにそれぞれソルダー１６によりソルダーリングして該半 導体パッケージを基板上に装着するようになっている。
【００１３】 すなわち、該半導体パッケージを成形した後、リードフレームの支持されたダ ンパを切断するトリム工程で前記複数個の外部連結リード１３をそれぞれ切断さ せ、従来の各アウトリードをフォーミングするフォーミング工程を省いている。 かつ、リードフレームを形成する場合、従来のように、リードフレームのパドル １２を該リードフレームの外部連結リード１３よりもやや下方向きに位置させる ダウンセット構造に形成せずに、該リードフレームのパドル１２をそれら連結リ ード１３と同一レベルに形成することもできるし、それら連結リード１３よりも やや上方向きの位置になるアップセット構造に形成することもできる。
【００１４】 したがって、このように構成された本考案による半導体パッケージにおいては 、半導体パッケージのモールディング領域が従来よりも減るので、該半導体パッ ケージの容積が減少され、従来のフォーミング工程が省かれて製造工程が単純化 され、アウトリードの長さが極めて短くなって半導体チップの電気的特性が向上 される。
【００１５】
【考案の効果】
以上説明したように、本考案による半導体パッケージにおいては、半導体パッ ケージの容積が減少され、半導体パッケージの製造工程が単純化されるので、製 造原価が低廉になり、半導体パッケージを基板上に装着する実装率が向上される という効果がある。また、アウトリードの長さが極めて短くなって、半導体チッ プの電気的特性が向上されるという効果がある。
【図面の簡単な説明】
【図１】本考案による半導体パッケージの構造を示す概
略縦断面図である。
【図２】図１に示す半導体パッケージの概略底面図であ
る。
【図３】本考案による半導体パッケージを基板上に装着
した状態を示す概略縦断面図である。
【図４】従来の半導体パッケージの構造および基板上の
装着状態を示す概略縦断面図である。
【符号の説明】
１１ 半導体チップ １１ａ ボンドパッド １２ パドル １３ 外部連結リード １４ モールディング樹脂 １５ 金属ワイヤ １６ ソルダー １７ 基板 １８ リードフレーム なお、各図中、同一符号は同一または相当部分を示す。

Claims (3)

    【実用新案登録請求の範囲】
  1. 【請求項１】 半導体パッケージであって、 半導体チップ（１１）上面両方側に複数個のボンドパッ
    ド（１１ａ）がそれぞれ形成され、 中央部位にパドル（１２）を形成し、該パドル（１２）
    の両方側に複数個の外部連結リード（１３）をそれぞれ
    形成したリードフレーム（１８）が形成され、 前記パドル（１２）上面に前記半導体チップ（１１）が
    接着され、前記各ボンドパッド（１１ａ）と前記各外部
    連結リード（１３）とがそれぞれ金属ワイヤ（１５）に
    よりボンディングされ、 前記リードフレーム（１８）の各外部連結リード（１
    ３）のみが露出されるように該リードフレーム（１８）
    上部領域の半導体チップ（１１）および各金属ワイヤ
    （１５）をそれぞれエポキシモールディング樹脂（１
    ４）によりモールディングして半導体パッケージが成形
    され、 該半導体パッケージの底面に露出された各外部連結リー
    ド（１３）を印刷回路基板（１７）上の各メタルパター
    ンにそれぞれソルダー（１６）によりソルダーリングし
    て該半導体パッケージを基板上に装着するようになる半
    導体パッケージ。
  2. 【請求項２】 前記リードフレーム（１８）は、該リー
    ドフレーム（１８）のパドル（１２）と各外部連結リー
    ド（１３）とがそれぞれ同一レベルに形成されてなる、
    請求項１記載の半導体パッケージ。
  3. 【請求項３】 前記リードフレーム（１８）は、該リー
    ドフレーム（１８）のパドル（１２）が該リードフレー
    ム（１８）の各外部連結リード（１３）よりもやや上方
    向きに位置したアップセット構造に形成されてなる、請
    求項１記載の半導体パッケージ。
JP3072393U 1992-06-10 1993-06-08 半導体パッケージ Pending JPH062710U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR920010286 1992-06-10
KR92U10286 1992-06-10

Publications (1)

Publication Number Publication Date
JPH062710U true JPH062710U (ja) 1994-01-14

Family

ID=19334642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3072393U Pending JPH062710U (ja) 1992-06-10 1993-06-08 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH062710U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
KR20170004448A (ko) * 2015-07-02 2017-01-11 주식회사 에스에프에이반도체 반도체 패키지 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
KR20170004448A (ko) * 2015-07-02 2017-01-11 주식회사 에스에프에이반도체 반도체 패키지 제조방법

Similar Documents

Publication Publication Date Title
KR100442847B1 (ko) 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JPH05251613A (ja) 半導体パッケージ
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
JPH08250641A (ja) 半導体装置とその製造方法
JPH062710U (ja) 半導体パッケージ
JPH0399459A (ja) 樹脂封止型半導体装置
JP2002076234A (ja) 樹脂封止型半導体装置
JP2507852B2 (ja) 半導体装置
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JPH023622Y2 (ja)
KR200169730Y1 (ko) 반도체 패키지의 리드프레임
JPH07249729A (ja) 電子装置
KR19990086280A (ko) 반도체 패키지
JPH0312954A (ja) 樹脂封止型半導体装置
JPH03265148A (ja) 半導体装置及びその製造方法
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100481927B1 (ko) 반도체패키지및그제조방법
JP2504901B2 (ja) 複数の電子部品パッケ―ジの製造方法
JPH09129803A (ja) ホール素子及びその製造方法
JP2692904B2 (ja) ダイオードチップ内蔵型半導体装置とその製造方法
JP2002009221A (ja) 半導体装置及びその製造方法
JPH0521649A (ja) 半導体装置
JPH0199245A (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980825