CN102834916A - 具有隔开的散热器的封装 - Google Patents
具有隔开的散热器的封装 Download PDFInfo
- Publication number
- CN102834916A CN102834916A CN2011800133332A CN201180013333A CN102834916A CN 102834916 A CN102834916 A CN 102834916A CN 2011800133332 A CN2011800133332 A CN 2011800133332A CN 201180013333 A CN201180013333 A CN 201180013333A CN 102834916 A CN102834916 A CN 102834916A
- Authority
- CN
- China
- Prior art keywords
- radiator
- lead frame
- nude film
- pad
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一种集成电路(IC)封装,包括:引线框;以及裸片,粘附到引线框的焊盘的第一表面。裸片被接线键合到引线框。该封装包括:散热器,从裸片的第二表面隔开,其中第二表面与第一表面相反。模制化合物封装引线框和裸片。模制化合物设置于散热器与焊盘的第二表面之间并且通过设置于散热器、第二表面和/或二者的某一组合上的突出结构元件实现进入散热器与第二表面之间。
Description
背景技术
当前接线键合封装提供与引线框的裸片焊板(paddle)相抵设置(即“落入(dropped in)”)的散热器。在这样的封装中,在裸片焊板与散热器之间无粘合。然而模制化合物不能渗透在这一配置中的裸片焊板与散热器之间的区域。在这一区域中缺乏模制化合物增加封装的热阻并且由于在裸片焊板与散热器之间的区域中的膨胀力而在封装内产生内部应力。此外,随着裸片尺寸和裸片焊板尺寸增加,这些膨胀力在封装内产生甚至更多内部应力。持续暴露于这些内部应力可能最终引起分层(delamination),这可能导致器件的故障
正是在这一背景内出现下文描述的实施例。
发明内容
这里描述的实施例提供一种用于具有增强的结构完整性的集成电路的封装。应当理解可以用诸多方式(比如过程、装置、系统、器件或者方法)实现本发明。下文描述本发明的若干发明实施例。
在本发明的一个方面中,一种集成电路(IC)封装包括:引线框;以及裸片,粘附到引线框的焊盘的第一表面。裸片被接线键合到引线框。该封装包括:散热器,从裸片的第二表面隔开,其中第二表面与第一表面相反。模制化合物封装引线框和裸片。模制化合物设置于散热器与焊盘的第二表面之间并且通过设置于散热器、第二表面和/或这二者的某一组合上的突出结构元件实现介于散热器与第二表面之间。突出结构元件负责散热器和第二表面的隔开配置。
在本发明的另一方面中,提供一种封装半导体器件的方法。该方法始于向引线框的裸片焊盘的第一表面粘附裸片。该方法包括:将裸片的键合焊盘接线键合至从引线框延伸的引线;并且在裸片焊盘的第二表面之上设置散热器,从而散热器的表面从第二表面的部分隔开并且散热器的表面接触第二表面的不同部分。用模制化合物封装裸片和引线框,从而模制化合物填充在散热器的表面与第二表面的部分之间限定的空腔。模制化合物布置于散热器与第二表面之间提供封装的增强的结构完整性,因为封装更好地能够抵抗由于封装经历的热膨胀力所致的内部应力。此外,模制化合物作为用于裸片焊盘和散热器的粘合剂来工作。
本发明的其它方面将从与通过例子图示本发明原理的附图结合进行的下文具体描述中变得清楚。
附图说明
通过结合附图的下文具体描述将容易理解本发明,并且相似标号表示相似结构单元:
图1是图示了根据本发明一个实施例的引线框的简化示意图。
图2是图示了根据本发明一个实施例的用于集成电路的封装配置的横截面图的简化示意图。
图3是图示了根据本发明一个替代实施例的用于集成电路的封装配置的横截面图的简化示意图。
图4A和图4B是图示了根据本发明一个实施例的具有突出结构元件的引线框的替代视图的简化示意图。
图5A和图5B是图示了用于从图4A和图4B的实施例变化的一个实施例的具有突出结构元件的引线框的替代视图的简化示意图。
图6是图示了根据本发明一个实施例的在焊板表面上具有位于中心的偏移的封装配置的简化示意图。
图7是图示了根据本发明一个实施例的封装半导体器件的方法操作的流程图。
具体实施方式
这里描述的实施例提供一种用于集成电路的封装架构。然而本领域技术人员将清楚无这些具体细节中的一些或者所有细节仍可实现本发明。在其它实例中,上文具体描述公知过程操作以免不必要地模糊本发明。
这里描述的实施例提供一种解决通过具有落入式散热器的当前接线键合封装配置产生的内部应力的封装解决方案。在下文描述的实施例中,在裸片焊板、散热器或者这二者的组合上的突出结构元件使模制化合物能够进入在裸片焊板表面与散热器表面之间的区域。通过用模制化合物填充通过突出结构元件产生的空腔,更好地承受封装上的应力以提供更低故障率。
图1是图示了根据本发明一个实施例的引线框的简化示意图。出于示例目的而在俯视平面图中图示了引线框100。本领域技术人员将理解可以压印引线框100,使得引线104定向于与裸片焊板102不同的平面上。如下文更具体说明的那样,裸片焊板102可以包括在与落入式散热器相反的表面上的突出结构元件。在一个替代实施例中,落入式散热器可以包括突出结构元件以便从裸片焊板102的相反表面隔开。应当理解实施例可以在裸片焊板102的表面和散热器二者上包括突出结构元件。因而这里描述的实施例并非为了限制,因为它们是举例说明。此外,诸多其它引线框配置能够与这里描述的实施例一起实现,因为图1是并非为了限制的仅一个示例配置。
图2是图示了根据本发明一个实施例的用于集成电路的封装配置的横截面图的简化示意图。封装配置120包括裸片102,该裸片被接线键合到引线框的引线104。引线框包括裸片焊板106,该焊板可以连接到或者可以不连接到引线104。裸片102通过接线112接线键合到引线104。以从裸片焊板106偏移的方式设置散热器108。本领域技术人员将理解散热器108在一个实施例中落入封装配置中。模制化合物110用来封装裸片102和引线框。在一个实施例中,通过注模工艺提供模制化合物110。散热器108包括突出结构元件108a。突出结构元件108a从散热器108的与裸片焊板106的表面相反的表面延伸。在一个实施例中,突出结构元件108a从散热器108的表面延伸约5/1000与约10/1000英寸之间。因而在散热器108的表面与裸片焊板106之间产生间隙或者空腔。因此,当向封装中注入模制化合物110时,模制化合物能够填充通过突出结构元件产生的间隙或者空腔。应当理解裸片102可以是诸如微处理器、可编程逻辑器件等任何适当集成电路。
图3是图示了根据本发明一个替代实施例的用于集成电路的封装配置的横截面图的简化示意图。封装配置120包括裸片102,该裸片通过接线112接线键合到引线框的引线104。以从裸片焊板106偏移的方式设置散热器108。如上文提到的那样,散热器108可以在一个实施例中落入封装配置中。模制化合物110用来封装裸片102和引线框。在一个实施例中,通过传送模制工艺提供模制化合物110。裸片焊板106包括突出结构元件130。裸片焊板106从裸片焊板106的与散热器108的表面相反的表面延伸。在一个实施例中,突出结构元件130从裸片焊板106的表面延伸约5/1000与约10/1000英寸之间。因而在散热器108的表面与裸片焊板106之间产生向其中注入模制化合物110的间隙或者空腔。应当理解图2和图3中的突出结构元件的布局是举例说明而并非为了限制。也就是说,可以沿着裸片焊板106的外围、裸片焊板106的位于中心的区域或者二者的组合布局突出结构元件。相同布局适用性也适用于散热器108的突出结构元件。此外,突出结构元件可以布局于散热器108和裸片焊板106的组合上。本领域技术人员将理解用于模制化合物、散热器和引线框的组成材料可以是用于IC封装的任何材料。
图4A和图4B是图示了根据本发明一个实施例的具有突出结构元件的引线框的替代视图的简化示意图。图4A是俯视图,而图4B是俯视透视图。引线104在一个实施例中从引线框100的裸片焊板106延伸。引线104在一个实施例中可以未连接到裸片焊板。图示了突出结构元件130从裸片焊板106的表面延伸。在这一实施例中,图示了两对突出结构元件130从裸片焊板106的相反侧的外围区域延伸。本领域技术人员理解具有朝着裸片焊板表面延伸的突出结构元件的散热器可以在一个实施例中与图4A和图4B的引线框相配。如上文提到的那样,引线104和裸片焊板106可以沿着不同平面定向。可以在一个实施例中通过压印工艺实现这一定向。
图5A和图5B是图示了用于从图4A和4B的实施例变化的一个实施例的具有突出结构元件的引线框的替代视图的简化示意图。图5A是俯视图,而图5B是俯视透视图。引线104在一个实施例中从引线框100的裸片焊板106延伸。图示了突出结构元件130从裸片焊板106的表面延伸。在这一实施例中,图示了四对突出结构元件从裸片焊板106的每侧的外围区域延伸。本领域技术人员将理解具有如下突出结构元件的散热器可以在一个实施例中与图4A和图4B的引线框相配,这些突出结构元件从散热器的表面朝着裸片焊板表面(突出结构元件130从该表面延伸)的不同区域的延伸等效数量。
图6是图示了根据本发明一个实施例的在焊板表面上具有位于中心的偏移的封装配置的简化示意图。向裸片焊板106的表面上设置裸片102。裸片102通过接线112接线键合到引线框的引线。裸片焊板106被配置成具有突出物130,该突出物130从裸片焊板106的、与裸片102被装配到其上的表面相反的表面延伸的位于中心。应当理解,裸片102通过环氧树脂142粘附到裸片焊板106的表面。位于中心的突出物130提供在散热器108的表面与裸片焊板106之间的隔开配置。在使散热器108落入之后并且在传送模制时,模制化合物110能够向通过位于中心的突出物130产生的间隙中渗透。也就是说,在散热器108的表面与裸片焊板106之间的隔开配置现在由模制化合物填充,以便向封装提供增强的结构完整性。应当理解,在位于中心的突出物130与散热器108的表面之间的相对小的区域将阻止模制化合物110渗透。这一区域由间隙140代表。然而由于位于中心的突出物的与散热器相抵的表面明显减少,所以任何膨胀力的影响变成可忽略不计。
图7是图示了根据本发明一个实施例的封装半导体器件的方法操作的流程图。该方法始于操作150,其中向裸片焊盘的第一表面粘附裸片。如上文所言,可以通过环氧树脂向引线框的裸片焊板的表面粘附裸片。该方法继续操作152,其中向引线框的引线用接线键合裸片的键合焊盘。本领域技术人员将理解可以在这一操作中利用任何用于接线键合的已知技术。该方法继续操作154,其中以隔开方式在裸片焊板的第二表面之上设置散热器。在操作514中,散热器可以落入封装中。如上文提到的那样,散热器可以具有实现图2、图3和图6中所示隔开配置的突出结构元件。取而代之,裸片焊板表面可以具有从该表面延伸的突出物或者突出结构元件。此外,裸片焊盘表面和散热器二者可以具有突出结构元件。该方法然后继续操作156,其中用模制化合物封装裸片和引线框。应当理解可以通过本领域中已知的传送模制过程注入模制化合物。
概括而言,实施例提供一种用于集成电路的封装,该封装具有通过突出结构元件隔开的裸片焊盘的表面和散热器的表面,以便实现模制化合物进入散热器与裸片焊板之间。模制化合物存在于隔开配置产生的间隙中与先前技术(该技术使散热器与裸片焊盘的表面相抵落入并且在表面之间落入模制化合物)对比提供封装的增强的结构完整性。实施例利用的模制化合物可以是本领域中已知的诸如环氧树脂等任何适当模制化合物。
这里描述的可编程逻辑器件可以是数据处理系统的部分,该系统包括以下部件中的一个或者多个部件:存储器;逻辑电路;I/O电路;以及外围器件。可以在广泛多种应用(比如计算机联网、数据联网、仪表测量、视频处理、数字信号处理或者任何适当其它应用(其中希望有使用可编程或者可再编程逻辑的优点))中使用数据处理系统。可编程逻辑器件可以用来执行多种不同逻辑功能。例如可以配置可编程逻辑器件为与系统处理器配合工作的处理器或者控制器。也可以使用可编程逻辑器件作为仲裁器,该仲裁器用于仲裁对数据处理系统中的共享资源的访问。在又一实施例中,可以配置可编程逻辑器件为在处理器与系统中的其它部件之一的接口。
这里描述的形成本发明一部分的操作中的任何操作是有用的机器操作。本发明也涉及一种用于执行这些操作的设备或者装置。可以专门构造该装置用于所需目的或者该装置可以是存储于计算机中的计算机程序有选择地激活或者配置的通用计算机。具体而言,各种通用机器可以与根据这里的教导而编写的计算机程序一起使用,或者构造更专门化装置以执行所需操作可以更为方便。
如这里所用,可编程逻辑器件指代可以编程为执行所需功能的任何集成电路并且包括可编程逻辑阵列(PLA)、可编程阵列逻辑(PAL)、现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)以及可以编程的广泛多种其它逻辑和存储器器件。设计工程师经常使用采用软件包这一形式的电子设计自动化工具来设计和编程这样的PLD。
虽然出于理解清楚的目的而用一些细节描述前述发明,但是将清楚可以在所附权利要求的范围内实现某些改变和修改。因而当前实施例将解释为示例而非限制并且本发明将不限于这里给出的细节、但是可以在所附权利要求的范围和等效含义内加以修改。在权利要求中,除非在权利要求中明示,单元和/或步骤并未意味着任何特定操作顺序。
Claims (19)
1.一种集成电路(IC)封装,包括:
引线框;
裸片,粘附到所述引线框的焊盘的第一表面,所述裸片被接线键合到所述引线框;
散热器,从所述焊盘的第二表面隔开,所述第二表面与所述第一表面相反;以及
模制化合物,封装所述引线框和所述裸片,其中所述模制化合物设置于所述散热器与所述焊盘的所述第二表面之间。
2.根据权利要求1所述的IC封装,其中所述裸片被接线键合到所述引线框的引线的表面,所述引线的所述表面与所述第二表面相反。
3.根据权利要求2所述的IC封装,其中所述焊盘的所述第一表面的平面从所述引线的所述表面的平面偏移。
4.根据权利要求1所述的IC,其中所述散热器包括从所述散热器的、与所述焊盘的所述第二表面相反的表面延伸的多个突出物。
5.根据权利要求1所述的IC,其中所述焊盘的所述第一表面从所述引线的所述表面的平面偏移,并且其中所述裸片的所述第二表面包括从所述第二表面延伸的多个突起物。
6.根据权利要求2所述的IC,其中所述焊盘的所述第一表面从所述引线的所述表面的平面偏移,并且其中所述焊盘的所述第二表面的内部部分朝着所述散热器向外延伸。
7.根据权利要求6所述的IC,其中所述内部部分的顶表面支撑所述散热器,从而散热器从所述第二表面的外部部分隔开。
8.根据权利要求1所述的IC,其中在所述散热器的表面与所述第二表面之间的距离在约千分之5英寸与约千分之10英寸之间。
9.一种用于集成电路封装的引线框,包括:
裸片焊盘区域,具有用于粘附裸片的第一表面;
多个引线框延伸物,从所述裸片焊盘延伸,所述多个引线框延伸物是沿着与所述裸片焊盘区域的平坦表面不同的平坦表面限定的;
突出物,从与所述第一表面相反的第二表面延伸,所述突出物在所述第二表面的部分与接触所述突出物的散热器之间产生间隙。
10.根据权利要求9所述的引线框,其中多个突出物从所述第二表面延伸。
11.根据权利要求10所述的引线框,其中所述多个突出物沿着所述第二表面的外围定位。。
12.根据权利要求9所述的引线框,其中所述突出物从所述第二表面的质心延伸。
13.根据权利要求9所述的引线框,其中所述突出物具有在约千分之5英寸与约千分之10英寸之间的高度。
14.一种封装半导体器件的方法,包括:
向引线框的裸片焊盘的第一表面粘附裸片;
将所述裸片的键合焊盘接线键合至从所述引线框延伸的引线;
在所述裸片焊盘的第二表面之上设置散热器,从而所述散热器的表面从所述第二表面的部分隔开并且所述散热器的所述表面接触所述第二表面的另一部分;并且
用模制化合物封装所述裸片和所述引线框,从而所述模制化合物填充在所述散热器的所述表面与所述第二表面的所述部分之间限定的空腔。
15.根据权利要求14所述的方法,其中所述散热器包括从所述散热器的所述表面延伸的突出物。
16.根据权利要求14所述的方法,其中所述裸片焊盘的所述第二表面包括从所述第二表面的外围延伸的突出物。
17.根据权利要求14所述的方法,其中所述裸片焊盘的所述第二表面包括从所述第二表面延伸的位于中心的突出物。
18.根据权利要求14所述的方法,其中所述空腔在约千分之5英寸与约千分之10英寸之间。
19.根据权利要求14所述的方法,其中沿着与所述裸片焊盘的所述第一表面不同的平坦表面限定从所述引线框延伸的所述引线。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/721,486 | 2010-03-10 | ||
US12/721,486 US9054077B2 (en) | 2010-03-10 | 2010-03-10 | Package having spaced apart heat sink |
PCT/US2011/027768 WO2011112728A2 (en) | 2010-03-10 | 2011-03-09 | Package having spaced apart heat sink |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102834916A true CN102834916A (zh) | 2012-12-19 |
CN102834916B CN102834916B (zh) | 2016-03-23 |
Family
ID=44559166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180013333.2A Active CN102834916B (zh) | 2010-03-10 | 2011-03-09 | 具有隔开的散热器的封装 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9054077B2 (zh) |
EP (1) | EP2545584B1 (zh) |
JP (1) | JP2013522880A (zh) |
CN (1) | CN102834916B (zh) |
WO (1) | WO2011112728A2 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8592970B2 (en) | 2011-06-27 | 2013-11-26 | International Business Machines Corporation | Multichip electronic packages and methods of manufacture |
US11387400B2 (en) * | 2017-07-19 | 2022-07-12 | Murata Manufacturing Co., Ltd. | Electronic module with sealing resin |
JP6848930B2 (ja) * | 2017-07-19 | 2021-03-24 | 株式会社村田製作所 | 電子モジュール |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US88384A (en) * | 1869-03-30 | Troutman grob | ||
US5053855A (en) * | 1988-10-25 | 1991-10-01 | Mitsubishi Denki Kabushiki Kaisha | Plastic molded-type semiconductor device |
US5365107A (en) * | 1992-06-04 | 1994-11-15 | Shinko Electric Industries, Co., Ltd. | Semiconductor device having tab tape |
JPH088384A (ja) * | 1994-06-17 | 1996-01-12 | Nippon Steel Corp | 半導体装置及びその製造方法 |
US5698899A (en) * | 1995-11-30 | 1997-12-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with first and second sealing resins |
CN1264174A (zh) * | 1999-02-04 | 2000-08-23 | 日本电气株式会社 | 树脂密封的半导体器件 |
US20030178708A1 (en) * | 1999-09-01 | 2003-09-25 | Matsushita Electric Industrial Co., Ltd. | Leadframe and method for manufacturing resin-molded semiconductor device |
JP2005033123A (ja) * | 2003-07-11 | 2005-02-03 | Mitsubishi Electric Corp | 半導体パワーモジュール |
CN1790687A (zh) * | 2004-11-10 | 2006-06-21 | 松下电器产业株式会社 | 树脂密封半导体器件、具有管芯垫的引线框及其制造方法 |
CN101080822A (zh) * | 2004-12-16 | 2007-11-28 | 首尔半导体株式会社 | 具有散热片支撑环的引线框、使用所述引线框制造发光二极管封装的方法和通过所述方法制造的发光二极管封装 |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60137041A (ja) * | 1983-12-26 | 1985-07-20 | Matsushita Electronics Corp | 樹脂封止形半導体装置 |
JPS61166051A (ja) * | 1985-01-17 | 1986-07-26 | Matsushita Electronics Corp | 樹脂封止型半導体装置 |
JPS6377142A (ja) * | 1986-09-19 | 1988-04-07 | Mitsubishi Electric Corp | 半導体装置 |
JPH04114455A (ja) * | 1990-09-05 | 1992-04-15 | Seiko Epson Corp | 半導体装置及びその実装構造 |
US5147821A (en) * | 1990-09-28 | 1992-09-15 | Motorola, Inc. | Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation |
JP2882101B2 (ja) * | 1991-07-09 | 1999-04-12 | 三菱電機株式会社 | 半導体装置 |
US5598034A (en) * | 1992-07-22 | 1997-01-28 | Vlsi Packaging Corporation | Plastic packaging of microelectronic circuit devices |
US5387554A (en) * | 1992-09-10 | 1995-02-07 | Vlsi Technology, Inc. | Apparatus and method for thermally coupling a heat sink to a lead frame |
US5859471A (en) * | 1992-11-17 | 1999-01-12 | Shinko Electric Industries Co., Ltd. | Semiconductor device having tab tape lead frame with reinforced outer leads |
JPH06268144A (ja) * | 1993-03-17 | 1994-09-22 | Hitachi Ltd | 半導体集積回路装置 |
US5430331A (en) * | 1993-06-23 | 1995-07-04 | Vlsi Technology, Inc. | Plastic encapsulated integrated circuit package having an embedded thermal dissipator |
US5444909A (en) * | 1993-12-29 | 1995-08-29 | Intel Corporation | Method of making a drop-in heat sink |
US6081028A (en) * | 1994-03-29 | 2000-06-27 | Sun Microsystems, Inc. | Thermal management enhancements for cavity packages |
JPH088388A (ja) * | 1994-06-22 | 1996-01-12 | Hitachi Ltd | リードフレームおよびそれを用いて構成された半導体装置 |
JP3367299B2 (ja) * | 1994-11-11 | 2003-01-14 | セイコーエプソン株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US5750423A (en) * | 1995-08-25 | 1998-05-12 | Dai-Ichi Seiko Co., Ltd. | Method for encapsulation of semiconductor devices with resin and leadframe therefor |
JPH09172126A (ja) | 1995-12-18 | 1997-06-30 | Matsushita Electron Corp | 樹脂封止型半導体装置およびその製造方法 |
US5872395A (en) * | 1996-09-16 | 1999-02-16 | International Packaging And Assembly Corporation | Bent tip method for preventing vertical motion of heat spreaders during injection molding of IC packages |
JP3630519B2 (ja) | 1997-02-28 | 2005-03-16 | 沖電気工業株式会社 | 半導体装置 |
US6046496A (en) * | 1997-11-04 | 2000-04-04 | Micron Technology Inc | Chip package |
US5973407A (en) * | 1998-07-23 | 1999-10-26 | Sampo Semiconductor Corporation | Integral heat spreader for semiconductor package |
JP3434752B2 (ja) * | 1999-11-29 | 2003-08-11 | Necエレクトロニクス株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US6559525B2 (en) * | 2000-01-13 | 2003-05-06 | Siliconware Precision Industries Co., Ltd. | Semiconductor package having heat sink at the outer surface |
US6407411B1 (en) * | 2000-04-13 | 2002-06-18 | General Electric Company | Led lead frame assembly |
TW445615B (en) * | 2000-08-04 | 2001-07-11 | Siliconware Precision Industries Co Ltd | Semiconductor package with enhanced heat dissipation function |
US6338992B1 (en) * | 2000-11-29 | 2002-01-15 | Lsi Logic Corporation | Programmable read only memory in CMOS process flow |
TW488042B (en) * | 2000-11-30 | 2002-05-21 | Siliconware Precision Industries Co Ltd | Quad flat non-leaded package and its leadframe |
US6664649B2 (en) * | 2001-02-28 | 2003-12-16 | Siliconware Precision Industries Co., Ltd. | Lead-on-chip type of semiconductor package with embedded heat sink |
JP2003124437A (ja) * | 2001-10-19 | 2003-04-25 | Mitsubishi Electric Corp | 半導体装置 |
SG111935A1 (en) * | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
JP3828036B2 (ja) * | 2002-03-28 | 2006-09-27 | 三菱電機株式会社 | 樹脂モールド型デバイスの製造方法及び製造装置 |
TW556469B (en) * | 2002-08-20 | 2003-10-01 | Via Tech Inc | IC package with an implanted heat-dissipation fin |
US7042071B2 (en) * | 2002-10-24 | 2006-05-09 | Matsushita Electric Industrial Co., Ltd. | Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same |
JP2004179253A (ja) * | 2002-11-25 | 2004-06-24 | Nec Semiconductors Kyushu Ltd | 半導体装置およびその製造方法 |
US20060103008A1 (en) * | 2004-11-15 | 2006-05-18 | Stats Chippac Ltd. | Hyper thermally enhanced semiconductor package system |
US7554179B2 (en) * | 2005-02-08 | 2009-06-30 | Stats Chippac Ltd. | Multi-leadframe semiconductor package and method of manufacture |
KR101146973B1 (ko) * | 2005-06-27 | 2012-05-22 | 페어차일드코리아반도체 주식회사 | 패키지 프레임 및 그를 이용한 반도체 패키지 |
US7635613B2 (en) * | 2005-06-27 | 2009-12-22 | Texas Instruments Incorporated | Semiconductor device having firmly secured heat spreader |
US7250685B2 (en) * | 2005-08-09 | 2007-07-31 | Stats Chippac Ltd. | Etched leadframe flipchip package system |
US7833840B2 (en) * | 2006-08-03 | 2010-11-16 | Stats Chippac Ltd. | Integrated circuit package system with down-set die pad and method of manufacture thereof |
KR101418397B1 (ko) * | 2007-11-05 | 2014-07-11 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그의 제조방법 |
US7939379B2 (en) * | 2008-02-05 | 2011-05-10 | Advanced Semiconductor Engineering, Inc. | Hybrid carrier and a method for making the same |
US7777320B2 (en) * | 2008-09-23 | 2010-08-17 | Stats Chippac Ltd. | Quad flat pack in quad flat pack integrated circuit package system |
US7858443B2 (en) * | 2009-03-09 | 2010-12-28 | Utac Hong Kong Limited | Leadless integrated circuit package having standoff contacts and die attach pad |
US8530990B2 (en) * | 2009-07-20 | 2013-09-10 | Sunpower Corporation | Optoelectronic device with heat spreader unit |
-
2010
- 2010-03-10 US US12/721,486 patent/US9054077B2/en not_active Expired - Fee Related
-
2011
- 2011-03-09 CN CN201180013333.2A patent/CN102834916B/zh active Active
- 2011-03-09 EP EP11754019.5A patent/EP2545584B1/en active Active
- 2011-03-09 WO PCT/US2011/027768 patent/WO2011112728A2/en active Application Filing
- 2011-03-09 JP JP2012557220A patent/JP2013522880A/ja not_active Withdrawn
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US88384A (en) * | 1869-03-30 | Troutman grob | ||
US5053855A (en) * | 1988-10-25 | 1991-10-01 | Mitsubishi Denki Kabushiki Kaisha | Plastic molded-type semiconductor device |
US5365107A (en) * | 1992-06-04 | 1994-11-15 | Shinko Electric Industries, Co., Ltd. | Semiconductor device having tab tape |
JPH088384A (ja) * | 1994-06-17 | 1996-01-12 | Nippon Steel Corp | 半導体装置及びその製造方法 |
US5698899A (en) * | 1995-11-30 | 1997-12-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with first and second sealing resins |
CN1264174A (zh) * | 1999-02-04 | 2000-08-23 | 日本电气株式会社 | 树脂密封的半导体器件 |
US20030178708A1 (en) * | 1999-09-01 | 2003-09-25 | Matsushita Electric Industrial Co., Ltd. | Leadframe and method for manufacturing resin-molded semiconductor device |
JP2005033123A (ja) * | 2003-07-11 | 2005-02-03 | Mitsubishi Electric Corp | 半導体パワーモジュール |
CN1790687A (zh) * | 2004-11-10 | 2006-06-21 | 松下电器产业株式会社 | 树脂密封半导体器件、具有管芯垫的引线框及其制造方法 |
CN101080822A (zh) * | 2004-12-16 | 2007-11-28 | 首尔半导体株式会社 | 具有散热片支撑环的引线框、使用所述引线框制造发光二极管封装的方法和通过所述方法制造的发光二极管封装 |
Also Published As
Publication number | Publication date |
---|---|
US20110221048A1 (en) | 2011-09-15 |
EP2545584A4 (en) | 2014-05-21 |
EP2545584A2 (en) | 2013-01-16 |
EP2545584B1 (en) | 2019-06-26 |
US9054077B2 (en) | 2015-06-09 |
WO2011112728A3 (en) | 2012-01-12 |
JP2013522880A (ja) | 2013-06-13 |
WO2011112728A2 (en) | 2011-09-15 |
CN102834916B (zh) | 2016-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101928681B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
CN106169466A (zh) | 半导体封装组件及其制造方法 | |
US10096567B2 (en) | Package substrate and package | |
US8247898B2 (en) | Semiconductor device and semiconductor device mounted structure | |
CN101118895A (zh) | 具有内置热沉的半导体器件 | |
US20190122899A1 (en) | Semiconductor package and manufacturing method therefor | |
US9059155B2 (en) | Chip package and method for manufacturing the same | |
CN103996663A (zh) | 半导体模块及其形成方法 | |
US9607863B1 (en) | Integrated circuit package with vacant cavity | |
CN101681852A (zh) | 具有互连导电体的倒装芯片及其制作方法 | |
JP2010232471A (ja) | 半導体装置の製造方法および半導体装置 | |
CN102834916A (zh) | 具有隔开的散热器的封装 | |
KR20160135688A (ko) | 박형 샌드위치 임베디드 패키지 | |
US20140134805A1 (en) | Method of fabricating a semiconductor package | |
CN112420649B (zh) | 芯片封装结构及电子产品 | |
CN104241300B (zh) | 图像传感器封装及其制造方法 | |
CN104051373B (zh) | 散热结构及半导体封装件的制法 | |
JPWO2017154072A1 (ja) | 半導体装置および半導体装置の製造方法 | |
CN103824820A (zh) | 引线框区域阵列封装技术 | |
CN104037149A (zh) | 引线框和基板半导体封装 | |
CN101221909A (zh) | 散热型封装件的制法及其所应用的散热结构 | |
CN101131974B (zh) | 封装结构及其散热片 | |
CN100466212C (zh) | 半导体封装件及其制法 | |
JP4573472B2 (ja) | 混成集積回路装置 | |
CN101118861A (zh) | 晶片封装结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |