JP2013522880A - 離間された放熱板を有するパッケージ - Google Patents

離間された放熱板を有するパッケージ Download PDF

Info

Publication number
JP2013522880A
JP2013522880A JP2012557220A JP2012557220A JP2013522880A JP 2013522880 A JP2013522880 A JP 2013522880A JP 2012557220 A JP2012557220 A JP 2012557220A JP 2012557220 A JP2012557220 A JP 2012557220A JP 2013522880 A JP2013522880 A JP 2013522880A
Authority
JP
Japan
Prior art keywords
heat sink
lead frame
die
pad
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012557220A
Other languages
English (en)
Inventor
ケン ベン リム，
ティック ティオン トーン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of JP2013522880A publication Critical patent/JP2013522880A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

リードフレームと、リードフレームのパッドの第１の表面に添着されるダイと、を含む、集積回路（ＩＣ）パッケージ。ダイは、リードフレームにワイヤボンディングされる。パッケージは、パッドの第２の表面から離間された放熱板を含み、第２の表面は、第１の表面に対向する。成形材料は、リードフレームおよびダイを封入する。成形材料は、放熱板とパッドの第２の表面との間に配置され、放熱板、第２の表面、および／または２つのある組み合わせ上に配置される、突出特徴を通して、放熱板と第２の表面との間のアクセスが可能となる。

Description

（背景）
現在のワイヤボンディングパッケージは、リードフレームのダイパドルに対して、配置される、すなわち、「ドロップイン」される、放熱板を提供する。そのようなパッケージでは、ダイパドルと放熱板との間に、接着剤が存在しない。しかしながら、成形材料は、本構成では、ダイパドルと放熱板との間のエリアを貫通することはできない。本エリア内における成形材料の欠如は、パッケージの熱抵抗を増加させ、ダイパドルと放熱板との間のエリア内の膨張力により、パッケージ内に内部応力を生成する。加えて、ダイサイズおよびダイパドルサイズが増加するのに伴って、これらの膨張力は、パッケージ内にさらに多くの内部応力を生成する。これらの内部応力への接触暴露は、最終的に、剥離を生じさせ、素子の欠陥へとつながり得る。
これは、後述の実施形態が生じる文脈内にある。
（概要）
本明細書に説明される実施形態は、構造的完全性を向上させた集積回路のためのパッケージを提供する。本発明は、プロセス、装置、システム、素子、または方法等、数多くの方法で実装することができることを理解されたい。以下、本発明のいくつかの発明的実施形態を説明する。
本発明の一側面では、集積回路（ＩＣ）パッケージは、リードフレームと、リードフレームのパッドの第１の表面に添着されるダイと、を含む。ダイは、リードフレームにワイヤボンディングされる。パッケージは、パッドの第２の表面から離間された放熱板を含み、第２の表面は、第１の表面に対向する。成形材料は、リードフレームおよびダイを封入する。成形材料は、放熱板とパッドの第２の表面との間に配置され、放熱板、第２の表面、および／または２つのある組み合わせ上に配置される、突出特徴を通して、放熱板と第２の表面との間のアクセスが可能となる。突出特徴は、放熱板および第２の表面の離間構成に関与する。
本発明の別の側面では、半導体素子をパッケージ化する方法が提供される。方法は、ダイをリードフレームのダイパッドの第１の表面に添着するステップから開始する。方法は、ダイの接着パッドをリードフレームから延在するリードにワイヤボンディングするステップと、放熱板の表面が、第２の表面の一部から離間され、放熱板の表面が、第２の表面の異なる部分に接触するように、放熱板をダイパッドの第２の表面上に配置するステップと、を含む。ダイおよびリードフレームは、成形材料が、放熱板の表面と第２の表面の一部との間に画定される空洞を充填するように、成形材料によって、封入される。放熱板と第２の表面との間における成形材料の配置は、パッケージが、パッケージによって被られる熱膨張力による、内部応力により対抗可能となるため、パッケージの構造的完全性の向上を提供する。加えて、成形材料は、ダイパッドおよび放熱板のための接着剤として、機能する。
本発明の他の側面は、本発明の原理の一例として示される添付図面に関連してなされる、以下の発明を実施するための形態から明らかになるであろう。
本発明は、添付図面に関連してなされる以下の詳細な説明によって、容易に理解されるであろう。同一参照番号は、同一構造要素を指す。
図１は、本発明の一実施形態による、リードフレームを例証する、簡略化された概略図である。 図２は、本発明の一実施形態による、集積回路のためのパッケージ構成の断面図を例証する、簡略化された概略図である。 図３は、本発明の代替実施形態による、集積回路のためのパッケージ構成の断面図を例証する、簡略化された概略図である。 図４Ａおよび４Ｂは、本発明の一実施形態による、突出特徴を有するリードフレームの代替図を例証する、簡略化された概略図である。 図４Ａおよび４Ｂは、本発明の一実施形態による、突出特徴を有するリードフレームの代替図を例証する、簡略化された概略図である。 図５Ａおよび５Ｂは、図４Ａおよび４Ｂの実施形態から変形された実施形態のための突出特徴を有するリードフレームの代替図を例証する、簡略化された概略図である。 図５Ａおよび５Ｂは、図４Ａおよび４Ｂの実施形態から変形された実施形態のための突出特徴を有するリードフレームの代替図を例証する、簡略化された概略図である。 図６は、本発明の一実施形態による、ダイパドル表面上の中心に位置するオフセットを有するパッケージ構成を例証する、簡略化された概略図である。 図７は、本発明の一実施形態による、半導体素子をパッケージ化する方法動作を例証する、流れ図である。
本明細書に説明される実施形態は、集積回路のためのパッケージ構造を提供する。しかしながら、本発明が、これらの特定の詳細のうちの一部または全てを伴わずに実施され得ることは、当業者に明らかになるであろう。他の例では、本発明が不必要に不明瞭になることを避けるため、周知のプロセス動作は、詳細に説明されていない。
本明細書に説明される実施形態は、ドロップインされた放熱板との現在のワイヤボンディングパッケージ化構成を通して生成される、内部応力を解決するためのパッケージ解決策を提供する。後述の実施形態では、ダイパドル、放熱板、または両方の組み合わせのうちのいずれかの上の突出特徴は、成形材料に、ダイパドル表面と放熱板表面との間のエリアにアクセス可能にする。成形材料によって、突出特徴を通して生成される空洞を充填することによって、パッケージ上の応力に対する耐性がより高められ、より低い欠陥率をもたらす。
図１は、本発明の一実施形態による、リードフレームを例証する、簡略化された概略図である。リードフレーム１００は、例示的目的のために、上面図として例証される。当業者は、リードフレーム１００は、リード１０４が、ダイパドル１０２と異なる平面上に配向されるように、打刻されてもよいことを理解するであろう。以下により詳細に説明されるように、ダイパドル１０２は、ドロップインされた放熱板に対向する表面上に、突出特徴を含んでもよい。代替実施形態では、ドロップインされた放熱板は、ダイパドル１０の対向表面から離間されるために、突出特徴を含んでもよい。実施形態は、ダイパドル１０２および放熱板の表面の両方に、突出特徴を含んでもよいことを理解されたい。故に、本明細書に説明される実施形態は、例示であるため、限定として意図されない。加えて、図１は、限定として意図されない、例示的構成の１つに過ぎないため、多数の他のリードフレーム構成も、本明細書に説明される実施形態によって実装可能である。
図２は、本発明の一実施形態による、集積回路のためのパッケージ構成の断面図を例証する、簡略化された概略図である。パッケージ構成１２０は、リードフレームのリード１０４にワイヤボンディングされる、ダイ１０２を含む。リードフレームは、リード１０４に接続されてもよく、またはそうでなくてもよい、ダイパドル１０６を含む。ダイ１０２は、ワイヤ１１２を通して、リード１０４にワイヤボンディングされる。放熱板１０８は、ダイパドル１０６からオフセット様式において、配置される。当業者は、放熱板１０８が、一実施形態では、パッケージ構成内にドロップインされることを理解するであろう。成形材料１１０は、ダイ１０２およびリードフレームを封入するために利用される。一実施形態では、成形材料１１０は、射出成形プロセスを通して、提供される。放熱板１０８は、突出特徴１０８ａを含む。突出特徴１０８ａは、ダイパドル１０６の表面に対向する放熱板１０８の表面から延在する。一実施形態では、突出特徴１０８ａは、約５／１０００から約１０／１０００インチの間において、放熱板１０８の表面から延在する。その結果、間隙または空洞が、放熱板１０８の表面とダイパドル１０６との間に生成される。したがって、成形材料１１０が、パッケージ内に注入されるのに伴って、成形材料は、突出特徴を通して生成される間隙または空洞を充填可能である。ダイ１０２は、マイクロプロセッサ、プログラマブル論理素子等、任意の好適な集積回路であってもよいことを理解されたい。
図３は、本発明の代替実施形態による、集積回路のためのパッケージ構成の断面図を例証する、簡略化された概略図である。パッケージ構成１２０は、ワイヤ１１２を通して、リードフレームのリード１０４にワイヤボンディングされる、ダイ１０２を含む。放熱板１０８は、ダイパドル１０６からオフセット様式において、配置される。前述のように、放熱板１０８は、一実施形態では、パッケージ構成内にドロップインされてもよい。成形材料１１０は、ダイ１０２およびリードフレームを封入するために利用される。一実施形態では成形材料１１０は、トランスファー成形プロセスを通して、提供される。ダイパドル１０６は、突出特徴１３０を含む。突出特徴１３０は、放熱板１０８の表面に対向するダイパドル１０６の表面から延在する。一実施形態では突出特徴１３０は、約５／１０００および約１０／１０００インチの間において、ダイパドル１０６の表面から延在する。その結果、間隙または空洞が、放熱板１０８の表面とダイパドル１０６との間に生成され、その中に、成形材料１１０が注入される。図２および３における、突出特徴の設置は、例示であって、限定を意図するものではないことを理解されたい。すなわち、突出特徴は、ダイパドル１０６の外側周縁、ダイパドル１０６の中心に位置する領域、または２つの組み合わせに沿って、設置されてもよい。同一設置可用性は、放熱板１０８の突出特徴にも適用される。加えて、突出特徴は、放熱板１０８およびダイパドル１０６の組み合わせ上に設置されてもよい。当業者は、成形材料、放熱板、およびリードフレームのための組成物の材料が、ＩＣパッケージのために利用される任意の材料であってもよいことを理解するであろう。
図４Ａおよび４Ｂは、本発明の一実施形態による、突出特徴を有するリードフレームの代替図を例証する、簡略化された概略図である。図４Ａは、上面図である一方、図４Ｂは、上部斜視図である。リード１０４は、一実施形態では、リードフレーム１００のダイパドル１０６から延在する。リード１０４は、一実施形態では、ダイパドルに接続されなくてもよい。突出特徴１３０は、ダイパドル１０６の表面から延在して例証される。本実施形態では、２対の突出特徴１３０が、ダイパドル１０６の対向側の周縁領域から延在して例証される。当業者は、ダイパドル表面に向かって延在する突出特徴を有する放熱板が、一実施形態では、図４Ａおよび４Ｂのリードフレームと嵌合してもよいことを理解するであろう。前述のように、リード１０４およびダイパドル１０６は、異なる平面に沿って、配向されてもよい。本配向は、一実施形態では、打刻プロセスを通して、達成されてもよい。
図５Ａおよび５Ｂは、図４Ａおよび４Ｂの実施形態から変形された実施形態のための突出特徴を有するリードフレームの代替図を例証する、簡略化された概略図である。図５Ａは、上面図である一方、図５Ｂは、上部斜視図である。リード１０４は、一実施形態では、リードフレーム１００のダイパドル１０６から延在する。突出特徴１３０は、ダイパドル１０６の表面から延在して例証される。本実施形態では、４対の突出特徴１３０が、ダイパドル１０６の両側のそれぞれの周縁領域から延在して例証される。当業者は、そこから突出特徴１３０が延在する、ダイパドル表面の異なる領域に向かって、放熱板の表面から同等量延在する突出特徴を有する放熱板が、一実施形態では、図５Ａおよび５Ｂのリードフレームと嵌合されてもよいことを理解するであろう。
図６は、本発明の一実施形態による、ダイパドル表面上に中心に位置するオフセットを有するパッケージ構成を例証する、簡略化された概略図である。ダイ１０２は、ダイパドル１０６の表面上に配置される。ダイ１０２は、ワイヤ１１２を通して、リードフレームのリードにワイヤボンディングされる。ダイパドル１０６は、その上にダイ１０２が搭載される表面に対向するダイパドルフレーム１０６の表面から延在する中心に位置する突起１３０を有するように構成される。ダイ１０２は、エポキシ樹脂１４２を通して、ダイパドル１０６の表面に添着されることを理解されたい。中心に位置する突起１３０は、放熱板１０８の表面とダイパドル１０６との間に、離間された構成を提供する。放熱板１０８をドロップイン後、かつトランスファー成形に応じて、成形材料１１０は、中心に位置する突起１３０を通して生成される間隙内に貫通可能となる。すなわち、放熱板１０８の表面とダイパドル１０６との間の離間構成が、現時点では、パッケージに構造的完全性の向上をもたらすために、成形材料で充填される。中心に位置する突起１３０と放熱板１０８の表面との間の比較的に小さいエリアが、成形材料１１０が貫通するのを阻害するであろうことを理解されたい。本エリアは、間隙１４０によって表される。しかしながら、放熱板に対して中心に位置する突起の表面は、大幅に減少されるため、いくらかの膨張力の影響は、無視可能となる。
図７は、本発明の一実施形態による、半導体素子をパッケージ化する方法動作を例証する、流れ図である。方法は、ダイがダイパッドの第１の表面に添着される、動作１５０から開始する。前述のように、ダイは、エポキシ樹脂を通して、リードフレームのダイパドルの表面に添着されてもよい。方法は、ダイの接着パッドが、リードフレームのリードにワイヤボンディングされる動作１５２に進む。当業者は、ワイヤボンディングするための任意の周知の技法が、本動作において利用されてもよいことを理解するであろう。方法は、放熱板が、離間様式において、ダイパドルの第２の表面上に配置される動作１５４に進む。動作１５４では、放熱板は、パッケージ内にドロップインされてもよい。前述のように、放熱板は、図２、３、および６に例証される、離間構成を可能にする、突出特徴を有してもよい。代替として、ダイパドル表面は、そこから延在する、突起または突出特徴を有してもよい。加えて、ダイパッド表面および放熱板の両方が、突出特徴を有してもよい。次いで、方法は、ダイおよびリードフレームが、成形材料によって封入される動作１５６へと続く。成形材料は、当技術分野において周知のトランスファー成形手順を通して、注入されてもよいことを理解されたい。
要するに、実施形態は、放熱板とダイパドルとの間における成形材料のアクセスを可能にするために、突出特徴を通して離間される、ダイパッドの表面および放熱板の表面を有する、集積回路のためのパッケージを提供する。離間構成によって生成された間隙内の成形材料の存在は、ダイパッドの表面に対して、放熱板をドロップインし、表面間における成形材料を除外する以前の技法とは対照的に、パッケージの構造的完全性の向上を提供する。実施形態によって利用される成形材料は、エポキシ樹脂等、当技術分野において周知の任意の好適な成形材料であってもよい。
本明細書に説明されるプログラマブル論理素子は、以下の構成要素；メモリ、論理回路、Ｉ／Ｏ回路、および周辺素子のうちの１つ以上を含む、データ処理システムの一部であってもよい。データ処理システムは、コンピュータネットワーキング、データネットワーキング、計装、ビデオ処理、デジタル信号処理、またはプログラマブルまたは再プログラマブル論理を使用する利点が望ましい、あらゆる好適な他のアプリケーション等の種々のアプリケーションで使用することができる。プログラマブル論理素子は、種々の異なる論理機能を実施するために使用することができる。例えば、プログラマブル論理素子は、プロセッサとして、またはシステムプロセッサと協働するコントローラとして構成することができる。プログラマブル論理素子はまた、データ処理システムの中の共有リソースへのアクセスをアービトレートするためのアービタとして使用されてもよい。さらに別の実施例では、プログラマブル論理素子は、システムの中のプロセッサと他の構成要素のうちの１つとの間のインターフェースとして構成することができる。
本発明の一部を形成する、本明細書に説明される動作のいずれも、有用な機械動作である。本発明はまた、これらの動作を行うための素子または装置に関する。装置は、要求される目的のために、特殊構築することができる、あるいは装置は、コンピュータ内に格納されたコンピュータプログラムによって、選択的に起動または構成される、汎用コンピュータであることができる。特に、種々の汎用機械は、本明細書の教示に従って書き込まれるコンピュータプログラムと併用することができる、または要求される動作を行うために、より特殊な装置を構築するためにより便宜的であってもよい。
本明細書で使用されるように、プログラマブル論理素子は、所望の機能を果たすようにプログラムされ得る、任意の集積回路を指し、プログラマブル論理アレイ（ＰＬＡ）、プログラマブルアレイ論理（ＰＡＬ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、複合プログラマブル論理素子（ＣＰＬＤ）、およびプログラムされ得る種々の他の論理およびメモリ素子を含む。多くの場合、そのようなＰＬＤは、ソフトウェアパッケージの形態をとる電子設計自動化ツールを使用して、設計エンジニアによって、設計およびプログラムされる。
前述の本発明は、理解を明確にする目的である程度詳細に記載されているが、添付の特許請求の範囲内で、特定の変更および修正を行うことができることが明らかになるであろう。故に、本実施形態は、限定的なものではなく例示的なものであるとみなされるべきであり、また本発明は、本明細書に与えられる詳細に限定されるものではなく、添付の特許請求の範囲およびその同等物の範囲内で変更され得るものである。請求項では、要素および／またはステップは、請求項に明示的に記載されない限り、任意の特定の動作順序を含意するものではない。

Claims (19)

  1. 集積回路（ＩＣ）パッケージであって、
    リードフレームと、
    前記リードフレームのパッドの第１の表面に添着されるダイであって、前記ダイは、前記リードフレームにワイヤボンディングされる、ダイと、
    前記パッドの第２の表面から離間された放熱板であって、前記第２の表面は、前記第１の表面に対向する、放熱板と、
    前記リードフレームおよび前記ダイを封入する成形材料であって、前記成形材料は、前記放熱板と前記パッドの第２の表面との間に配置される、成形材料と
    を含む、ＩＣパッケージ。
  2. 前記ダイは、前記リードフレームのリードの表面にワイヤボンディングされ、前記リードの表面は、前記第２の表面に対向する、請求項１に記載のＩＣパッケージ。
  3. 前記パッドの第１の表面の平面は、前記リードの表面の平面からオフセットされる、請求項２に記載のＩＣパッケージ。
  4. 前記放熱板は、前記パッドの第２の表面に対向する前記放熱板の表面から延在する複数の突起を含む、請求項１に記載のＩＣ。
  5. 前記パッドの第１の表面は、前記リードの表面の平面からオフセットされ、前記パッドの第２の表面は、前記第２の表面から延在する複数の突起を含む、請求項１に記載のＩＣ。
  6. 前記パッドの第１の表面は、前記リードの表面の平面からオフセットされ、前記パッドの第２の表面の内側部分は、前記放熱板に向かって外側に延在する、請求項２に記載のＩＣ。
  7. 前記内側部分の上面は、放熱板が、前記第２の表面の外側部分から離間されるように、前記放熱板を支持する、請求項６に記載のＩＣ。
  8. 前記放熱板の表面と前記第２の表面との間の距離は、約０．００５インチから約０．０１０インチである、請求項１に記載のＩＣ。
  9. 集積回路パッケージのためのリードフレームであって、
    ダイを添着するための第１の表面を有するダイパッドエリアと、
    前記ダイパッドから延在する複数のリードフレーム延長部であって、前記複数のリードフレーム延長部は、前記ダイパッドエリアの平面表面と異なる平面表面に沿って画定される、複数のリードフレーム延長部と、
    前記第１の表面に対向する第２の表面から延在する突起であって、前記突起は、前記第２の表面の一部と前記突起に接触する放熱板との間に間隙を生成する、突起と
    を含む、リードフレーム。
  10. 複数の突起が、前記第２の表面から延在する、請求項９に記載のリードフレーム。
  11. 前記複数の突起は、前記第２の表面の外側周縁に沿って位置する、請求項１０に記載のリードフレーム。
  12. 前記突起は、前記第２の表面の重心から延在する、請求項９に記載のリードフレーム。
  13. 前記突起は、約０．００５インチから約０．０１０インチの高さを有する、請求項９に記載のリードフレーム。
  14. 半導体素子をパッケージ化する方法であって、
    ダイをリードフレームのダイパッドの第１の表面に添着することと、
    前記ダイの接着パッドを前記リードフレームから延在するリードにワイヤボンディングすることと、
    放熱板の表面が、前記第２の表面の一部から離間され、前記放熱板の表面が、前記第２の表面の別の部分に接触するように、前記ダイパッドの第２の表面上に放熱板を配置することと、
    成形材料が、前記放熱板の表面と前記第２の表面の一部との間に画定される空洞を充填するように、成形材料によって、前記ダイおよび前記リードフレームを封入することと
    を含む、方法。
  15. 前記放熱板は、前記放熱板の表面から延在する突起を含む、請求項１４に記載の方法。
  16. 前記ダイパッドの第２の表面は、前記第２の表面の外側周縁から延在する突起を含む、請求項１４に記載の方法。
  17. 前記ダイパッドの第２の表面は、そこから延在する中心に位置する突起を含む、請求項１４に記載の方法。
  18. 前記空洞は、約０．００５インチから約０．０１０インチである、請求項１４に記載の方法。
  19. 前記リードフレームから延在する前記リードは、前記ダイパッドの第１の表面と異なる平面表面に沿って画定される、請求項１４に記載の方法。
JP2012557220A 2010-03-10 2011-03-09 離間された放熱板を有するパッケージ Withdrawn JP2013522880A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/721,486 2010-03-10
US12/721,486 US9054077B2 (en) 2010-03-10 2010-03-10 Package having spaced apart heat sink
PCT/US2011/027768 WO2011112728A2 (en) 2010-03-10 2011-03-09 Package having spaced apart heat sink

Publications (1)

Publication Number Publication Date
JP2013522880A true JP2013522880A (ja) 2013-06-13

Family

ID=44559166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012557220A Withdrawn JP2013522880A (ja) 2010-03-10 2011-03-09 離間された放熱板を有するパッケージ

Country Status (5)

Country Link
US (1) US9054077B2 (ja)
EP (1) EP2545584B1 (ja)
JP (1) JP2013522880A (ja)
CN (1) CN102834916B (ja)
WO (1) WO2011112728A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019021905A (ja) * 2017-07-19 2019-02-07 株式会社村田製作所 電子モジュール

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592970B2 (en) 2011-06-27 2013-11-26 International Business Machines Corporation Multichip electronic packages and methods of manufacture
US11387400B2 (en) * 2017-07-19 2022-07-12 Murata Manufacturing Co., Ltd. Electronic module with sealing resin

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US88384A (en) * 1869-03-30 Troutman grob
JPS60137041A (ja) * 1983-12-26 1985-07-20 Matsushita Electronics Corp 樹脂封止形半導体装置
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6377142A (ja) * 1986-09-19 1988-04-07 Mitsubishi Electric Corp 半導体装置
JPH0732215B2 (ja) * 1988-10-25 1995-04-10 三菱電機株式会社 半導体装置
JPH04114455A (ja) * 1990-09-05 1992-04-15 Seiko Epson Corp 半導体装置及びその実装構造
US5147821A (en) * 1990-09-28 1992-09-15 Motorola, Inc. Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
JP2882101B2 (ja) * 1991-07-09 1999-04-12 三菱電機株式会社 半導体装置
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5598034A (en) * 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
US5387554A (en) * 1992-09-10 1995-02-07 Vlsi Technology, Inc. Apparatus and method for thermally coupling a heat sink to a lead frame
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
JPH06268144A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体集積回路装置
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator
US5444909A (en) * 1993-12-29 1995-08-29 Intel Corporation Method of making a drop-in heat sink
US6081028A (en) * 1994-03-29 2000-06-27 Sun Microsystems, Inc. Thermal management enhancements for cavity packages
JPH088384A (ja) * 1994-06-17 1996-01-12 Nippon Steel Corp 半導体装置及びその製造方法
JPH088388A (ja) * 1994-06-22 1996-01-12 Hitachi Ltd リードフレームおよびそれを用いて構成された半導体装置
JP3367299B2 (ja) * 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5750423A (en) 1995-08-25 1998-05-12 Dai-Ichi Seiko Co., Ltd. Method for encapsulation of semiconductor devices with resin and leadframe therefor
JP3435271B2 (ja) 1995-11-30 2003-08-11 三菱電機株式会社 半導体装置
JPH09172126A (ja) 1995-12-18 1997-06-30 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
US5872395A (en) * 1996-09-16 1999-02-16 International Packaging And Assembly Corporation Bent tip method for preventing vertical motion of heat spreaders during injection molding of IC packages
JP3630519B2 (ja) 1997-02-28 2005-03-16 沖電気工業株式会社 半導体装置
US6046496A (en) * 1997-11-04 2000-04-04 Micron Technology Inc Chip package
US5973407A (en) * 1998-07-23 1999-10-26 Sampo Semiconductor Corporation Integral heat spreader for semiconductor package
US6258630B1 (en) 1999-02-04 2001-07-10 Nec Corporation Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3434752B2 (ja) * 1999-11-29 2003-08-11 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置およびその製造方法
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
US6407411B1 (en) * 2000-04-13 2002-06-18 General Electric Company Led lead frame assembly
TW445615B (en) * 2000-08-04 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package with enhanced heat dissipation function
US6338992B1 (en) * 2000-11-29 2002-01-15 Lsi Logic Corporation Programmable read only memory in CMOS process flow
TW488042B (en) * 2000-11-30 2002-05-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded package and its leadframe
US6664649B2 (en) * 2001-02-28 2003-12-16 Siliconware Precision Industries Co., Ltd. Lead-on-chip type of semiconductor package with embedded heat sink
JP2003124437A (ja) * 2001-10-19 2003-04-25 Mitsubishi Electric Corp 半導体装置
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
TW556469B (en) * 2002-08-20 2003-10-01 Via Tech Inc IC package with an implanted heat-dissipation fin
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
JP2004179253A (ja) * 2002-11-25 2004-06-24 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
JP2005033123A (ja) 2003-07-11 2005-02-03 Mitsubishi Electric Corp 半導体パワーモジュール
JP4307362B2 (ja) * 2004-11-10 2009-08-05 パナソニック株式会社 半導体装置、リードフレーム及びリードフレームの製造方法
US20060103008A1 (en) * 2004-11-15 2006-05-18 Stats Chippac Ltd. Hyper thermally enhanced semiconductor package system
KR100579397B1 (ko) * 2004-12-16 2006-05-12 서울반도체 주식회사 리드프레임과 직접 연결된 히트싱크를 채택하는 발광다이오드 패키지
US7554179B2 (en) * 2005-02-08 2009-06-30 Stats Chippac Ltd. Multi-leadframe semiconductor package and method of manufacture
US7635613B2 (en) * 2005-06-27 2009-12-22 Texas Instruments Incorporated Semiconductor device having firmly secured heat spreader
KR101146973B1 (ko) * 2005-06-27 2012-05-22 페어차일드코리아반도체 주식회사 패키지 프레임 및 그를 이용한 반도체 패키지
US7250685B2 (en) * 2005-08-09 2007-07-31 Stats Chippac Ltd. Etched leadframe flipchip package system
US7833840B2 (en) * 2006-08-03 2010-11-16 Stats Chippac Ltd. Integrated circuit package system with down-set die pad and method of manufacture thereof
KR101418397B1 (ko) * 2007-11-05 2014-07-11 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
US7939379B2 (en) * 2008-02-05 2011-05-10 Advanced Semiconductor Engineering, Inc. Hybrid carrier and a method for making the same
US7777320B2 (en) * 2008-09-23 2010-08-17 Stats Chippac Ltd. Quad flat pack in quad flat pack integrated circuit package system
US7858443B2 (en) * 2009-03-09 2010-12-28 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
US8530990B2 (en) * 2009-07-20 2013-09-10 Sunpower Corporation Optoelectronic device with heat spreader unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019021905A (ja) * 2017-07-19 2019-02-07 株式会社村田製作所 電子モジュール

Also Published As

Publication number Publication date
CN102834916B (zh) 2016-03-23
EP2545584B1 (en) 2019-06-26
EP2545584A4 (en) 2014-05-21
US20110221048A1 (en) 2011-09-15
US9054077B2 (en) 2015-06-09
EP2545584A2 (en) 2013-01-16
CN102834916A (zh) 2012-12-19
WO2011112728A3 (en) 2012-01-12
WO2011112728A2 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
US8921994B2 (en) Thermally enhanced package with lid heat spreader
US20140167243A1 (en) Semiconductor packages using a chip constraint means
KR20080080347A (ko) 이중 노출면을 가진 패키징 반도체 장치 및 그 제조 방법
TWI628760B (zh) 用於經封裝半導體晶粒之內部熱擴散之設備及方法
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
US9142523B2 (en) Semiconductor device and manufacturing method thereof
TWI716532B (zh) 樹脂密封型半導體裝置
JP2010135723A (ja) 半導体装置
US8741694B1 (en) Placing heat sink into packaging by strip formation assembly
JP2013522880A (ja) 離間された放熱板を有するパッケージ
BRPI0904647A2 (pt) pacote semicondutor e método de fabricação de pacote semicondutor
US20080157346A1 (en) Method for fabricating heat-dissipating package and heat-dissipating structure applicable thereto
US20200098670A1 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP6288831B2 (ja) ヒートスプレッダを有する半導体デバイスアセンブリ
US9257311B2 (en) Method of fabricating a semiconductor package with heat dissipating structure having a deformed supporting portion
US6696750B1 (en) Semiconductor package with heat dissipating structure
US10622270B2 (en) Integrated circuit package with stress directing material
JP7134131B2 (ja) 半導体装置
TWI242864B (en) Semiconductor package with heat dissipating structure
TWI253731B (en) Semiconductor package
TW200529333A (en) Window ball grid array semiconductor package with substrate having opening and method for fabricating the same
TWI290359B (en) IC package
TW573331B (en) Strengthened window-type semiconductor package
US20080246142A1 (en) Heat dissipation unit and a semiconductor package that has the heat dissipation unit

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513