CN101118861A - 晶片封装结构及其制造方法 - Google Patents

晶片封装结构及其制造方法 Download PDF

Info

Publication number
CN101118861A
CN101118861A CN 200610104061 CN200610104061A CN101118861A CN 101118861 A CN101118861 A CN 101118861A CN 200610104061 CN200610104061 CN 200610104061 CN 200610104061 A CN200610104061 A CN 200610104061A CN 101118861 A CN101118861 A CN 101118861A
Authority
CN
China
Prior art keywords
base plate
circuit base
wafer
perforation
rete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610104061
Other languages
English (en)
Other versions
CN100463132C (zh
Inventor
林俊宏
周世文
潘玉堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CNB2006101040618A priority Critical patent/CN100463132C/zh
Publication of CN101118861A publication Critical patent/CN101118861A/zh
Application granted granted Critical
Publication of CN100463132C publication Critical patent/CN100463132C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明是有关于一种晶片封装结构的制造方法，其包括下列步骤。首先，提供一具有一第一表面、一第二表面与一连接两表面的贯孔的线路基板。接着，提供一具有一主动面与多个配置于主动面上的焊垫的晶片。接着，将晶片固着于线路基板上，第二表面与主动面彼此相对且贯孔暴露出焊垫。之后，形成通过贯孔且电性连接焊垫与第一表面的多条焊线。之后，形成一具有一开孔的膜层于第一表面上。开孔暴露出焊线、焊垫、贯孔与部分第一表面。然后，在开孔与贯孔内形成一胶体，以包覆部分主动面、焊线与部分第一表面。然后，移除膜层。因此，溢胶现象可获改善且制造成本降低。

Description

晶片封装结构及其制造方法
技术领域
本发明涉及一种半导体元件及其制造方法，特别是涉及一种晶片封装结构及其制造方法。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(ICprocess)及集成电路的封装(IC package)。
在集成电路的制作中，晶片(chip)是经由晶圆(wafer)制作、形成集成电路以及切割晶圆(wafer sawing)等步骤而完成。晶圆具有一主动面(active surface)，其泛指晶圆的具有主动元件(active device)的表面。当晶圆内部的集成电路完成之后，晶圆的主动面更配置有多个焊垫(bonding pad)，以使最终由晶圆切割所形成的晶片可经由这些焊垫而向外电性连接于一承载器(carrier)。承载器例如为一导线架(leadframe)或一封装基板(package substrate)。晶片可以打线接合(wire bonding)或覆晶接合(fiip chip bonding)的方式连接至承载器上，使得晶片的这些焊垫可电性连接于承载器的接点，以构成一晶片封装结构。
请参阅图1所示，其为现有的一种晶片封装结构的剖面示意图。现有晶片封装结构100包括一线路基板(wiring substrate)110、一晶片120、多条焊线(bonding wire)130、一胶体(encapsulant)140与多个焊球(solderball)150。其中，线路基板110具有一第一表面112、一第二表面114与一贯孔(through hole)116，贯孔116连接第一表面112与第二表面114。此外，晶片120具有一主动面122与多个焊垫124，其中这些焊垫124配置于主动面122上，而线路基板110的第二表面114与晶片120的主动面122彼此相对，且贯孔116暴露出这些焊垫124。
这些焊线130分别连接这些焊垫124与线路基板110的第一表面112，且这些焊线130通过贯孔116。胶体140包覆(encapsulate)部分主动面122、这些焊线130与部分第一表面112，其中胶体140具有位于第一表面112上的一顶面142、一底面144与一侧壁146。胶体140的顶面142远离第一表面112，而底面144与部分第一表面112相接触，且底面144的面积大于顶面142的面积，使得侧壁146与第一表面112的垂直线之间形成一脱模角θ。
胶体140的外型是与封胶(molding)制程所使用模具(未绘示)的模穴的外型相同，而脱模角θ的功能是使得封胶完成的晶片封装结构100能顺利脱离封胶制程所使用的模具。因此在进行封胶制程时，不同尺寸的晶片封装结构100所使用的模具其上下部分的外型不一致，如此将增加模具制作的成本。此外，在进行封胶制程时，有时会产生溢胶(flash)现象而污染线路基板110的第一表面112。
发明内容
本发明的目的是提供一种晶片封装结构的制造方法，以改善在封胶制程中所产生溢胶现象。
本发明的另一目的是提供一种晶片封装结构，其封胶制程所使用的模具的制作成本较低。
为达上述或是其他目的，本发明提出一种晶片封装结构的制造方法，其包括下列步骤。首先，提供一线路基板。线路基板具有一第一表面、一第二表面与一贯孔，贯孔连接第一表面与第二表面。接着，提供一晶片。晶片具有一主动面与多个焊垫，这些焊垫配置于主动面上。接着，将晶片固着于线路基板上，其中线路基板的第二表面与晶片的主动面彼此相对且贯孔暴露出这些焊垫。之后，形成通过贯孔的多条焊线，其中这些焊垫分别借由这些焊线而电性连接至线路基板的第一表面。之后，形成一膜层(film)于线路基板的第一表面上，其中膜层具有一开孔(opening)，且开孔暴露出这些焊线、这些焊垫、贯孔与部分第一表面。然后，在开孔与贯孔内形成一胶体，以包覆部分主动面、这些焊线与部分第一表面。然后，移除膜层。
在本发明的一实施例中，上述的膜层的材质例如是包括聚亚酰胺(polyimide)等软性薄膜。
在本发明的一实施例中，上述移除膜层的方式包括撕除。
在本发明的一实施例中，上述的晶片封装结构的制造方法在形成胶体的步骤之前，更包括提供一第一模具与一第二模具，其中第一模具与第二模具共同形成一模穴，使得晶片、线路基板、这些焊线与膜层位于模穴内，而第一模具压着于膜层上且覆盖开孔，且第二模具覆盖晶片与线路基板的第二表面。
在本发明的一实施例中，上述的晶片封装结构的制造方法在移除膜层的步骤之后，更包括形成多个焊球于线路基板的第一表面上。
为达上述或是其他目的，本发明提出一种晶片封装结构，其包括一线路基板、一晶片、多条焊线与一胶体。线路基板具有一第一表面、一第二表面与一贯孔，且贯孔连接第一表面与第二表面。晶片配置于线路基板上且具有一主动面与多个焊垫，其中这些焊垫配置于主动面上，而线路基板的第二表面与晶片的主动面彼此相对，且贯孔暴露出这些焊垫。这些焊线分别连接这些焊垫与线路基板的第一表面，且这些焊线通过贯孔。胶体包覆部分主动面、这些焊线与部分第一表面，其中胶体具有位于第一表面上的一顶面与一底面，顶面远离第一表面，而底面与部分第一表面相接触，且顶面的宽度与底面的宽度的差值的二分之一的绝对值除以顶面与底面之间距离的比值小于等于0.1且大于等于0。
在本发明的一实施例中，上述的晶片封装结构更包括多个焊球，配置于线路基板的第一表面上。
基于上述，由于本发明在进行封胶制程之前，先在线路基板的第一表面上形成膜层，因此在封胶制程中，此膜层可改善溢胶现象。此外，由于采用膜层，所以对于不同尺寸的晶片封装结构可以采用相同的第一模具，因此可以降低模具的制造成本，进而降低本发明的晶片装结构的制造成本。另外，由于在进行封胶制程之后便移除膜层，因此本发明的晶片封装结构的胶体的侧壁与线路基板的第一表面大致垂直。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是现有的一种晶片封装结构的剖面示意图。
图2是本发明一实施例的晶片封装结构的剖面示意图。
图3A至图3H是本发明一实施例的晶片封装结构的制造方法的示意图。
100、200：晶片封装结构    110、210：线路基板
112、212：第一表面        114、214：第二表面
116、216：贯孔            120、220：晶片
122、222：主动面          124、224：焊垫
130、230：焊线            140、240：胶体
142、242：顶面            144、244：底面
146、246：侧壁            150、250：焊球
226：晶片的背面           C：模穴
d：顶面与底面的距离       F：膜层
G：粘着胶                 M1：第一模具
M2：第二模具              O：开孔
w1：顶面的宽度            w2：底面的宽度
θ：脱模角
具体实施方式
请参阅图2所示，其为本发明一实施例的晶片封装结构的剖面示意图。本实施例的晶片封装结构200包括一线路基板210、一晶片220、多条焊线230与一胶体240。线路基板210具有一第一表面212、一第二表面214与一贯孔216，其中贯孔216连接第一表面212与第二表面214。晶片220配置于线路基板210上，且晶片220具有一主动面222与多个焊垫224，其中这些焊垫224配置于主动面222上，而线路基板210的第二表面214与晶片220的主动面222彼此相对，且贯孔216暴露出这些焊垫224。
这些焊线230分别连接这些焊垫224与线路基板210的第一表面212，且这些焊线230通过贯孔216。此外，这些焊线230用以作为晶片220与线路基板210之间电性连接的媒介。另外，胶体240包覆部分主动面222、这些焊线230与部分第一表面212。由图2可知，在本实施例中，胶体240更包覆线路基板210的第二表面214与晶片220的背面226。在此必须说明的是，胶体240的功用为保护这些焊线230以避免受到外界的湿气、热量与噪声的影响。
胶体240具有位于线路基板210的第一表面212上方的一顶面242与一底面244。胶体240的顶面242远离第一表面212，而底面244与部分第一表面212相接触。顶面242的宽度w1与底面244的宽度w2的差值的二分之一除以顶面242与底面244之间距离d比值的绝对值小于等于0.2，用数学式表示则为|(w1-w2)/2d|≤0.2。换言之，胶体240的侧壁246与线路基板210的第一表面212大致(substantially)成垂直。此外，在本实施例中，晶片封装结构200更包括多个焊球250，其配置于线路基板210的第一表面212上，而这些焊球250用以电性连接下一层级的电子装置(未绘示)。
以下对于本实施例的晶片封装结构200的制造方法进行说明。图3A至图3H为本发明一实施例的晶片封装结构的制造方法的示意图。本实施例的晶片封装结构200的制造方法包括下列步骤。首先，请参阅图3A所示，提供一线路基板210。线路基板210具有一第一表面212、一第二表面214与至少一贯孔216(图3A仅绘示两个)，其中各个贯孔216连接第一表面212与第二表面214。
接着，提供至少一晶片220(图3A仅绘示两个)。各个晶片220具有一主动面222与多个焊垫224，其中这些焊垫224配置于主动面222上。此外，各个晶片220的主动面222朝向线路基板210的第二表面214。
请参阅图3B所示，将这些晶片220固着于线路基板210上，其中线路基板210的第二表面214与各个晶片220的主动面222彼此相对，且这些贯孔216暴露出这些焊垫224。在本实施例中，这些晶片220是借由粘着胶G而固着于线路基板210上。
请参阅图3C所示，形成通过这些贯孔216的多条焊线230，而各个晶片220的这些焊垫224分别借由这些焊线230而电性连接至线路基板210的第一表面212。换言之，这些焊线230用以作为这些晶片220与线路基板210之间电性连接的媒介。
请参阅图3D所示，形成一膜层F于线路基板210的第一表面212上，其中膜层F具有至少一开孔O(图3D仅绘示两个)，且这些开孔O暴露出这些焊线230、这些焊垫224、这些贯孔216与部分第一表面212。在本实施例中，膜层F的材质例如包括聚亚酰胺。此外，形成膜层F的方式可以是贴附。
请参阅图3E所示，提供一第一模具M1与一第二模具M2，其中第一模具M1与第二模具M2共同形成一模穴C，而这些晶片220、线路基板210、这些焊线230与膜层F位于模穴C内。此外，第一模具M1压着于膜层F上，且覆盖这些开孔O。第二模具M2覆盖晶片220与线路基板210的第二表面214。
请参阅图3F所示，进行封胶制程，亦即在这些开孔O与这些贯孔216内形成一胶体240，以包覆部分主动面222、这些焊线230与部分第一表面212。此外，胶体240的材质例如为树脂。在本实施例中，胶体240更包覆线路基板210的第二表面214与晶片220的背面226。另外，在注入形成胶体240的材料之后，进行一固化制程，以形成胶体240。
请参阅图3G所示，移除第一模具M1、第二模具M2与膜层F。在本实施例中，移除膜层F的方式包括撕除，而撕除膜层F可借由人工或机械自动化的方式来达成。
请参阅图3H所示，在本实施例中，可形成多个焊球250于线路基板210的第一表面212上，以作为电性连接下一层级的电子装置(未绘示)的媒介。此外，形成这些焊球250的方式可借由真空吸取(vacuum transfer)或重力摇摆(gravity transfer)等方式将焊球250的原材配置于预定的位置上，再进行回焊(reflow)制程而形成。此外，在形成这些焊球250之后，可进行单体化(singulation)制程，以形成多个晶片封装结构200。
综上所述，本发明的晶片封装结构及其制造方法至少具有以下优点：
一、由于本发明在进行封胶制程之前，先在线路基板的第一表面上形成膜层，因此在封胶制程中，此膜层可改善溢胶现象。
二、对于不同尺寸的晶片封装结构而言，只要改变膜层的厚度与开口的宽度便能搭配使用相同的第一模具，因此可以降低模具的制造成本，进而降低本发明的晶片装结构的制造成本。另外，就结构方面而言，由于在进行封胶制程之后便移除膜层，因此本发明的晶片封装结构的胶体的侧壁与线路基板的第一表面大致垂直。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (7)

1.一种晶片封装结构的制造方法，其特征在于其包括：
提供一线路基板，该线路基板具有一第一表面、一第二表面与一贯孔，该贯孔连接该第一表面与该第二表面；
提供一晶片，该晶片具有一主动面与多个焊垫，该些焊垫配置于该主动面上；
将该晶片固着于该线路基板上，其中该线路基板的该第二表面与该晶片的该主动面彼此相对且该贯孔暴露出该些焊垫；
形成通过该贯孔的多条焊线，其中该些焊垫分别借由该些焊线而电性连接至该线路基板的该第一表面；
形成一膜层于该线路基板的该第一表面上，其中该膜层具有一开孔，且该开孔暴露出该些焊线、该些焊垫、该贯孔与部分该第一表面；
在该开孔与该贯孔内形成一胶体，以包覆部分该主动面、该些焊线与部分该第一表面；以及
移除该膜层。
2.根据权利要求1所述的晶片封装结构的制造方法，其特征在于其中所述的膜层的材质包括聚亚酰胺。
3.根据权利要求1所述的晶片封装结构的制造方法，其特征在于其中所述的移除该膜层的方式包括撕除。
4.根据权利要求1所述的晶片封装结构的制造方法，其特征在于其中所述的在形成该胶体的步骤之前，更包括提供一第一模具与一第二模具，其中该第一模具与该第二模具共同形成一模穴，使得该晶片、该线路基板、该些焊线与该膜层位于该模穴内，而该第一模具压着于该膜层上且覆盖该开孔，且该第二模具覆盖该晶片与该线路基板的该第二表面。
5.根据权利要求1所述的晶片封装结构的制造方法，其特征在于其中所述的在移除该膜层的步骤之后，更包括形成多个焊球于该线路基板的该第一表面上。
6.一种晶片封装结构，其特征在于其包括：
一线路基板，具有一第一表面、一第二表面与一贯孔，且该贯孔连接该第一表面与该第二表面；
一晶片，配置于该线路基板上且具有一主动面与多个焊垫，其中该些焊垫配置于该主动面上，而该线路基板的该第二表面与该晶片的该主动面彼此相对，且该贯孔暴露出该些焊垫；及
多条焊线，分别连接该些焊垫与该线路基板的该第一表面，且该些焊线通过该贯孔；以及
一胶体，包覆部分该主动面、该些焊线与部分该第一表面，其中该胶体具有位于该第一表面上的一顶面与一底面，该顶面远离该第一表面，而该底面与部分该第一表面相接触，且该顶面的宽度与该底面的宽度的差值的二分之一除以该顶面与该底面之间距离比值的绝对值小于等于0.2。
7.根据权利要求6所述的晶片封装结构，其特征在于其更包括多个焊球，配置于该线路基板的该第一表面上。
CNB2006101040618A 2006-07-31 2006-07-31 晶片封装结构及其制造方法 Expired - Fee Related CN100463132C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101040618A CN100463132C (zh) 2006-07-31 2006-07-31 晶片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101040618A CN100463132C (zh) 2006-07-31 2006-07-31 晶片封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101118861A true CN101118861A (zh) 2008-02-06
CN100463132C CN100463132C (zh) 2009-02-18

Family

ID=39054891

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101040618A Expired - Fee Related CN100463132C (zh) 2006-07-31 2006-07-31 晶片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100463132C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097337A (zh) * 2009-10-22 2011-06-15 英飞凌科技股份有限公司 使用重组晶圆的半导体器件制造的方法和设备
CN112830448A (zh) * 2021-01-19 2021-05-25 潍坊歌尔微电子有限公司 麦克风封装工艺和麦克风封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190943B1 (en) * 2000-06-08 2001-02-20 United Test Center Inc. Chip scale packaging method
CN2502404Y (zh) * 2001-08-30 2002-07-24 南茂科技股份有限公司 半导体封装压模的防止溢胶的压模工具
CN1179404C (zh) * 2001-09-18 2004-12-08 南茂科技股份有限公司 基板在晶片上的封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097337A (zh) * 2009-10-22 2011-06-15 英飞凌科技股份有限公司 使用重组晶圆的半导体器件制造的方法和设备
US8772087B2 (en) 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
CN112830448A (zh) * 2021-01-19 2021-05-25 潍坊歌尔微电子有限公司 麦克风封装工艺和麦克风封装结构
CN112830448B (zh) * 2021-01-19 2023-12-26 潍坊歌尔微电子有限公司 麦克风封装工艺和麦克风封装结构

Also Published As

Publication number Publication date
CN100463132C (zh) 2009-02-18

Similar Documents

Publication Publication Date Title
KR100884199B1 (ko) 몰디드 플라스틱 에어리어 어레이 패키지의 패키지 적층을위한 상호 연결 구조 및 형성
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
CN105261609A (zh) 半导体器件封装件、封装方法和封装的半导体器件
US7005720B2 (en) Semiconductor package with photosensitive chip and fabrication method thereof
US7049173B2 (en) Method for fabricating semiconductor component with chip on board leadframe
WO1998044547A1 (fr) Procede de production d'un dispositif a semiconducteur
WO2018113574A1 (zh) 一种贴装预包封金属导通三维封装结构的工艺方法
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
JP3879823B2 (ja) 薄型半導体装置のモールド方法及びそのモールド金型
CN100463132C (zh) 晶片封装结构及其制造方法
TWI651827B (zh) 無基板封裝結構
US7514299B2 (en) Chip package structure and manufacturing method thereof
JP4889359B2 (ja) 電子装置
CN112670252A (zh) 具有分离的衬底区段的封装体
CN100444361C (zh) 芯片封装结构
JP3476186B2 (ja) 半導体装置の製造方法
US20060091567A1 (en) Cavity-down Package and Method for Fabricating the same
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
US20210391226A1 (en) Semiconductor device packages having cap with integrated electrical leads
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
CN109003958A (zh) 矩形半导体封装及其方法
KR100285663B1 (ko) 패키지화된집적회로소자및그제조방법
JP4840305B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

Termination date: 20200731

CF01 Termination of patent right due to non-payment of annual fee