JP3476186B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3476186B2 JP3476186B2 JP2000089166A JP2000089166A JP3476186B2 JP 3476186 B2 JP3476186 B2 JP 3476186B2 JP 2000089166 A JP2000089166 A JP 2000089166A JP 2000089166 A JP2000089166 A JP 2000089166A JP 3476186 B2 JP3476186 B2 JP 3476186B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- active surface
- semiconductor chips
- parent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Weting (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、第１の半導体チ
ップと第２の半導体チップとを、活性面同士を対向させ
て接合して構成されるチップ・オン・チップ構造の半導
体装置の製造方法に関する。
ップと第２の半導体チップとを、活性面同士を対向させ
て接合して構成されるチップ・オン・チップ構造の半導
体装置の製造方法に関する。
【０００２】
【従来の技術】半導体基板上に三次元的に素子を形成す
るのは技術的に困難であり、半導体チップ単体での集積
度の向上には限界がある。そこで、複数の半導体チップ
を重ね合わせて、いわゆるチップ・オン・チップ構造と
し、これにより複数の半導体チップを三次元的に実装し
て、実質的に集積度の向上された半導体装置を実現する
ことが提案されている。
るのは技術的に困難であり、半導体チップ単体での集積
度の向上には限界がある。そこで、複数の半導体チップ
を重ね合わせて、いわゆるチップ・オン・チップ構造と
し、これにより複数の半導体チップを三次元的に実装し
て、実質的に集積度の向上された半導体装置を実現する
ことが提案されている。
【０００３】図４は、チップ・オン・チップ構造の半導
体装置の構造例を示す図解的な断面図である。この半導
体装置は、親チップ５１と子チップ５２とを積層したチ
ップ・オン・チップ構造を有している。親チップ５１と
子チップ５２とは、それぞれ活性面同士を対向させて接
合されている。活性面とは、親チップ５１および子チッ
プ５２において、それぞれの基体をなす半導体基板にお
ける活性表層領域側の表面である。この活性面には、ト
ランジスタや抵抗などの能動素子および受動素子が形成
されている。この活性面には、電気接続のための接続部
５１ａ，５２ａが設けられている。接続部５１ａ，５２
ａは、内部配線の一部を表面保護膜（図示せず）から露
出させたパッド部およびこのようなパッド部上に設けら
れた金属板隆起部であるバンプなどからなる。
体装置の構造例を示す図解的な断面図である。この半導
体装置は、親チップ５１と子チップ５２とを積層したチ
ップ・オン・チップ構造を有している。親チップ５１と
子チップ５２とは、それぞれ活性面同士を対向させて接
合されている。活性面とは、親チップ５１および子チッ
プ５２において、それぞれの基体をなす半導体基板にお
ける活性表層領域側の表面である。この活性面には、ト
ランジスタや抵抗などの能動素子および受動素子が形成
されている。この活性面には、電気接続のための接続部
５１ａ，５２ａが設けられている。接続部５１ａ，５２
ａは、内部配線の一部を表面保護膜（図示せず）から露
出させたパッド部およびこのようなパッド部上に設けら
れた金属板隆起部であるバンプなどからなる。
【０００４】このような接続部５１ａ，５２ａを介して
親チップ５１と子チップ５２とが電気的および機械的に
接続されている。親チップ５１の活性面の周縁付近に
は、外部接続のための外部接続パッド５５が設けられて
いる。この外部接続パッド５５は、ボンディングワイヤ
５６を介して、リードフレーム５７に接続されている。
親チップ５１、子チップ５２、ボンディングワイヤ５
６、およびリードフレーム５７の一部は、モールド樹脂
６０により封止されている。このモールド樹脂６０から
リードフレーム５７が引き出されており、このリードフ
レーム５７の引き出し部が、実装基板に半田接続される
ことになる。
親チップ５１と子チップ５２とが電気的および機械的に
接続されている。親チップ５１の活性面の周縁付近に
は、外部接続のための外部接続パッド５５が設けられて
いる。この外部接続パッド５５は、ボンディングワイヤ
５６を介して、リードフレーム５７に接続されている。
親チップ５１、子チップ５２、ボンディングワイヤ５
６、およびリードフレーム５７の一部は、モールド樹脂
６０により封止されている。このモールド樹脂６０から
リードフレーム５７が引き出されており、このリードフ
レーム５７の引き出し部が、実装基板に半田接続される
ことになる。
【０００５】
【発明が解決しようとする課題】上記のようなチップ・
オン・チップ構造の半導体装置では、その高さが必然的
に高くなるのが欠点である。そこで、半導体装置全体の
薄型化を図るために、モールド樹脂６０を研削すること
も考えられる。この場合、子チップ５２側から研削を行
うとすれば、図４において二点鎖線で示すように、ボン
ディングワイヤ５６を傷つけることのない位置で、研削
を停止しなければならない。
オン・チップ構造の半導体装置では、その高さが必然的
に高くなるのが欠点である。そこで、半導体装置全体の
薄型化を図るために、モールド樹脂６０を研削すること
も考えられる。この場合、子チップ５２側から研削を行
うとすれば、図４において二点鎖線で示すように、ボン
ディングワイヤ５６を傷つけることのない位置で、研削
を停止しなければならない。
【０００６】したがって、研削による薄型化には限界が
あり、結果的に、チップ・オン・チップ構造の半導体装
置の薄型化には限界があった。そこで、この発明の目的
は、上述の技術的課題を解決し、チップ・オン・チップ
構造でありながら効果的に薄型化できる半導体装置の製
造方法を提供することである。
あり、結果的に、チップ・オン・チップ構造の半導体装
置の薄型化には限界があった。そこで、この発明の目的
は、上述の技術的課題を解決し、チップ・オン・チップ
構造でありながら効果的に薄型化できる半導体装置の製
造方法を提供することである。
【０００７】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、第１の半
導体チップの活性面に、第２の半導体チップをその活性
面を対向させて接合する工程と、接合された第１および
第２の半導体チップのうちのいずれか一方の非活性面側
を除去する第１除去工程と、上記接合された第１および
第２の半導体チップのうちの他方の非活性面側を除去す
る第２除去工程と、この第２除去工程中に、上記第１お
よび第２の半導体チップのうちの他方を側方から支持す
る工程とを含むことを特徴とする半導体装置の製造方法
である。
目的を達成するための請求項１記載の発明は、第１の半
導体チップの活性面に、第２の半導体チップをその活性
面を対向させて接合する工程と、接合された第１および
第２の半導体チップのうちのいずれか一方の非活性面側
を除去する第１除去工程と、上記接合された第１および
第２の半導体チップのうちの他方の非活性面側を除去す
る第２除去工程と、この第２除去工程中に、上記第１お
よび第２の半導体チップのうちの他方を側方から支持す
る工程とを含むことを特徴とする半導体装置の製造方法
である。
【０００８】なお、非活性面側の除去には、非活性面側
を機械的に削り取る研削または研磨のほか、化学的機械
的研磨や、化学的なエッチングによる表層部の除去など
が含まれるものとする。
を機械的に削り取る研削または研磨のほか、化学的機械
的研磨や、化学的なエッチングによる表層部の除去など
が含まれるものとする。
【０００９】この発明では、第１および第２の半導体チ
ップが活性面同士を対向させて接合させた後、いずれか
一方の半導体チップの非活性面側が除去され、さらに他
方の半導体チップの非活性面側が、当該チップが側方か
ら支持された状態で、除去される。したがって、チップ
・オン・チップ接合される第１および第２の半導体チッ
プを、いずれも薄型化できるので、このチップ・オン・
チップ構造の半導体装置は、全体として極めて薄型化さ
れたものとなる。
ップが活性面同士を対向させて接合させた後、いずれか
一方の半導体チップの非活性面側が除去され、さらに他
方の半導体チップの非活性面側が、当該チップが側方か
ら支持された状態で、除去される。したがって、チップ
・オン・チップ接合される第１および第２の半導体チッ
プを、いずれも薄型化できるので、このチップ・オン・
チップ構造の半導体装置は、全体として極めて薄型化さ
れたものとなる。
【００１０】請求項２記載の発明は、上記第１および第
２の半導体チップの両方の非活性面側が除去された後
に、上記第１および第２の半導体チップを樹脂封止する
工程をさらに含むことを特徴とする請求項１記載の半導
体装置の製造方法であるこの方法によれば、第１および
第２の半導体チップの両方の非活性面側が除去された後
にチップ・オン・チップ構造に接合された第１および第
２の半導体チップが樹脂封止されるので、各半導体チッ
プの非活性面側の除去を良好に行うことができる。
２の半導体チップの両方の非活性面側が除去された後
に、上記第１および第２の半導体チップを樹脂封止する
工程をさらに含むことを特徴とする請求項１記載の半導
体装置の製造方法であるこの方法によれば、第１および
第２の半導体チップの両方の非活性面側が除去された後
にチップ・オン・チップ構造に接合された第１および第
２の半導体チップが樹脂封止されるので、各半導体チッ
プの非活性面側の除去を良好に行うことができる。
【００１１】なお、第１および第２の半導体チップを接
合する接合部は、第１および第２の半導体チップの内部
回路同士を電気接続するための電気接続部であることが
好ましい。この電気接続部は、内部配線を表面表面保護
膜から露出させたパッドや、このようなパッド上に隆起
して形成されたバンプなどを含む。また、上記第１およ
び第２の半導体チップの少なくともいずれか一方は、外
部接続部を有していることが好ましく、このような外部
接続部は、ワイヤボンディングによってリードフレーム
や配線基板に接続されていてもよい。また外部接続部
は、いわゆるＴＡＢ(Tape Automated Bonding)方式によ
って、リードに接続されるようになっていてもよい。い
ずれの場合にも、外部接続部への配線接続は、第１およ
び第２の半導体チップの非活性表面側が除去された後に
行われることが好ましい。
合する接合部は、第１および第２の半導体チップの内部
回路同士を電気接続するための電気接続部であることが
好ましい。この電気接続部は、内部配線を表面表面保護
膜から露出させたパッドや、このようなパッド上に隆起
して形成されたバンプなどを含む。また、上記第１およ
び第２の半導体チップの少なくともいずれか一方は、外
部接続部を有していることが好ましく、このような外部
接続部は、ワイヤボンディングによってリードフレーム
や配線基板に接続されていてもよい。また外部接続部
は、いわゆるＴＡＢ(Tape Automated Bonding)方式によ
って、リードに接続されるようになっていてもよい。い
ずれの場合にも、外部接続部への配線接続は、第１およ
び第２の半導体チップの非活性表面側が除去された後に
行われることが好ましい。
【００１２】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の第１の実施形態に係る半導体装置の構成およびそ
の製造工程を説明するための断面図である。この半導体
装置は、図１(d)に示すように、それぞれ非活性面１
ｂ，２ｂが研削されて薄型化された第１および第２の半
導体チップとしての親チップ１および子チップ２を備え
ている。
を、添付図面を参照して詳細に説明する。図１は、この
発明の第１の実施形態に係る半導体装置の構成およびそ
の製造工程を説明するための断面図である。この半導体
装置は、図１(d)に示すように、それぞれ非活性面１
ｂ，２ｂが研削されて薄型化された第１および第２の半
導体チップとしての親チップ１および子チップ２を備え
ている。
【００１３】親チップ１および子チップ２は、たとえば
いずれもシリコン半導体チップである。これらの親チッ
プ１および子チップ２は、それぞれの活性面１ａ，２ａ
を互いに対向させた状態で接合されて、チップ・オン・
チップ構造をなしている。活性面１ａ，２ａは、親チッ
プ１および子チップ２の基体をなす半導体基板におい
て、トランジスタなどの素子が形成された活性表層領域
側の表面である。これらの活性面１ａ，２ａにおいて
は、親チップ１および子チップ２の内部回路と電気接続
されたパッドが表面保護膜から露出させられている（い
ずれも図示せず）。そして、上記パッド上にバンプＢ
１，Ｂ２がそれぞれ形成されている。これらのバンプＢ
１，Ｂ２を互いに圧接して接合することにより、親チッ
プ１および子チップ２の電気的および機械的結合が達成
されている。
いずれもシリコン半導体チップである。これらの親チッ
プ１および子チップ２は、それぞれの活性面１ａ，２ａ
を互いに対向させた状態で接合されて、チップ・オン・
チップ構造をなしている。活性面１ａ，２ａは、親チッ
プ１および子チップ２の基体をなす半導体基板におい
て、トランジスタなどの素子が形成された活性表層領域
側の表面である。これらの活性面１ａ，２ａにおいて
は、親チップ１および子チップ２の内部回路と電気接続
されたパッドが表面保護膜から露出させられている（い
ずれも図示せず）。そして、上記パッド上にバンプＢ
１，Ｂ２がそれぞれ形成されている。これらのバンプＢ
１，Ｂ２を互いに圧接して接合することにより、親チッ
プ１および子チップ２の電気的および機械的結合が達成
されている。
【００１４】土台側となる親チップ１は、リードフレー
ム７のアイランド部７ａにダイボンドされている。リー
ドフレーム７は、このアイランド部７ａと、外部接続の
ための端子部７ｂとを有している。親チップ１の活性面
の周縁部には、外部接続用のパッドＰＥ（外部接続部）
が複数個設けられており、この外部接続用のパッドＰＥ
は、ボンディングワイヤ６を介してリードフレーム７の
端子部７ｂに接続されている。
ム７のアイランド部７ａにダイボンドされている。リー
ドフレーム７は、このアイランド部７ａと、外部接続の
ための端子部７ｂとを有している。親チップ１の活性面
の周縁部には、外部接続用のパッドＰＥ（外部接続部）
が複数個設けられており、この外部接続用のパッドＰＥ
は、ボンディングワイヤ６を介してリードフレーム７の
端子部７ｂに接続されている。
【００１５】このような状態で、親チップ１および子チ
ップ２、リードフレーム７のアイランド部７ａ、ボンデ
ィングワイヤ６、ならびにリードフレーム７の端子部７
ｂの一部が、モールド樹脂１０内に封止されている。次
に製造工程について説明すると、まず、図１(a)のよう
に、親チップ１と子チップ２とが、バンプＢ１，Ｂ２同
士を接合することにより、活性面１ａ，２ａ同士を対向
させて接合される。このとき、親チップ１および子チッ
プ２は、いずれも図１(d)に示す最終形態の場合よりも
それぞれ大きな厚みを有している。
ップ２、リードフレーム７のアイランド部７ａ、ボンデ
ィングワイヤ６、ならびにリードフレーム７の端子部７
ｂの一部が、モールド樹脂１０内に封止されている。次
に製造工程について説明すると、まず、図１(a)のよう
に、親チップ１と子チップ２とが、バンプＢ１，Ｂ２同
士を接合することにより、活性面１ａ，２ａ同士を対向
させて接合される。このとき、親チップ１および子チッ
プ２は、いずれも図１(d)に示す最終形態の場合よりも
それぞれ大きな厚みを有している。
【００１６】次に、図１(b)に示すように、親チップ１
の非活性面１ｂを粘着テープ１５に貼り付けた状態で、
子チップ２の非活性面２ｂ側が、たとえばグラインダを
用いて研削される。これにより、子チップ２の薄型化が
達成される。次に、粘着テープ１５から親チップ１を剥
がし、図１(c)に示すように、子チップ２の研削後の非
活性面２ｂを粘着テープ１６に貼り付ける。これによ
り、親チップ１および子チップ２のチップ・オン・チッ
プ構造を粘着テープ１６上に保持する。この状態で、親
チップ１の非活性面１ｂ側が、たとえばグラインダーを
用いて研削される。これにより、親チップ１が薄型化さ
れる。
の非活性面１ｂを粘着テープ１５に貼り付けた状態で、
子チップ２の非活性面２ｂ側が、たとえばグラインダを
用いて研削される。これにより、子チップ２の薄型化が
達成される。次に、粘着テープ１５から親チップ１を剥
がし、図１(c)に示すように、子チップ２の研削後の非
活性面２ｂを粘着テープ１６に貼り付ける。これによ
り、親チップ１および子チップ２のチップ・オン・チッ
プ構造を粘着テープ１６上に保持する。この状態で、親
チップ１の非活性面１ｂ側が、たとえばグラインダーを
用いて研削される。これにより、親チップ１が薄型化さ
れる。
【００１７】この親チップ１の研削工程においては、す
でに薄型化された子チップ２により、チップ・オン・チ
ップ構造を粘着テープ１６上に保持することになる。そ
こで、その保持が不安定になるようであれば、必要に応
じて治具２０を用いて、親チップ１を側方から支持する
ようにしてもよい。治具２０は、たとえば図２に示すよ
うに、帯状の剛性板体に親チップ１を嵌合し得る嵌合孔
２１が形成されたものであってもよい。この場合に、嵌
合孔２１を複数個配列して形成しておいてもよい。これ
により、粘着テープ１６上に複数個のチップ・オン・チ
ップ構造を保持し、かつ、治具２０に形成された複数個
の嵌合孔２１でそれぞれのチップ・オン・チップ構造を
保持することができるから、複数個のチップ・オン・チ
ップ構造に対する研削処理を一括して行うことができ
る。
でに薄型化された子チップ２により、チップ・オン・チ
ップ構造を粘着テープ１６上に保持することになる。そ
こで、その保持が不安定になるようであれば、必要に応
じて治具２０を用いて、親チップ１を側方から支持する
ようにしてもよい。治具２０は、たとえば図２に示すよ
うに、帯状の剛性板体に親チップ１を嵌合し得る嵌合孔
２１が形成されたものであってもよい。この場合に、嵌
合孔２１を複数個配列して形成しておいてもよい。これ
により、粘着テープ１６上に複数個のチップ・オン・チ
ップ構造を保持し、かつ、治具２０に形成された複数個
の嵌合孔２１でそれぞれのチップ・オン・チップ構造を
保持することができるから、複数個のチップ・オン・チ
ップ構造に対する研削処理を一括して行うことができ
る。
【００１８】親チップ１および子チップ２の各非活性面
側の研削が終了した後には、図１(d)に示すように、親
チップ１の非活性面１ｂをリードフレーム７のアイラン
ド部７ａにダイボンドする。そして、親チップ１の活性
面１ａに設けられた外部接続用パッドＰＥを、ボンディ
ングワイヤ６でリードフレーム７の端子部７ｂに接続す
る。その後に、モールド樹脂１０で親チップ１および子
チップ２などを封止することによって、リードフレーム
７の端子部７ｂがモールド樹脂１０外に引き出された構
造の半導体装置を得ることができる。
側の研削が終了した後には、図１(d)に示すように、親
チップ１の非活性面１ｂをリードフレーム７のアイラン
ド部７ａにダイボンドする。そして、親チップ１の活性
面１ａに設けられた外部接続用パッドＰＥを、ボンディ
ングワイヤ６でリードフレーム７の端子部７ｂに接続す
る。その後に、モールド樹脂１０で親チップ１および子
チップ２などを封止することによって、リードフレーム
７の端子部７ｂがモールド樹脂１０外に引き出された構
造の半導体装置を得ることができる。
【００１９】以上のようにこの実施形態によれば、親チ
ップ１の外部配線接続やモールド樹脂１０によるパッケ
ージングに先だって、親チップ１および子チップ２の非
活性面１ｂ，２ｂ側を研削するようにしているので、親
チップ１および子チップ２がいずれも薄型化されたチッ
プ・オン・チップ構造を得ることができる。これによ
り、全体が極めて薄型化された半導体装置を実現するこ
とができる。図３は、この発明の第２の実施形態に係る
半導体装置の構成を説明するための図解的な断面図であ
る。この半導体装置は、たとえば、シリコンチップから
なる第１〜第４の半導体チップ３１〜３４を積層して構
成されたチップ・オン・チップ構造の装置である。
ップ１の外部配線接続やモールド樹脂１０によるパッケ
ージングに先だって、親チップ１および子チップ２の非
活性面１ｂ，２ｂ側を研削するようにしているので、親
チップ１および子チップ２がいずれも薄型化されたチッ
プ・オン・チップ構造を得ることができる。これによ
り、全体が極めて薄型化された半導体装置を実現するこ
とができる。図３は、この発明の第２の実施形態に係る
半導体装置の構成を説明するための図解的な断面図であ
る。この半導体装置は、たとえば、シリコンチップから
なる第１〜第４の半導体チップ３１〜３４を積層して構
成されたチップ・オン・チップ構造の装置である。
【００２０】より具体的には、第１および第２の半導体
チップ３１，３２は、上述の第１の実施形態における親
チップ１および子チップ２と同様の接合形態で、互いに
接合されている。すなわち、第１および第２の半導体チ
ップ３１，３２は、それぞれの活性面同士を対向させて
接合されている。また、第３および第４の半導体チップ
３３，３４もまた、上述の第１の実施形態における親チ
ップ１および子チップ２と同様の形態で、活性面同士を
互いに対向させて接合されている。
チップ３１，３２は、上述の第１の実施形態における親
チップ１および子チップ２と同様の接合形態で、互いに
接合されている。すなわち、第１および第２の半導体チ
ップ３１，３２は、それぞれの活性面同士を対向させて
接合されている。また、第３および第４の半導体チップ
３３，３４もまた、上述の第１の実施形態における親チ
ップ１および子チップ２と同様の形態で、活性面同士を
互いに対向させて接合されている。
【００２１】このような一対のチップ・オン・チップ構
造が、さらに積層されている。すなわち、第２の半導体
チップ３２の非活性面と第３の半導体チップ３３の非活
性面とが、例えば接着剤によって接合されている。第１
および第２の半導体チップ３１，３２で構成されるチッ
プ・オン・チップ構造は、上述の第１の実施形態におけ
る図１(a)〜(c)の各工程と同様の工程を経て作成されて
いる。同様に、第３および第４の半導体チップ３３，３
４で構成されるチップ・オン・チップ構造も、図１(a)
〜(c)の各工程と同様の工程を経て作成されている。し
たがって、第１〜第４の半導体チップ３１〜３４は、い
ずれも、非活性面側の研削によって薄型化されている。
そのため、この４層構造の半導体装置は、全体として、
極めて薄型に構成されている。
造が、さらに積層されている。すなわち、第２の半導体
チップ３２の非活性面と第３の半導体チップ３３の非活
性面とが、例えば接着剤によって接合されている。第１
および第２の半導体チップ３１，３２で構成されるチッ
プ・オン・チップ構造は、上述の第１の実施形態におけ
る図１(a)〜(c)の各工程と同様の工程を経て作成されて
いる。同様に、第３および第４の半導体チップ３３，３
４で構成されるチップ・オン・チップ構造も、図１(a)
〜(c)の各工程と同様の工程を経て作成されている。し
たがって、第１〜第４の半導体チップ３１〜３４は、い
ずれも、非活性面側の研削によって薄型化されている。
そのため、この４層構造の半導体装置は、全体として、
極めて薄型に構成されている。
【００２２】第１の半導体チップ３１は、配線基板４０
上にたとえば接着剤によって接合されている。そして、
第１の半導体チップ３１の活性面には、外部接続用のパ
ッドＰＥ１がその周縁領域に形成されている。この外部
接続用パッドＰＥ１は、ボンディングワイヤ３６によっ
て配線基板４０上の導体パターンに接続されている。同
様に、第３の半導体チップ３３の周縁部にも、外部接続
用パッドＰＥ２が設けられている。そして、この外部接
続用パッドＰＥ２は、ボンディングワイヤ３７を介し
て、配線基板４０上の導体パターンに接続されている。
上にたとえば接着剤によって接合されている。そして、
第１の半導体チップ３１の活性面には、外部接続用のパ
ッドＰＥ１がその周縁領域に形成されている。この外部
接続用パッドＰＥ１は、ボンディングワイヤ３６によっ
て配線基板４０上の導体パターンに接続されている。同
様に、第３の半導体チップ３３の周縁部にも、外部接続
用パッドＰＥ２が設けられている。そして、この外部接
続用パッドＰＥ２は、ボンディングワイヤ３７を介し
て、配線基板４０上の導体パターンに接続されている。
【００２３】第１〜第４の半導体チップ３１〜３４およ
びボンディングワイヤ３６，３７は、配線基板４０上に
配置されるモールド樹脂４５により封止されている。配
線基板４０は、たとえば、多層配線構造を内部に有して
いて、半導体チップ３１とは反対側の表面には、上記多
層配線構造を介してボンディングワイヤ３６，３７にそ
れぞれ接続された外部接続端子（図示せず）が複数個設
けられている。この外部接続端子は、導体パターンを露
出させたランドであってもよいし、このようなランド上
に配置された半田ボールなどであってもよい。
びボンディングワイヤ３６，３７は、配線基板４０上に
配置されるモールド樹脂４５により封止されている。配
線基板４０は、たとえば、多層配線構造を内部に有して
いて、半導体チップ３１とは反対側の表面には、上記多
層配線構造を介してボンディングワイヤ３６，３７にそ
れぞれ接続された外部接続端子（図示せず）が複数個設
けられている。この外部接続端子は、導体パターンを露
出させたランドであってもよいし、このようなランド上
に配置された半田ボールなどであってもよい。
【００２４】以上のように、この第２の実施形態におい
ても、第１〜第４の半導体チップ３１〜３４が、非活性
面側の研削によってそれぞれ薄型化されているので、４
層構造のチップ・オン・チップ型半導体装置であるにも
かかわらず、全体として極めて薄型化することができ
る。以上、この発明の２つの実施形態について説明した
が、この発明は他の形態でも実施することができる。た
とえば、上述の第１および第２の実施形態においては、
親チップ１および子チップ２ならびに第１〜第４の半導
体チップ３１〜３４は、全体がモールド樹脂１０，４５
内に収容されている。しかし、たとえば、図１(d)の構
成においては、子チップ２の非活性面２ｂは、モールド
樹脂１０外に露出していてもその特性に支障はない。そ
こで、図１(d)において仮想線で示すように、モールド
樹脂１０を子チップ２の非活性面２ｂが露出するまで研
削して、半導体装置のさらなる薄型化を図ってもよい。
ただし、この研削は、ボンディングワイヤ６を傷つける
ことがない位置で停止されなければならない。
ても、第１〜第４の半導体チップ３１〜３４が、非活性
面側の研削によってそれぞれ薄型化されているので、４
層構造のチップ・オン・チップ型半導体装置であるにも
かかわらず、全体として極めて薄型化することができ
る。以上、この発明の２つの実施形態について説明した
が、この発明は他の形態でも実施することができる。た
とえば、上述の第１および第２の実施形態においては、
親チップ１および子チップ２ならびに第１〜第４の半導
体チップ３１〜３４は、全体がモールド樹脂１０，４５
内に収容されている。しかし、たとえば、図１(d)の構
成においては、子チップ２の非活性面２ｂは、モールド
樹脂１０外に露出していてもその特性に支障はない。そ
こで、図１(d)において仮想線で示すように、モールド
樹脂１０を子チップ２の非活性面２ｂが露出するまで研
削して、半導体装置のさらなる薄型化を図ってもよい。
ただし、この研削は、ボンディングワイヤ６を傷つける
ことがない位置で停止されなければならない。
【００２５】図３に示された第２の実施形態においても
同様である。すなわち、モールド樹脂４５を研削して、
最上段の半導体チップ３４の非活性面を露出させるよう
にしてもよい。むろん、最上段の半導体チップの非活性
面を必ずしも露出させる必要はなく、このような非活性
面が露出しない程度までモールド樹脂１０，４５の研削
が行われてもよい。
同様である。すなわち、モールド樹脂４５を研削して、
最上段の半導体チップ３４の非活性面を露出させるよう
にしてもよい。むろん、最上段の半導体チップの非活性
面を必ずしも露出させる必要はなく、このような非活性
面が露出しない程度までモールド樹脂１０，４５の研削
が行われてもよい。
【００２６】また、上述の実施形態においては、親チッ
プ１および子チップ２ならびに第１ないし第４の半導体
チップ３１〜３４がいずれもシリコンチップからなって
いることとしたけれども、半導体チップ１，２；３１〜
３４の半導体材料としてシリコン以外の材料を適用して
もよい。このような他の半導体材料には、ゲルマニウム
半導体や、ガリウム燐またはガリウム砒素に代表される
化合物半導体材料を例示することができる。
プ１および子チップ２ならびに第１ないし第４の半導体
チップ３１〜３４がいずれもシリコンチップからなって
いることとしたけれども、半導体チップ１，２；３１〜
３４の半導体材料としてシリコン以外の材料を適用して
もよい。このような他の半導体材料には、ゲルマニウム
半導体や、ガリウム燐またはガリウム砒素に代表される
化合物半導体材料を例示することができる。
【００２７】さらに、１つの半導体装置を構成する半導
体チップ１，２；３１〜３４は、全て同一半導体材料か
らなっている必要はなく、異なる半導体材料からなる複
数の半導体チップがチップ・オン・チップ構造に積層さ
れて同一モールド樹脂パッケージ内に収容されてもよ
い。また、上述の実施形態では、半導体チップの非活性
面側の除去をグラインダーを用いた機械的な研削により
行っているが、化学的機械的研磨により非活性面側の除
去を行ってもよいし、化学的なエッチングによって非活
性面側の表層部を除去するようにしてもよい。
体チップ１，２；３１〜３４は、全て同一半導体材料か
らなっている必要はなく、異なる半導体材料からなる複
数の半導体チップがチップ・オン・チップ構造に積層さ
れて同一モールド樹脂パッケージ内に収容されてもよ
い。また、上述の実施形態では、半導体チップの非活性
面側の除去をグラインダーを用いた機械的な研削により
行っているが、化学的機械的研磨により非活性面側の除
去を行ってもよいし、化学的なエッチングによって非活
性面側の表層部を除去するようにしてもよい。
【００２８】その他、特許請求の範囲に記載された技術
的事項の範囲で種々の設計変更を施すことが可能であ
る。
的事項の範囲で種々の設計変更を施すことが可能であ
る。
【図１】この発明の第１の実施形態に係るチップ・オン
・チップ構造の半導体装置の構成およびその製造工程を
説明するための図解的な断面図である。
・チップ構造の半導体装置の構成およびその製造工程を
説明するための図解的な断面図である。
【図２】半導体チップの研削の際に必要に応じて使用さ
れる治具の構成例を説明するための部分斜視図である。
れる治具の構成例を説明するための部分斜視図である。
【図３】この発明の第２の実施形態に係る半導体装置の
構成を説明するための図解的な断面図である。
構成を説明するための図解的な断面図である。
【図４】活性面同士を対向させて接合したチップ・オン
・チップ構造の半導体装置の従来の構成例を説明するた
めの図解的な断面図である。
・チップ構造の半導体装置の従来の構成例を説明するた
めの図解的な断面図である。
１ 親チップ
１ａ 活性面
１ｂ 非活性面
２ 子チップ
２ａ 活性面
２ｂ 非活性面
６ ボンディングワイヤ
７ リードフレーム
７ａ アイランド部
７ｂ 端子部
１０ モールド樹脂
１５ 粘着テープ
１６ 粘着テープ
２０ 治具
２１ 嵌合孔
３１〜３４ 半導体チップ
３６ ボンディングワイヤ
３７ ボンディングワイヤ
４０ 配線基板
４５ モールド樹脂
Ｂ１，Ｂ２ バンプ
ＰＥ 外部接続用パッド
ＰＥ１ 外部接続用パッド
ＰＥ２ 外部接続用パッド
Claims (2)
- 【請求項１】第１の半導体チップの活性面に、第２の半
導体チップをその活性面を対向させて接合する工程と、 接合された第１および第２の半導体チップのうちのいず
れか一方の非活性面側を除去する第１除去工程と、 上記接合された第１および第２の半導体チップのうちの
他方の非活性面側を除去する第２除去工程と、 この第２除去工程中に、上記第１および第２の半導体チ
ップのうちの他方を側方から支持する工程とを含むこと
を特徴とする半導体装置の製造方法。 - 【請求項２】上記第１および第２の半導体チップの両方
の非活性面側が除去された後に、上記第１および第２の
半導体チップを樹脂封止する工程をさらに含むことを特
徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089166A JP3476186B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089166A JP3476186B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003201940A Division JP3904538B2 (ja) | 2003-07-25 | 2003-07-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274319A JP2001274319A (ja) | 2001-10-05 |
| JP3476186B2 true JP3476186B2 (ja) | 2003-12-10 |
Family
ID=18604953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089166A Expired - Fee Related JP3476186B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3476186B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140037A (ja) | 2002-10-15 | 2004-05-13 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| FR2873853B1 (fr) * | 2004-07-27 | 2006-12-15 | St Microelectronics Sa | Dispositif electronique comprenant plusieurs plaquettes de circuits empilees et procede de realisation d'un tel dispositif |
| DE102004042941B3 (de) * | 2004-09-02 | 2006-04-06 | Infineon Technologies Ag | Hochfrequenzmodul mit Filterstrukturen und Verfahren zu dessen Herstellung |
| WO2006080082A1 (ja) * | 2005-01-28 | 2006-08-03 | Spansion Llc | 積層型半導体装置用キャリア及び積層型半導体装置の製造方法 |
-
2000
- 2000-03-28 JP JP2000089166A patent/JP3476186B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001274319A (ja) | 2001-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100699649B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3339838B2 (ja) | 半導体装置およびその製造方法 | |
| KR100477020B1 (ko) | 멀티 칩 패키지 | |
| TWI423401B (zh) | 在上側及下側具有暴露基底表面之半導體推疊封裝組件 | |
| US8076770B2 (en) | Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion | |
| JP4416760B2 (ja) | スタックドパッケージモジュール | |
| KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US20040070064A1 (en) | Semiconductor device and fabrication method of the same | |
| JP2001144218A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004523902A (ja) | 樹脂封止された超小型回路から形成されたスタック可能な超小型回路層およびこれを作成する方法 | |
| TWI430425B (zh) | 採用凸塊技術之積體電路封裝件系統 | |
| JP4635202B2 (ja) | 両面電極パッケージの製造方法 | |
| JPH1027880A (ja) | 半導体装置 | |
| JP3476186B2 (ja) | 半導体装置の製造方法 | |
| TWI651827B (zh) | 無基板封裝結構 | |
| TWI673839B (zh) | 矩形半導體封裝及其方法 | |
| JP3715861B2 (ja) | 半導体装置の組立方法 | |
| TW202226464A (zh) | 具有堆疊被動組件的多層半導體封裝 | |
| JP3904538B2 (ja) | 半導体装置 | |
| JPH0745649A (ja) | 樹脂封止型半導体装置およびその製造方法ならびにその実装方法 | |
| CN100463132C (zh) | 晶片封装结构及其制造方法 | |
| US7323361B2 (en) | Packaging system for semiconductor devices | |
| JP2005167286A (ja) | 半導体装置およびその製造方法 | |
| JP2001127244A (ja) | マルチチップ半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |