JP3904538B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3904538B2
JP3904538B2 JP2003201940A JP2003201940A JP3904538B2 JP 3904538 B2 JP3904538 B2 JP 3904538B2 JP 2003201940 A JP2003201940 A JP 2003201940A JP 2003201940 A JP2003201940 A JP 2003201940A JP 3904538 B2 JP3904538 B2 JP 3904538B2
Authority
JP
Japan
Prior art keywords
chip
active surface
semiconductor
semiconductor chip
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003201940A
Other languages
English (en)
Other versions
JP2004006941A (ja
Inventor
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2003201940A priority Critical patent/JP3904538B2/ja
Publication of JP2004006941A publication Critical patent/JP2004006941A/ja
Application granted granted Critical
Publication of JP3904538B2 publication Critical patent/JP3904538B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、第１の半導体チップと第２の半導体チップとを、活性面同士を対向させて接合して構成されるチップ・オン・チップ構造の半導体装置に関する。
【０００２】
【従来の技術】
半導体基板上に三次元的に素子を形成するのは技術的に困難であり、半導体チップ単体での集積度の向上には限界がある。そこで、複数の半導体チップを重ね合わせて、いわゆるチップ・オン・チップ構造とし、これにより複数の半導体チップを三次元的に実装して、実質的に集積度の向上された半導体装置を実現することが提案されている。
【０００３】
図４は、チップ・オン・チップ構造の半導体装置の構造例を示す図解的な断面図である。この半導体装置は、親チップ５１と子チップ５２とを積層したチップ・オン・チップ構造を有している。親チップ５１と子チップ５２とは、それぞれ活性面同士を対向させて接合されている。
活性面とは、親チップ５１および子チップ５２において、それぞれの基体をなす半導体基板における活性表層領域側の表面である。この活性面には、トランジスタや抵抗などの能動素子および受動素子が形成されている。この活性面には、電気接続のための接続部５１ａ，５２ａが設けられている。接続部５１ａ，５２ａは、内部配線の一部を表面保護膜（図示せず）から露出させたパッド部およびこのようなパッド部上に設けられた金属板隆起部であるバンプなどからなる。
【０００４】
このような接続部５１ａ，５２ａを介して親チップ５１と子チップ５２とが電気的および機械的に接続されている。親チップ５１の活性面の周縁付近には、外部接続のための外部接続パッド５５が設けられている。この外部接続パッド５５は、ボンディングワイヤ５６を介して、リードフレーム５７に接続されている。親チップ５１、子チップ５２、ボンディングワイヤ５６、およびリードフレーム５７の一部は、モールド樹脂６０により封止されている。このモールド樹脂６０からリードフレーム５７が引き出されており、このリードフレーム５７の引き出し部が、実装基板に半田接続されることになる。
【０００５】
【発明が解決しようとする課題】
上記のようなチップ・オン・チップ構造の半導体装置では、その高さが必然的に高くなるのが欠点である。そこで、半導体装置全体の薄型化を図るために、モールド樹脂６０を研削することも考えられる。この場合、子チップ５２側から研削を行うとすれば、図４において二点鎖線で示すように、ボンディングワイヤ５６を傷つけることのない位置で、研削を停止しなければならない。
【０００６】
したがって、研削による薄型化には限界があり、結果的に、チップ・オン・チップ構造の半導体装置の薄型化には限界があった。
そこで、この発明の目的は、上述の技術的課題を解決し、チップ・オン・チップ構造でありながら効果的に薄型化できる半導体装置を提供することである。
【０００８】
【課題を解決するための手段および発明の効果】
この発明は、非活性面側の一部を除去することにより薄型化された第１の半導体チップと、非活性面側の一部を除去することにより薄型化された第２の半導体チップと、上記第１および第２の半導体チップの活性面側の接続部同士を接合する接合部材とを有する第１のチップ・オン・チップ構造、非活性面側の一部を除去することにより薄型化された第３の半導体チップと、非活性面側の一部を除去することにより薄型化された第４の半導体チップと、上記第３および第４の半導体チップの活性面側の接続部同士を接合する接合部材とを有する第２のチップ・オン・チップ構造、上記第１の半導体チップの非活性面側が接合された配線基板、ならびにこの配線基板上に配置され、当該配線基板と実質的に同一平面サイズを有し、上記第１および第２のチップ・オン・チップ構造を封止するモールド樹脂を含み、上記第２の半導体チップの非活性面と上記第３の半導体チップの非活性面とが接合されることにより、上記第１および第２のチップ・オン・チップ構造が積層されており、最上段の半導体チップである上記第４の半導体チップの非活性面が上記モールド樹脂から露出していることを特徴とする半導体装置である。
【０００９】
この発明によれば、チップ・オン・チップ構造に積層される半導体チップはいずれも非活性面側の一部が除去されていてそれぞれ薄型化されている。したがって、このチップ・オン・チップ構造をモールド樹脂で封止した半導体装置は、図４の従来のものに比較して、全体として極めて薄型化されたものとなる。
なお、非活性面側の除去には、非活性面側を機械的に削り取る研削または研磨のほか、化学的機械的研磨や、化学的なエッチングによる表層部の除去などが含まれるものとする。
【００１０】
なお、第１および第２の半導体チップを接合する上記接合部材は、第１および第２の半導体チップの内部回路同士を電気接続するための電気接続部であることが好ましい。この電気接続部は、内部配線を表面保護膜から露出させたパッドや、このようなパッド上に隆起して形成されたバンプなどを含む。
また、上記第１および第２の半導体チップの少なくともいずれか一方は、外部接続部を有していることが好ましく、このような外部接続部は、ワイヤボンディングによって配線基板に接続されていてもよい。
【００１１】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、第１の参考例に係る半導体装置の構成およびその製造工程を説明するための断面図である。この半導体装置は、図１（ｄ）に示すように、それぞれ非活性面１ｂ，２ｂが研削されて薄型化された第１および第２の半導体チップとしての親チップ１および子チップ２を備えている。
【００１２】
親チップ１および子チップ２は、たとえばいずれもシリコン半導体チップである。これらの親チップ１および子チップ２は、それぞれの活性面１ａ，２ａを互いに対向させた状態で接合されて、チップ・オン・チップ構造をなしている。
活性面１ａ，２ａは、親チップ１および子チップ２の基体をなす半導体基板において、トランジスタなどの素子が形成された活性表層領域側の表面である。これらの活性面１ａ，２ａにおいては、親チップ１および子チップ２の内部回路と電気接続されたパッドが表面保護膜から露出させられている（いずれも図示せず）。そして、上記パッド上にバンプＢ１，Ｂ２がそれぞれ形成されている。これらのバンプＢ１，Ｂ２を互いに圧接して接合することにより、親チップ１および子チップ２の電気的および機械的結合が達成されている。
【００１３】
土台側となる親チップ１は、リードフレーム７のアイランド部７ａにダイボンドされている。リードフレーム７は、このアイランド部７ａと、外部接続のための端子部７ｂとを有している。親チップ１の活性面の周縁部には、外部接続用のパッドＰＥ（外部接続部）が複数個設けられており、この外部接続用のパッドＰＥは、ボンディングワイヤ６を介してリードフレーム７の端子部７ｂに接続されている。
【００１４】
このような状態で、親チップ１および子チップ２、リードフレーム７のアイランド部７ａ、ボンディングワイヤ６、ならびにリードフレーム７の端子部７ｂの一部が、モールド樹脂１０内に封止されている。
次に製造工程について説明すると、まず、図１(a)のように、親チップ１と子チップ２とが、バンプＢ１，Ｂ２同士を接合することにより、活性面１ａ，２ａ同士を対向させて接合される。このとき、親チップ１および子チップ２は、いずれも図１(d)に示す最終形態の場合よりもそれぞれ大きな厚みを有している。
【００１５】
次に、図１(b)に示すように、親チップ１の非活性面１ｂを粘着テープ１５に貼り付けた状態で、子チップ２の非活性面２ｂ側が、たとえばグラインダを用いて研削される。これにより、子チップ２の薄型化が達成される。
次に、粘着テープ１５から親チップ１を剥がし、図１(c)に示すように、子チップ２の研削後の非活性面２ｂを粘着テープ１６に貼り付ける。これにより、親チップ１および子チップ２のチップ・オン・チップ構造を粘着テープ１６上に保持する。この状態で、親チップ１の非活性面１ｂ側が、たとえばグラインダーを用いて研削される。これにより、親チップ１が薄型化される。
【００１６】
この親チップ１の研削工程においては、すでに薄型化された子チップ２により、チップ・オン・チップ構造を粘着テープ１６上に保持することになる。そこで、その保持が不安定になるようであれば、必要に応じて治具２０を用いて、親チップ１を側方から支持するようにしてもよい。
治具２０は、たとえば図２に示すように、帯状の剛性板体に親チップ１を嵌合し得る嵌合孔２１が形成されたものであってもよい。この場合に、嵌合孔２１を複数個配列して形成しておいてもよい。これにより、粘着テープ１６上に複数個のチップ・オン・チップ構造を保持し、かつ、治具２０に形成された複数個の嵌合孔２１でそれぞれのチップ・オン・チップ構造を保持することができるから、複数個のチップ・オン・チップ構造に対する研削処理を一括して行うことができる。
【００１７】
親チップ１および子チップ２の各非活性面側の研削が終了した後には、図１(d)に示すように、親チップ１の非活性面１ｂをリードフレーム７のアイランド部７ａにダイボンドする。そして、親チップ１の活性面１ａに設けられた外部接続用パッドＰＥを、ボンディングワイヤ６でリードフレーム７の端子部７ｂに接続する。その後に、モールド樹脂１０で親チップ１および子チップ２などを封止することによって、リードフレーム７の端子部７ｂがモールド樹脂１０外に引き出された構造の半導体装置を得ることができる。
【００１８】
以上のようにこの参考例によれば、親チップ１の外部配線接続やモールド樹脂１０によるパッケージングに先だって、親チップ１および子チップ２の非活性面１ｂ，２ｂ側を研削するようにしているので、親チップ１および子チップ２がいずれも薄型化されたチップ・オン・チップ構造を得ることができる。これにより、全体が極めて薄型化された半導体装置を実現することができる。
図３は、第２の参考例に係る半導体装置の構成を説明するための図解的な断面図である。この半導体装置は、たとえば、シリコンチップからなる第１〜第４の半導体チップ３１〜３４を積層して構成されたチップ・オン・チップ構造の装置である。
【００１９】
より具体的には、第１および第２の半導体チップ３１，３２は、上述の第１の参考例における親チップ１および子チップ２と同様の接合形態で、互いに接合されている。すなわち、第１および第２の半導体チップ３１，３２は、それぞれの活性面同士を対向させて接合されている。また、第３および第４の半導体チップ３３，３４もまた、上述の第１の参考例における親チップ１および子チップ２と同様の形態で、活性面同士を互いに対向させて接合されている。
【００２０】
このような一対のチップ・オン・チップ構造が、さらに積層されている。すなわち、第２の半導体チップ３２の非活性面と第３の半導体チップ３３の非活性面とが、例えば接着剤によって接合されている。
第１および第２の半導体チップ３１，３２で構成される第１のチップ・オン・チップ構造は、上述の第１の参考例における図１（ａ）〜（ｃ）の各工程と同様の工程を経て作成されている。同様に、第３および第４の半導体チップ３３，３４で構成される第２のチップ・オン・チップ構造も、図１（ａ）〜（ｃ）の各工程と同様の工程を経て作成されている。したがって、第１〜第４の半導体チップ３１〜３４は、いずれも、非活性面側の研削によって薄型化されている。そのため、この４層構造の半導体装置は、全体として、極めて薄型に構成されている。
【００２１】
第１の半導体チップ３１は、配線基板４０上にたとえば接着剤によって接合されている。そして、第１の半導体チップ３１の活性面には、外部接続用のパッドＰＥ１がその周縁領域に形成されている。この外部接続用パッドＰＥ１は、ボンディングワイヤ３６によって配線基板４０上の導体パターンに接続されている。同様に、第３の半導体チップ３３の周縁部にも、外部接続用パッドＰＥ２が設けられている。そして、この外部接続用パッドＰＥ２は、ボンディングワイヤ３７を介して、配線基板４０上の導体パターンに接続されている。
【００２２】
第１〜第４の半導体チップ３１〜３４およびボンディングワイヤ３６，３７は、配線基板４０上に配置されるモールド樹脂４５により封止されている。モールド樹脂４５は、図３に示されているとおり、実質的に配線基板４０と同一平面サイズを有している。
配線基板４０は、たとえば、多層配線構造を内部に有していて、半導体チップ３１とは反対側の表面には、上記多層配線構造を介してボンディングワイヤ３６，３７にそれぞれ接続された外部接続端子（図示せず）が複数個設けられている。この外部接続端子は、導体パターンを露出させたランドであってもよいし、このようなランド上に配置された半田ボールなどであってもよい。
【００２３】
以上のように、この第２の参考例においても、第１〜第４の半導体チップ３１〜３４が、非活性面側の研削によってそれぞれ薄型化されているので、４層構造のチップ・オン・チップ型半導体装置であるにもかかわらず、全体として極めて薄型化することができる。
なお、上述の第１および第２の参考例においては、親チップ１および子チップ２ならびに第１〜第４の半導体チップ３１〜３４は、全体がモールド樹脂１０，４５内に収容されている。しかし、たとえば、図１（ｄ）の構成においては、子チップ２の非活性面２ｂは、モールド樹脂１０外に露出していてもその特性に支障はない。そこで、図１（ｄ）において仮想線で示すように、モールド樹脂１０を子チップ２の非活性面２ｂが露出するまで研削して、半導体装置のさらなる薄型化を図ってもよい。ただし、この研削は、ボンディングワイヤ６を傷つけることがない位置で停止されなければならない。この場合には、図１（ｂ）に示す研削工程を省略し、モールド樹脂１０の研削時に、子チップ２の非活性面２ｂを同時に研削してもよい。
【００２４】
この発明の一実施形態では、図３に示された第２の参考例において、モールド樹脂４５を研削して、最上段の半導体チップ３４の非活性面が露出させられる。
【００２５】
上述の例では、親チップ１および子チップ２ならびに第１ないし第４の半導体チップ３１〜３４がいずれもシリコンチップからなっていることとしたけれども、半導体チップ１，２；３１〜３４の半導体材料としてシリコン以外の材料を適用してもよい。このような他の半導体材料には、ゲルマニウム半導体や、ガリウム燐またはガリウム砒素に代表される化合物半導体材料を例示することができる。
【００２６】
さらに、１つの半導体装置を構成する半導体チップ１，２；３１〜３４は、全て同一半導体材料からなっている必要はなく、異なる半導体材料からなる複数の半導体チップがチップ・オン・チップ構造に積層されて同一モールド樹脂パッケージ内に収容されてもよい。
また、上述の実施形態では、半導体チップの非活性面側の除去をグラインダーを用いた機械的な研削により行っているが、化学的機械的研磨により非活性面側の除去を行ってもよいし、化学的なエッチングによって非活性面側の表層部を除去するようにしてもよい。
【００２７】
その他、特許請求の範囲に記載された技術的事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】 第１の参考例に係るチップ・オン・チップ構造の半導体装置の構成およびその製造工程を説明するための図解的な断面図である。
【図２】半導体チップの研削の際に必要に応じて使用される治具の構成例を説明するための部分斜視図である。
【図３】 第２の参考例に係る半導体装置の構成を説明するための図解的な断面図である。
【図４】活性面同士を対向させて接合したチップ・オン・チップ構造の半導体装置の従来の構成例を説明するための図解的な断面図である。
【符号の説明】
１ 親チップ
１ａ 活性面
１ｂ 非活性面
２ 子チップ
２ａ 活性面
２ｂ 非活性面
６ ボンディングワイヤ
７ リードフレーム
７ａ アイランド部
７ｂ 端子部
１０ モールド樹脂
１５ 粘着テープ
１６ 粘着テープ
２０ 治具
２１ 嵌合孔
３１〜３４ 半導体チップ
３６ ボンディングワイヤ
３７ ボンディングワイヤ
４０ 配線基板
４５ モールド樹脂
Ｂ１，Ｂ２ バンプ
ＰＥ 外部接続用パッド
ＰＥ１ 外部接続用パッド
ＰＥ２ 外部接続用パッド

Claims (1)

  1. 非活性面側の一部を除去することにより薄型化された第１の半導体チップと、非活性面側の一部を除去することにより薄型化された第２の半導体チップと、上記第１および第２の半導体チップの活性面側の接続部同士を接合する接合部材とを有する第１のチップ・オン・チップ構造、
    非活性面側の一部を除去することにより薄型化された第３の半導体チップと、非活性面側の一部を除去することにより薄型化された第４の半導体チップと、上記第３および第４の半導体チップの活性面側の接続部同士を接合する接合部材とを有する第２のチップ・オン・チップ構造、
    上記第１の半導体チップの非活性面側が接合された配線基板、ならびに
    この配線基板上に配置され、当該配線基板と実質的に同一平面サイズを有し、上記第１および第２のチップ・オン・チップ構造を封止するモールド樹脂を含み、
    上記第２の半導体チップの非活性面と上記第３の半導体チップの非活性面とが接合されることにより、上記第１および第２のチップ・オン・チップ構造が積層されており、最上段の半導体チップである上記第４の半導体チップの非活性面が上記モールド樹脂から露出していることを特徴とする半導体装置。
JP2003201940A 2003-07-25 2003-07-25 半導体装置 Expired - Fee Related JP3904538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003201940A JP3904538B2 (ja) 2003-07-25 2003-07-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003201940A JP3904538B2 (ja) 2003-07-25 2003-07-25 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000089166A Division JP3476186B2 (ja) 2000-03-28 2000-03-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004006941A JP2004006941A (ja) 2004-01-08
JP3904538B2 true JP3904538B2 (ja) 2007-04-11

Family

ID=30438503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003201940A Expired - Fee Related JP3904538B2 (ja) 2003-07-25 2003-07-25 半導体装置

Country Status (1)

Country Link
JP (1) JP3904538B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
JP2004006941A (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
TWI423401B (zh) 在上側及下側具有暴露基底表面之半導體推疊封裝組件
TWI278947B (en) A multi-chip package, a semiconductor device used therein and manufacturing method thereof
KR100699649B1 (ko) 반도체장치 및 그 제조방법
KR100477020B1 (ko) 멀티 칩 패키지
JP2001144218A (ja) 半導体装置及び半導体装置の製造方法
JP2004140037A (ja) 半導体装置、及びその製造方法
JP2011101044A (ja) スタックパッケージ及びその製造方法
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
US20100140801A1 (en) Device
TWI674647B (zh) 晶片封裝陣列以及晶片封裝體
KR20080005735A (ko) 적층형 반도체 패키지 및 그 제조방법
JPH1027880A (ja) 半導体装置
JP2001060658A (ja) 半導体装置およびその製造方法
JP3476186B2 (ja) 半導体装置の製造方法
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
JP3904538B2 (ja) 半導体装置
JP3715861B2 (ja) 半導体装置の組立方法
CN113410215B (zh) 半导体封装结构及其制备方法
US20150318268A1 (en) Multi-chip package and method of manufacturing the same
JP3342845B2 (ja) 半導体装置
TWI673839B (zh) 矩形半導體封裝及其方法
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
JP3490041B2 (ja) 半導体装置及びその製造方法
TWI804094B (zh) 晶片封裝結構及其製造方法
TW201909293A (zh) 封裝結構及其製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees