KR19990029648A - 반도체 장치용 노출 리드 프레임 제조의 벤딩 및 성형 방법 - Google Patents

반도체 장치용 노출 리드 프레임 제조의 벤딩 및 성형 방법 Download PDF

Info

Publication number
KR19990029648A
KR19990029648A KR1019980037109A KR19980037109A KR19990029648A KR 19990029648 A KR19990029648 A KR 19990029648A KR 1019980037109 A KR1019980037109 A KR 1019980037109A KR 19980037109 A KR19980037109 A KR 19980037109A KR 19990029648 A KR19990029648 A KR 19990029648A
Authority
KR
South Korea
Prior art keywords
leadframe
chip
segments
mount pad
chip mount
Prior art date
Application number
KR1019980037109A
Other languages
English (en)
Inventor
버포어드 에이치. 주니어 카터
제시 이 클라크
데이비드 알 키
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR19990029648A publication Critical patent/KR19990029648A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 현재 반도체 장치에 사용될 수 있는 단일 피스 리드프레임에 관한 것이다. 리드 프레임은 수평면 내의 다수의 세그먼트, 상이한 수평면 내의 칩 마운트 패드 및 상기 리드 프레임과 함께 상기 칩 마운트 패드에 접속되는 다른 다수의 세그먼트를 가진다. 후자의 다수의 세그먼트들은 고유의 재료 특성에 기초하여 단순한 연장의 한계이상으로 벤딩과 스트레칭에 견딜 수 있도록 기하학적으로 설계된다. 상기 리드프레임의 칩 마운트 패드는 밀봉 패키지를 통해 신장하도록 설계됨에 따라 외부 열 컨덕터 또는 열 싱크에 집적 열 접촉을 가한다. 노출 칩 패드는 접지 커넥션으로서 전기적으로 사용될 수 있다.

Description

반도체 장치용 노출 리드 프레임 제조의 벤딩 및 성형 방법
본 발명은 반도체 장치용 리드프레임의 설계 및 제조와 상기 반도체 장치의 패키징에 관한 것으로, 특히 까다로운 설계 조건하에서도 패키지의 일면에 칩 마운트 패드를 노출시킬 수 있는 상기 리드프레임의 특정 세그먼트의 벤딩(bending) 및 성형(forming)에 관한 것이다.
종래, 전력을 많이 소모하거나 고주파 원격 통신에 이용되는 전력 반도체 장치나 기타 다른 집적 회로 장치는 리드프레임의 일부를 주위로 노출시키는 방식을 이용하여 장치에 의해 발생된 열을 소산시키고 장치의 RF 접지를 제공하도록 제작되어 왔다. 이와 같은 방식 중 한가지는 본 발명과 관련된 미국 특허 제5,594,234호(1997년 1월 14일)에 기재되어 있다. 이러한 공지 기술로 생산된 반도체 장치들은 통상적으로 제1 수평면에서는 다수의 제1 세그먼트들을 포함하고 제2 수평면에서는 칩 마운트 패드를 포함하는 리드프레임들에 기초하고 있으며 이들 2개의 평면들 사이의 거리는 상대적으로 짧고 어려움없이 다수의 제2 세그먼트들에 의해 브리지(bridge)될 수 있다. 리드프레임 재료의 고유의 특성, 특히 스트레칭에 대한 내성(tolerance for stretching)으로 인해, 이러한 거리는 너무 짧거나, 공지 기술로 생산된 노출 칩 마운트 패드들을 가진 반도체 장치들이 로우 프로필(low-profile) 패키지들(두께 1.0mm이하)로 제한되게 하는 천각(shallow angle) 상태에 있었다. 반면, 표준 두께 패키지, 표준 스몰 아우트라인 와이드 바디 패키지(standard small-outline wide-body packages) 및 Power PADTM장치들은 전자 장치 및 응용에 일상적으로 요구된다. 또한, 많은 응용에서 면적은 최소이면서 리드프레임은 노출되는 로우 프로필 패키지가 요구된다. 이들 요구는 공지된 기술로는 만족될 수 없다.
본 발명은 반도체 장치용 리드프레임에 관한 것이고, 제1 수평면 내의 다수의 제1 리드프레임 세그먼트, 제2 수평면 내의 칩 마운트 패드(chip mount pad) 및 상기 칩 마운트 패드를 상기 리드프레임과 접속시키는 다수의 제2 리드프레임 세그먼트를 포함한다. 상기 다수의 제2 세그먼트는 고유의 재료 특성들에 기초하여 단순한 연장의 한계이상으로 리드프레임 성형 처리에서 벤딩 및 스트레칭을 조절하기 위해 기하학적으로 설계된다. 상기 칩 마운트 패드는 밀봉 플라스틱 패키지를 통해 신장한다.
본 발명의 목적은 열 소산을 위한 노출 리드프레임의 개념을 표준 두께의 반도체 패키지에까지 확장하는 것이다.
본 발명의 다른 목적은 고유의 재료 특성들에 기초하여 단순한 연장의 제한을 넘어서 벤딩 및 스트레칭을 통해 리드프레임을 성형하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 융통성 있는 광폭 리드프레임 설계 방법 및 넓은 범위의 리드프레임 재료를 제공하는 것이다.
본 발명의 다른 목적은 디지탈 신호 처리, 혼합된 신호들, 마이크로프로세서들, 기타 융통성, 고전력 및 고 신호 성능들, 고 신뢰성 및 저 비용을 요구하는 주문형 제품들 및 다른 상용 및 군용 응용 장치에서의 각종 반도체 장치군에 적용 가능한 방법을 제공하는 것이다.
본 발명의 다른 목적은 스몰 아우트라인 패키지들, 쿼드 플랫 팩들(quad flat packs), 고주파수 및 고 전력 표면 실장 패키지들을 포함하는 다양한 반도체 패키지 타입들에 적용가능한 방법을 제공하는 것이다.
이들 목적들은 선형 기하, 성형 각들, 재료 두께, 재료 특성 및 필요한 스트레치를 서로 상관시킴으로서 달성되었다. 이들 조합들은 고주파수뿐만 아니라 표준 두께, 고전력의 노출 리드프레임 패키지들의 제조를 위하여 이용되었다.
본 발명의 목적은 물론 본 발명에 의해 표현된 기술적 이점은 첨부된 도면과 관련하여 발명의 바람직한 실시예에 대한 다음의 설명으로부터 명백해질 것이며, 신규한 특성은 첨부된 특허 청구의 범위에 기재되어 있다.
도 1a는 리드프레임 성형 처리 전후, 본 발명의 제1 실시예에 따른 반도체 리드프레임의 상부도.
도 1b는 성형 처리후, 1B-1B선을 따라 도 1a의 리드프레임의 측면도.
도 2a는 리드프레임 성형 처리 전후, 도 1a의 리드프레임의 재 설계의 상부도.
도 2b는 성형 처리후, 2B-2B선을 따른 도 2a의 리드프레임의 측면도.
도 2c는 성형 처리 전후의 토로이드를 도시하는 도 2a의 세그먼트 토로이드들의 상세도.
도 3a는 본 발명의 제2 실시예에 따른 리드프레임의 상부도.
도 3b는 성형 처리후, 3B-3B선을 따라 도 3a의 리드프레임의 측면도.
도 3c는 성형 처리 전후 토로이드를 도시하는, 도 3a의 세그먼트 토로이드들의 세부 확대도.
도 4a는 본 발명의 제3 실시예에 따른 리드프레임의 상부도.
도 4b는 성형 처리후, 4B-4B선을 따라 도 4a의 리드프레임의 측면도.
도 4c는 성형 처리 전후 토로이드를 도시하는, 도 4a의 세그먼트 토로이드들의 세부 확대도.
도 5a는 성형 처리 전후, 본 발명의 다른 실시예에 따른 리드프레임의 상부도.
도 5b는 성형 처리후 도 5a의 리드프레임의 측면도.
도 6a, 도 6b 및 도 6c는 결합 및 성형 방법에 의해 제조된 리드프레임을 가지고, 노출된 칩패드를 구비한 표준 두께의 작은 외형 타입의 플라스틱 패키지의 상이한 도면.
도 6d는 도 6c 부분의 세부 확대도.
도 7a, 도 7b 및 도 7c는 벤딩 및 성형 방법에 의해 제조된 리드프레임을 가지는, 얇은 두께의 외형 타입, 노출된 칩 패드 및 최소 영역 소비의 플라스틱 전력 패키지의 상이한 도면.
도 7d는 도 7c 부분의 세부 확대도.
도면의 주요 부분에 대한 부호의 설명
11 : 칩
12 : 칩 마운트 패드
13 : 칩 접촉 패드
15a, 15b : 세그먼트
도 1 내지 도 4에 도시된 바와 같이, 본 발명은 현재의 제조 공정과 설치된 장치 베이스에서 사용될 수 있는 단일 피스 반도체 리드프레임에 관한 것이다. 단일 피스 리드프레임은 다수의 리드 세그먼트들의 평면으로부터 상이한 평면내에서 성형된 칩 마운트 패드를 가진다. 제2 다수의 세그먼트들은 표준 두께 반도체 장치들내에서 상기 평면들이 바람직한 거리를 유지할 수 있도록 설계되고, 벤딩되고 그리고 성형된다.
반도체 장치들에 대한 리드프레임은 반도체 장치들 및 동시적 작동의 필요를 만족시키기 위하여 발명되었다(미국 특허 제3,716,764호 및 제4,043,027호). 첫째, 리드프레임은 반도체 칩을 경고하게 배치하기 위하여 안정된 지지 패드를 제공한다. 패드를 포함하는 리드프레임이 전기적 도전 재료로 이루어져 있기 때문에 필요할 때, 패드는 반도체 장치를 수반하는 네트워크에 필요한 임의의 전기적 전위, 특히 접지 전위에 바이어스될 수 있다. 둘째, 리드프레임은 매우 근접한 칩내로 다양한 전기적 도전을 가져오도록 다수의 도전 세그먼트들을 제공한다. 세그먼트들의 팁과 회로 표면 상의 도전체 패드들 사이에 존재하는 갭은 얇은 와이어들에 의해 전형적으로 브리지되고, 그리고 개별적으로 칩 접촉 패드들 및 리드프레임 세그먼트(와이어 본딩)에 접합된다.
용이하고 효과적인 비용으로 제조하기 위하여, 일반적으로 동(전형적 두께 범위 120 내지 250㎛)과 같은 금속의 박막에서 단일 피스 리드프레임들을 제조하는 것이 일반적이었다. 이러한 방법으로, 리드프레임의 개개의 세그먼트는 설계에 의해 결정된 특별한 기하학적 모양을 가진 얇은 금속성 스트립을 가진다. 최대 목적으로서 전형적 세그먼트의 길이는 세그먼트의 폭보다 상당히 길다. 또한, 이러한 발전 초기에는 리드프레임의 모든 세그먼트들은 한 수평면, 즉, 금속의 스타팅(starting) 시트의 평면 상에 존재했다.
와이어 본딩의 기술적 이유로, 세그먼트들의 평면으로부터 약하게 오프셋된 수평면 내의 칩 마운트 패드를 배치하는 것이 바람직해졌다. 결과적으로, 칩 마운트 패드와 리드프레임을 접속하는 얼마의 세그먼트들은 2개의 평면들 사이에 필요한 단계를 조절하기 위하여 약하게 성형되어야 한다. 이러한 성형은 이들 세그먼트들에 작용하는 외부의 힘에 의해 이루어진다. 따라서, 이들 세그먼트들은 대다수의 오리지널 세그먼트들로부터 다수 분리되었다. 칩 마운트 패드의 기계적 강도는 변하지 않은 채 있다.
대량 생산으로 리드프레임을 제조하기 위하여, 칩 패드, 세그먼트들 및 지지 구조들의 복잡한 패턴은 금속의 오리지널 평평한 얇은 시트없이 우선 스탬프되거나 에치된다. 일반적인 두께는 0.25 또는 0.15㎜이다. 스타팅 재료들은 동, 동 합금, 철-니켈 합금 및 인바르를 포함하지만 이것으로 한정되지는 않는다. 그때, 리드프레임의 주요 부분들은 한 수평면 내에서 클램프되는 반면, 새로운 수평면내로 칩패드를 프레스하기 위하여 칩 패드에 힘을 가한다. 칩 패드를 지지하는 세그먼트들은 스트레칭에 의해 이러한 힘을 흡수하여야 한다. 세그먼트들은 최종 기하학적 모양으로 프레스된다.
설명대신에, 세그먼트이 길이에 따라 가해진 외부 힘은 길이 방향으로 세그먼트를 스트레치할 수 있는 반면, 폭의 넓이는 단지 조금 줄어들어 길게 늘어진 새로운 모양이 된다.
연장의 양은 힘에 직선 비례한다. 신축성 한계 이외에는, 세그먼트는 세그먼트의 내부적 강도로 인해 변경할 수 없는 변화 및 손상을 경험하고 결국에는 고장날 것이다.
리드프레임 세그먼트들의 밀봉 재료 및 표면-마운트 패키지들에 대한 반도체 칩(노출된 칩 마운트 패드, 예를 들어, 미국 특허 제5,594,234호)을 통해 신장하는 칩 마운트 패드들을 나타내는 리드프레임들의 출현으로, 칩 마운트 패드의 수평면과 세그먼트들의 수평면사이의 직접 거리는 상당히 커진다. 이러한 직접 거리는 소위 얇은 패키지들, 즉, 1.0㎜이하의 최종 두께를 가진 패키지를 위하여 약 400 내지 500㎛의 범위내에 있다. 그러나, 만약 거리가 경도 30°이하의 경도에서 세그먼트에 의해 브리지된다면, 이러한 도전은 보통 재료 특성들의 한계내에 있는 동안 경험할 수 있다. 예를 들면, 리드프레임(두께 범위 120 내지 250㎛)에 대한 시트 재료의 기초 성분으로서 동을 가지고, 적절한 온도 처리로 결합된 적당한 합금들은 리드 프레임들이 얕은 각(30°이하)에서 거리를 커버할 수 있는 가해진 스트레치들을 지탱할 수 있는 곧은 세그먼트들로 설계될 수 있도록 선택될 수 있다. 만약 필요하다면, 40°이하 각에서의 다중 단계 구성은 그 거리를 커버하기 위하여 채택될 수 있다. 사이드 이득에 따라, 이러한 구성은 전달 성형 플라스틱 패키지내의 리드프레임에 플라스틱의 몰드 록킹을 향상시킨다.
노출된 칩 마운트 패드는 칩에서 외부 열 방열기까지 직접 열을 제공함에 따라 전력 장치들의 열 수용성을 강력하게 향상시킨다. 다른 이점들은 전기적으로 도전력있는 노출된 RF 접지면(고주파수 장치들에 대해 중요함), 패키지의 높이 감소, 종래의 플라스틱 패키지들의 플라스틱의 하부층을 제거, 및 습기있는 환경에서 신뢰할 수 있는 위험을 형성하는 하부 플라스틱의 자화율의 제거를 포함한다. 결과적으로, 1.0㎜보다 더 큰 소위 표준 두께의 표준-마운트 패키지들에서 노출된 칩 마운트 패드 리드프레임들의 개념을 신장하기 위한 강한 모티베이션이 존재한다. 그러나, 이러한 개념을 적용하기 위하여 개념내의 과감한 변화는 칩 마운트 패드의 수평면과 세그먼트들의 수평면사이의 직접 거리가 얇은 패키지들(1100 내지 1200㎛ 범위)내의 각각의 거리보다 260% 증가시킬 수 있기 때문에 이들 장치들에 요구된다. 표준 두께 패키지들에 대해, 8% 이상의 동 세그먼트 연장이 요구될 것이며 동 리드프레임 재료들의 탄력적 한계하에 있고 세그먼트 크래킹 및 브레이킹을 초래한다.
칩 패드의 평면들과 리드프레임사이의 400 내지 500㎛의 직접 거리가 30°보다 더 급격한 각도, 예를 들어 45°로 결합될 때 유사한 차이점들은 얇은 패키지들(1.0㎜ 두께 이하)내에서 생긴다. 이러한 급격한 각은 가능한 많은 패키지(즉 인쇄된 와이어링 보드상에 실장될 때, 그것을 소비하는 영역)의 윤곽을 수축시키거나 주어진 패키지 내의 초과 칩을 조절하기 위해 바람직하다. 여기에서 다시, 8%이상의 동 세그먼트 신장이 필요할 것이고, 동 리드프레임 재료들의 탄력 한계를 초과한다. 그런 얇은 반도체 패키지들은 디스크 드라이브, 원격 통신 및 소비자 전자 제품과 같은 시장들에 의해 수요가 있다.
본 발명은 단지 신장에 대한 해결을 위해 벤딩 설계 선형 및 성형을 통한 스트레칭과 같은 이중 어프로치로 대체함으로써 이러한 딜레마를 해소한다. 선형의 부과는 위상적으로 긴 몸체가 곡선을 유지하도록 먼저 설계될 때 벤딩, 굽어진 또는 유사한 비-선형을 얻어질 수 있다. 힘을 가함으로써, 비-선형의 최소 부분은 몸체가 연장된 후에 스트레치되거나 바로 펴진다. 이러한 것은 팔꿈치에서 각이 생기는 팔에서 유사한 작용이 시각화될 수 있고 더 아래 있는 팔이 더 높게 있는 팔이 가진 라인을 얻기 위하여 스트레치될 때 길어지게 될 것이다.
스트레칭의 기여는 상기 설명된 세그먼트 길이의 방향에서의 연장과 유사하다. 따라서, 이러한 스트레칭은 리드프레임 재료의 탄력적 한계하에서 안전하게 남게 될 것이다. 두가지 기여들의 성질 및 효과는 실례의 다음의 설명으로부터 더욱 신속하게 이해될 것이다.
지금 도 1a를 참조하면, 열 시험 칩에 대한 동 합금 리드프레임(10)은 마운트 패드(12)상에 실장된 칩(11)을 가진 상층부 및 다수의 리드프레임 세그먼트들(14)에 결합된 다수의 칩 접촉 패드들(13)로부터 보여진다. 리드프레임(10) 및 다수의 세그먼트들(14)은 리드프레임의 최초 평면 내에 놓인다. 4개의 세그먼트들(15a, 15b, 15c 및 15d)들은 칩 마운트 패드(12)와 리드프레임(12)을 접속한다. 후자의 과반수는 2개의 단계들에 도시된다. 그려진 라인은 최초의 설계를 나타낸다. 점선은 최종 평면내로 칩 마운트 패드(12)를 성형하기 위하여 힘을 가하기 전에 리드프레임의 오리지널 평면에서 세그먼트들의 모양을 만드는 오리지널 설계를 나타낸다. 도1a에 도시된 바와 같이, 이들 세그먼트들은 가장 짧은 연결을 위해 필요로하는 것보다 더 굽어진 모양으로 설계된다. 실선은 세그먼트들의 벤딩 및 스트레칭을 위해 힘을 가한 후의 최종 모양을 나타낸다. 라인 1B-1B를 따른 횡단면은 칩 마운트 패드의 수평면과 리드프레임의 최초 수평면 사이의 거리를 가로지르는 3개 면적 내에서 그것을 연장하기 위한 다중 벤딩 및 이들 세그먼트들의 단계를 나타낸다. 비록 이러한 실시예에서 30°의 상대적으로 얕은 성형각이 주어지더라도, 칩 패드면에서 리드프레임면까지 최종 거리를 통과하기 위하여 필요한 각 세그먼트(15a, 15b, 15c 및 15d)의 전체 연장은 최초 길이에 추가될 약 15.5% 추가 세그먼트 길이를 요구한다. 재료자체의 스트레칭(동 합금)이 이러한 추가 길리에 단지 8%를 기여할 수 있기 때문에, 7%이상 남아있는 것은 세그먼트들의 곡선 모양으로 설계된 것을 똑바로 펴지 않고 얻을 수 있다. 도 1a의 예시에서, 상기 세그먼트들의 스트레칭은 팔꿈치에서 각진 팔을 스트레칭을 생각나게 한다. 이러한 실시예에서보다 더 얕게 선택될 성형각이 - 종종 바람직한, 예를 들어 45°-, 설계된 직선화/벤딩으로부터 얻어질 기여는 33%이상 증가되어야 한다. 이들 수들은 리드프레임의 두께로 다소 변하고, 또한 기초 재료의 성분 및 사전-처리로 다소 변한다.
횡단면 1B-1B은 도 1B에 지시된 바와 같이, 다수의 벤딩들(17a, 17b, 17c 및 17d)을 나타낸다. 다수의 벤딩들은 비교적 얕은 각으로 설계되고 눌려진다.
도 1a는 대칭 라인들(16a 및 16b)에 의해 표시된 바와 같이, 리드프레임 설계에서 레이아웃의 4개-폴드 대칭을 도시한다. 이러한 대칭 및 다음 도면들에서의 유사한 대칭들은 비용-효과 설계 레이아웃 및 칩 접촉 패드들에 압박하는 와이어 본딩의 실제적인 양상들을 얻어낸다.
도 2는 전기적 신호 기능들에 대해 이용할 수 있는 심지어 리드들(25a, 25b, 25c 및 25d)을 만드는 목적에 대해서 2개-폴드 대칭으로 도 1a내의 리드프레임(10)의 재 설계를 도시한다. 결과적으로, 칩 패드(22)는 세그먼트(26)에 의해 지지되고 토로이드(27)로서 성형된 섹션들로 설계되었다. 도 2c에서, 토로이드(27)는 성형 처리전에는 오리지날 설계로 점선으로 도시되고 성형후의 최종 모양은 실선으로 도시된다. 토로이들의 곡선 모양으로 설계된 것이 곧게되는 것을 피하기 위하여 세그먼트들의 추가 길이를 얻기 위한 기여는 뚜렷하다. 도 2b에서, 리드프레임의 횡단면은 성형 처리후의 다수의 벤딩들(28a, 28b, 28c 및 28d)들을 표시한다.
도 3a 내지 3c 및 도 4a 내지 4c는 소위 비교적 고 리드 카운트들(각각 100리드 및 400 리드)의 쿼드 플랫 패키지들에 대한 리드프레임의 예들을 도시한다. 칩 패드와 리드프레임을 연결하는 세그먼트들에 대한 도 3a 내지 3c 및 도 4a 내지 4c에서 선택된 설계 옵션들은 다양한 구조의 세그먼트들로 이루어져 있다. 도 3a에서, 칩 패드(31)와 리드프레임(30)을 연결하는 다수의 세그먼트들(32)은 칩 패드의 측상에 배치되고 토로이드들(33)은 상기 세그먼트들의 부품이다. 도 3b는 비교적 얕은 각에서 다수의 벤딩들(34a, 34b, 34c 및 34d)을 도시한다. 도 3c는 토로이드 세그먼트들(33) 중의 하나를 더욱 상세히 나타낸다. 성형 처리전의 오리지날 설계는 점선으로, 성형후 최종 모양은 실선으로 도시된다. 곡선 모양으로 설계된 토로이드가 곧게 되는 것을 방지하기 위한 기여는 세그먼트의 추가 길이를 이루기 위해 분명히 가시적이다.
도 4a에서, 칩 패드(41)와 리드프레임(40)을 연결하는 다수의 세그먼트들(42)은 칩 패드의 코너에 배치되고 토로이드들(43)은 다시 상기 세그먼트들의 부품이다. 도 4b는 세그먼트들의 벤딩들(44a, 44b, 44c 및 44d)을 도시하고 도 4c는 성형 처리 후의 토로이드(43)의 직선화를 도시한다. 다시, 토로이드의 곡선 설계된 직선화는 세그먼트의 추가 길이를 얻기 위한 기본이다.
도 5a는 낮은 리드 카운트를 가진 전력 장치의 리드프레임(50)의 예이다. 도 5a의 리드프레임 예에는 단지 하나의 대칭 라인이 있다. 도 5b의 측면도는 다음의 이러한 대칭 라인은 아니지만 칩 마운트 패드(51)와 리드프레임(50)을 연결하는 세그먼트들(52)의 가파른 각을 도시한다. 또한, 도시된 것은 칩 마운트 패드로부터 연장하는 윙(54)으로 만들어진다. 성형 처리에서, 세그먼트들을 연결하는 곡선 모양(53)으로 설계된 것은 팔꿈치에서 각진 팔을 스트레칭하는 것을 생각나게 하는 것과 같이 상당히 곧게 펴진다.
고유 재료 특성들에 기초하여 단순한 연장의 한계하에서 선택된 리드프레임 세그먼트들을 벤딩하고 스트레칭할 수 있는 이러한 설계로, 노출된 칩 패드들을 가진 리드프레임은 수용할 수 있는 공지된 기술로 달성될 수 없는 특성들을 가진 반도체 장치들에 대해 제조될 수 있다. 첫째, 표준 두께(1.0㎜)의 플라스틱 패키지들은 본 발명에 따른 리드프레임들이 칩패드와 리드프레임 사이에 넓은 거리를 허용할 수 있기 때문에 노출된 칩 패드들로 현재 제조될 수 있다. 둘째, 매우 엄격한 윤과 압박을 가진 얇은 플라스틱 패키지들(1.0㎜ 두께)은 본 발명에 따라 선택된 리드프레임 세그먼트들이 칩 패드와 리드프레임 사이의 거리를 브리지하기 위하여 가파르게 각진 윤곽을 벤딩하고 스트레칭하도록 허용하기 때문에 노출된 칩 패드들로 제조될 수 있다. 본 발명의 벤딩 및 성형 방법의 더 나은 이득에 따라, 리드프레임 재료은 탄력적 한계하에서 잘 성형되기 때문에 칩 어태치 및 와이어 본딩후 뒤따르는 어셈블리 및 패키지 처리 단계에 대해 상당한 탄력성을 유지한다. 탄력성은 처리 변화 및 더 높은 처리 양품률에 대한 향상된 허용차를 같게 한다.
저 리드 카운트 내지 고 리드 카운트, 저 전력 내지 고 전력 분배 및 저 주파수 특성들 내지 고 주파수 특성들을 커버하는 반도체 제품들의 다양한 유사성들에 대한 리드프레임의 수많은 설계들은 본 발명의 개념을 설명한다. 예시로서, 도 6은 2.43㎜ 두께의 적은 윤곽 패키지 플라스틱을 도시한다. 그것은 노출된 칩 패드와 다수의 갈매기 날개 (gull wing)리드를 가진 0.25㎜ 두께의 동 리드프레임을 사용한다. 리드프레임은 리드 세그먼트들의 평면으로부터 칩의 넓은 분리를 나타냄에 따라 리드프레임의 설계 및 생산에 대한 본 발명의 벤딩 및 성형 방법을 사용한다.
도 7은 노출된 칩 패드를 가진 얇은(대략 1.0㎜ 두께) 플라스틱 작은-윤곽 패키지를 도시한다. 동 합금 리드프레임은 0.15㎜두께이고 패키지에 의해 인정된 적은 면적내에서 칩 패드와 리드프레임 사이의 거리가 브리지하기 위하여 30°보다 상당히 많이 요구한다. 결과적으로, 그것의 설계는 리드프레임에 칩 패드를 갖는 토로이드 모양의 리드프레임 세그먼트들을 포함하고 본 발명의 벤딩 및 성형 방법을 사용한다.
상기 기술된 바와 같이, 본 발명의 벤딩 및 성형 방법의 더 나은 이득에 따라, 리드프레임 재료는 탄력적 한계하에서 잘 성형되기 때문에 칩 어태치 및 와이어 본딩후 뒤따르는 어셈블리 및 패키지 처리 단계에 대해 상당한 탄력성을 유지한다. 탄력성은 처리 변화 및 더 높은 처리 양품률에 대한 개선된 허용차를 같게 한다.

Claims (10)

  1. 반도체 회로용 리드프레임에 있어서,
    제1 수평면 내의 다수의 제1 리드프레임 세그먼트(segment);
    제2 수평면 내의 칩 마운트 패드(chip mount pad); 및
    상기 칩 마운트 패드를 상기 리드 프레임과 접속시키고, 고유의 재료 특성들에 기초하여 단순한 연장의 한계이상으로 벤딩(bending) 및 스트레칭(stretching)을 조절하기 위해 설계된 기하학적 형상을 갖는 다수의 제2 리드프레임 세그먼트
    를 포함하는 것을 특징으로 하는 리드프레임.
  2. 반도체 회로용 리드프레임에 있어서,
    제1 수평면 내의 다수의 제1 리드프레임 세그먼트;
    제2 수평면 내의 칩 마운트 패드; 및
    상기 칩 마운트 패드를 상기 제1 다수의 리드프레임 세그먼트들 중 선택된 부재들과 접속시키고, 고유의 재료 특성들에 기초하여 단순한 연장의 한계이상으로 벤딩 및 스트레칭을 조절하기 위해 설계된 기하학적 형상을 갖는 다수의 제2 리드프레임 세그먼트
    를 포함하는 것을 특징으로 하는 리드프레임.
  3. 제1항에 있어서, 상기 다수의 제2 리드프레임 세그먼트는 다수의 벤딩을 조절할 수 있는 것을 특징으로 하는 리드프레임.
  4. 제1 수평면 내의 다수의 제1 리드프레임 세그먼트;
    제2 수평면 내의 칩 마운트 패드; 및
    상기 칩 마운트 패드를 고유의 재료 특성들에 기초하여 단순한 연장의 한계이상으로 벤딩 및 스트레칭에 의해 성형된 상기 리드 프레임과 접속시키는 다수의 제2 리드프레임 세그먼트;
    상기 칩 마운트 패드 상에 실장된 회로 칩; 및
    상기 리드프레임 리드의 일부, 회로칩 및 상기 칩 마운트 패드의 일부를 밀봉하는 밀봉 패키지 - 상기 칩 마운트 패드는 상기 밀봉 패키지를 통과하여 신장함 -
    를 포함하는 것을 특징으로 하는 반도체 소자.
  5. 제4항에 있어서, 상기 칩 마운트 패드는 상기 회로칩에 직접 열 통로를 제공하는 것을 특징으로 하는 반도체 소자.
  6. 제4항에 있어서, 상기 칩 마운트 패드는 상기 회로칩에 대해 열전달 표면으로서 작용하는 것을 특징으로 하는 반도체 소자.
  7. 제4항에 있어서, 상기 밀봉 패키지가 인쇄 배선판상에 실장될 때, 상기 밀봉 패키지 외부의 리드프레임 리드들이 반도체 장치 패키지의 상단면을 통해 신장하는 칩 패드를 배치하도록 성형되는 것을 특징으로 하는 반도체 소자.
  8. 제4항에 있어서, 열 소산 장치가 인쇄 회로 기판과 결합하여, 상기 노출 칩 패드와 접촉하는 것을 특징으로 하는 반도체 소자.
  9. 리드프레임을 클램핑하면서 칩 마운트에 힘을 가하는 단계;
    상기 다수의 제2 리드프레임 세그먼트 재료를 스트레칭하는 단계;
    상기 다수의 리드프레임 세그먼트들의 설계된 기하학적 형상을 벤딩하고 직선화하는 단계
    를 포함하는 상기 리드프레임의 제조 방법.
  10. 제9항에 있어서, 상기 벤딩은 얇고 가파른(shallow and steep) 각을 포함하는 것을 특징으로 하는 리드프레임 제조 방법.
KR1019980037109A 1997-09-09 1998-09-09 반도체 장치용 노출 리드 프레임 제조의 벤딩 및 성형 방법 KR19990029648A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/926,150 US6072230A (en) 1997-09-09 1997-09-09 Exposed leadframe for semiconductor packages and bend forming method of fabrication
US8/926,150 1997-09-09

Publications (1)

Publication Number Publication Date
KR19990029648A true KR19990029648A (ko) 1999-04-26

Family

ID=25452821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037109A KR19990029648A (ko) 1997-09-09 1998-09-09 반도체 장치용 노출 리드 프레임 제조의 벤딩 및 성형 방법

Country Status (6)

Country Link
US (1) US6072230A (ko)
EP (1) EP0902473A3 (ko)
JP (1) JPH11145362A (ko)
KR (1) KR19990029648A (ko)
SG (1) SG71148A1 (ko)
TW (1) TW414981B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377061B1 (en) * 1997-12-12 2002-04-23 Texas Instruments Incorporated Expanded lead pitch for semiconductor package and method of electrical testing
US6121674A (en) 1998-02-23 2000-09-19 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
US6831352B1 (en) * 1998-10-22 2004-12-14 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
US6977214B2 (en) * 1998-12-11 2005-12-20 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
JP3602997B2 (ja) * 1999-12-15 2004-12-15 松下電器産業株式会社 半導体装置及び半導体装置の製造方法
US6577019B1 (en) * 2000-01-21 2003-06-10 Micron Technology, Inc. Alignment and orientation features for a semiconductor package
JP3403699B2 (ja) * 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
US7064420B2 (en) * 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
US7084494B2 (en) * 2004-06-18 2006-08-01 Texas Instruments Incorporated Semiconductor package having integrated metal parts for thermal enhancement
US7476976B2 (en) * 2005-02-23 2009-01-13 Texas Instruments Incorporated Flip chip package with advanced electrical and thermal properties for high current designs
US8810023B2 (en) * 2012-07-06 2014-08-19 Texas Instruments Incorporated Cantilever packages for sensor MEMS (micro-electro-mechanical system)
US9704639B2 (en) * 2014-11-07 2017-07-11 Solantro Semiconductor Corp. Non-planar inductive electrical elements in semiconductor package lead frame
US10600724B2 (en) * 2016-05-10 2020-03-24 Texas Instruments Incorporated Leadframe with vertically spaced die attach pads
TWI712138B (zh) * 2020-04-13 2020-12-01 順德工業股份有限公司 導線架料片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648163A (en) * 1979-09-28 1981-05-01 Hitachi Ltd Lead frame
US4496965A (en) * 1981-05-18 1985-01-29 Texas Instruments Incorporated Stacked interdigitated lead frame assembly
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
JP2681144B2 (ja) * 1989-08-19 1997-11-26 三菱電機株式会社 半導体装置用リードフレーム
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
JPH05315499A (ja) * 1992-05-14 1993-11-26 Mitsubishi Electric Corp 半導体用リードフレーム
US5594234A (en) * 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
US5789806A (en) * 1995-08-02 1998-08-04 National Semiconductor Corporation Leadframe including bendable support arms for downsetting a die attach pad

Also Published As

Publication number Publication date
SG71148A1 (en) 2000-03-21
TW414981B (en) 2000-12-11
JPH11145362A (ja) 1999-05-28
EP0902473A2 (en) 1999-03-17
EP0902473A3 (en) 2001-11-21
US6072230A (en) 2000-06-06

Similar Documents

Publication Publication Date Title
US9293400B2 (en) Package with terminal pins with lateral reversal point and laterally exposed free end
KR19990029648A (ko) 반도체 장치용 노출 리드 프레임 제조의 벤딩 및 성형 방법
US6444905B1 (en) Semiconductor device
US20060099740A1 (en) High density direct connect loc assembly
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
US6780679B2 (en) Semiconductor device and method of manufacturing the same
US6531769B2 (en) Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit
US4743956A (en) Offset bending of curvaceously planar radiating leadframe leads in semiconductor chip packaging
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
US20040262752A1 (en) Semiconductor device
JPS5818949A (ja) 半導体装置
JPH08139257A (ja) 面実装型半導体装置
CN109087903B (zh) 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法
US6921967B2 (en) Reinforced die pad support structure
KR930004255B1 (ko) 수지밀봉형 반도체장치
JP2000513505A (ja) 集積半導体回路
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
JPS6336699Y2 (ko)
JP2002353395A (ja) リードフレームの製造方法、リードフレーム、及び半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
JP2000223611A (ja) Ｂｇａ用リードフレーム
JPS6217382B2 (ko)
JP2000236033A (ja) 半導体装置並びにその製造方法
US20020063314A1 (en) Tapeless micro-leadframe
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application