KR200238121Y1 - 리드프레임 - Google Patents

Abstract

본 고안은 리드프레임에 관한 것이다. 종래의 리드프레임은 구조상 반도체칩의 Vcc, Vss패드와의 연결을 위한 와이어 본딩이 용이하지 않아 설계 자유도가 떨어지는 문제점이 있다. 본 고안은 반도체칩이 부착되는 패들을 복수개 형성하고, 일측 패들에는 Vcc패드를, 타측 패들에는 Vss패드를 각각 형성하며, 인너리드와 인접하는 상기 패들의 가장자리에 Vcc패드와 Vss패드용 와이어 본딩부를 형성하여 상기 각각의 패들의 Vcc패드와 Vss패드용 와이어 본딩부를 반도체칩의 Vcc패드나 Vss패드와 인너리드의 전기적인 연결에 사용되도록 함과 아울러 나머지 패드들은 인너리드에 직접 전기적으로 연결되도록 구성된다. 이와 같은 본 고안은 반도체칩의 패드설계가 자유롭고 리드프레임의 인너리드 설계가 자유롭게 되는 등의 이점이 있다.

Description

리드 프레임

제 1도는 종래 기술에 의한 일반적인 리드프레임에 칩과 와이어가 본딩되어 있는 형상을 도시한 평면도.

제 2도는 종래 기술에 의한 일반적인 리드프레임을 사용하여 제조된 패키지의 구조를 보인 단면도.

제 3도는 본 고안에 의한 리드프레임의 일 실시예에 칩과 와이어가 본딩되어 있는 형상을 도시한 평면도.

제 4도는 본 고안에 의한 리드프레임의 다른 실시예의 구성을 도시안 평면도.

제 5도는 본 고안에 의한 리드프레임을 사용하여 제조된 패키지의 구조를 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

10,20 : 리드프레임 11,11',21,21' : 패들

108,10'B,21B,21'B : 와이어 본딩부

12,22 : 인너리드 13,13',23,23' : 타이바

15 : 패키지 16 : 반도체칩

17i,17o : 와이어 18 : 양면테이프

본 고안은 리드프레임에 관한 것으로, 특히 복수개의 패들을 구비하고 각각의 패들 가장자리에 Vcc,Vss패드의 본딩을 위한 와이어 본딩부를 형성하여 리드프레임 인너리드 설계 자유도를 향상시켜 반도체칩의 회로배치설계 변화에 대응이 용이하도록 한 리드프레임에 관한 것이다.

제 1도는 종래 기술에 의한 일반적인 리드프레임에 칩과 와이어가 본딩되어 있는 형상을 도시한 평면도이고, 제 2도는 종래 기술에 의한 일반적인 리드프레임을 사용하여 제조된 패키지의 구조를 도시한 단면도이다.

이에 도시된 바와 같이, 종래 기술에 의한 리드프레임(1)은 반도체칩(6)이 본딩되는 장방형의 다이패들(2)과, 상기 다이패들(2)의 주변에 다수개 형성된 인너리드(3)와, 상기 인너리드(3)와 일체로 연장 형성된 아웃리드(미도시)로 구성된다. 상기 다이패들(2)은 타이바(4,4')에 의해 지지된다.

그리고, 상기와 같은 구조를 가지는 리드프레임(1)을 사용하여 제조된 패키지(5)는 상기 패들(2)상에 반도체칩(6)을 본딩하고,상기 반도체칩(6)의 패드(7,7')와 인너리드(3)를 와이어(8)로 연결하며, 상기 반도체칩(6)이 부착된 패들(2)과 인너리드(3)를 몰딩컴파운드로 몰딩하여 패키지몸체(5')를 형성하여 구성된다. 한편, 제 1도에서는 Vcc,Vss패드의 연결을 위한 와이어(8)가 본딩되어 있는 것만을 도시한 것이다.

일반적으로 상기 반도체칩(6)의 패드(7,7')의 배치설계는 상기 인너리드(3)와의 전기적인 결선을 위한 와이어(8) 본딩을 위해 인너리드(3)와 와이어 본딩 가능한 3∼4㎜ 이내의 범위에서 이루어져야 한다.

그러나 상기와 같은 구조를 가진 종래 기술에 의한 리드프레임(1) 및 패키지(5)에 있어서는 반도체칩(6)의 패드(7,7')와 인너리드(3)와의 전기적인 연결을 위한 와이어(8)의 본딩 구조상 인너리드(3)와 반도체칩(6)의 설계가 제한되므로 Vcc,Vss패드,어드레스패드의 배치 설계의 자유도가 떨어지는 문제점이 있다.따라서 이와 같은 반도체칩(6)의 설계와 인너리드(3)의 설계의 제한은 반도체칩(6)의 스피드 저하, 노이즈 상승 등 전기적인 특성을 떨어지게 하고, 불필요한 배선으로 패키지(5)크기의 증가를 가져온다.

따라서 본 고안의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인너리드와 반도체칩의 설계 자유도를 향상시키도록 리드프레임의 구조를 형성하는 것이다.

이와 같은 본 고안의 목적은 반도체칩이 부착되는 패들을 복수개 형성하고, 일측 패들에는 Vcc패드를, 타측 패들에는 Vss패드를 각각 형성하며, 인너리드와 인접하는 상기 패들의 가장자리에 Vcc패드와 Vss패드용 와이어 본딩부를 형성하여 상기 각각의 패들의 Vcc패드와 Vss패드용 와이어 본딩부를 반도체칩의 Vcc패드나 Vss패드와 인너리드의 전기적인 연결에 사용되도록 함과 아울러 나머지 패드들은 인너리드에 직접 전기적으로 연결되도록 함을 특징으로 하는 리드프레임에 의해 달성된다.

상기와 같은 본 고안에 의한 리드프레임을 첨부된 도면에 도시된 실시예들을 참고하여 상세히 설명하면 다음과 같다.

제 3도는 본 고안에 의한 리드프레임의 일 실시예에 칩과 Vcc,Vss패드의 연결을 위한 와이어가 본딩되어 있는 형상을 도시한 평면도로서, 이에 도시된 바와 같이, 본 고안의 일 실시예에 의한 리드프레임(10)은 반초체칩(16)이 부착되는 패들(11,11')이 복수개 형성되어 있고, 인너리드(12)와 인접하는 상기 패들(11,11')의 가장자리 둘레에 와이어 본딩부(11B,11'B)가 형성되어 있다.

상기 각 패들(11,11')에는 각각 하나 또는 복수개의 Vcc패드와 Vss패드가 각각 형성되어 있다.

상기 패들(11,11')의 가장자리에 둘레에 형성되어 있는 상기 와이어 본딩부(11,11'B)는 반도체칩(16)의 Vcc패드나 Vss패드와 인너리드(12)의 전기적인 연결에 사용하도록 된다.

상기와 같은 와이어 본딩부(11B,11'B)는 은(Ag)에 도금하여 형성할 수 있으며, 상기와 같은 은도금한 와이어 본딩부(11B,11'B)의 형상은 띠모양으로 패들(11,11')의 가장자리를 둘러 형성된다. 그리고 도면에서는 도시되지 않았으나 패들의 가장자리의 필요한 위치에 은도금을 스폿형성하여 와이어 본딩부를 형성할 수도 있다.

한편, 상기 패들(11,11')의 고정을 위해 하나의 타이바(13,13')와 양면접착테이프(18)를 사용하는데, 상기 양면접착테이프(18)는 칩(16)의 본딩을 수행하는 역할도 담당한다.

그리고, 제 3도에 도시되어 있는 바와 같이,Vcc,Vss패드의 연결을 위한 와이어 본딩이 이루어지는데, 먼저 칩(16)과 패들(11,11')의 와이어 본딩부(11B,11'B)를 와이어(17i)로 연결하고, 다시 패들(11,11')의 와이어 본딩부(11B,11'B)와 인너리드(12) 사이를 와이어(17o)로 본딩하게 된다. 한편,Vcc,Vss패드 이외의 와이어본딩은 종래와 같이 반도체칩(16)과 인너리드(12) 사이를 하나의 와이어(미도시)로 바로 연결하여 주게 된다.

제 4도는 본 고안의 다른 실시예가 도시되어 있는데, 이에 도시된 바와 같이, 본 고안의 다른 실시예에 의한 리드프레임(20)은 반도체칩(16)이 부착되는 패들(21,21')을 복수개 형성하고, 인너리드(22)와 인접하는 상기 패들(21,21')의 가장자리에 와이어 본딩부(21B,21'B)를 형성하여 상기 각각의 패들(21,21')의 와이어 본딩부(21B,21'B)를 반도체칩(16)의 Vcc패드나 Vss패드와 인너리드(22)의 전기적인 연결에 사용하도록 구성된다.

한편, 상기와 같은 복수개 형성되어 있는 상기 패들(21,21')을 고정하기 위해서 다수개의 타이바(23)를 구비하여야 한다.

상기 와이어 본딩부(21B,21'B)는 본 고안의 일 실시예에서와 같이 패들(21,21')의 가장자리 둘레를 따라 은도금 하여 띠모양으로 형성되거나,필요한 부분만 스폿 형성하여 구성할 수 있다.

이와 같이 구성되는 본 고안의 다른 실시예에 있어서도 상기 와이어 본딩부(21B,21'B)는 Vcc ,Vss패드의 전기적인 연결을 위해 사용되는 것으로 칩(16)의 Vcc,Vss패드와 와이어 본딩부(21B,21'B)를 와이어(17i)로 연결하고, 다시 와이어 본딩부(21B,21'B)와 인너리드(22)를 와이어(17o)로 연결하여 주게 된다. 한편, 상기 Vcc패드나 Vss패드 이외의 와이어 (미도시)연결은 종래와 같이 칩(16)과 인너리드(22)를 직접 연결하여 달성하게 된다.

이하, 상기에서 설명한 바와 같은 본 고안에 의한 리드프레임의 작용효과를 설명한다.

먼저, 상기와 같은 본 고안에 의한 리드프레임을 사용하여 패키지(15)를 제조한것이 제 5도에 도시되어 있는 데 참고로 이를 설명하면 다음과 같다.

제 5도에 도시된 바와 같이, 복수개가 구비되는 패들(11,11') 상에 반도체칩(16)이 본딩되고, 반도체칩(16)의 Vcc패드나 Vss패드와 인너리드(12)를 연결함에 있어,패들(11,11')의 가장자리에 형성되어 있는 와이어 본딩부(11B,11'B)와 반도체칩(16)을 연결하는 와이어(17i)를 본딩한 후, 다시 상기 와이어 본딩부(11B,11'B)와 인너리드(12)를 와이어(17o)로 연결하게 된다.

한편, 이외의 다른 부분의 와이어(미도시) 연결은 종래와 동일하게 반도체칩(16)과 인너리드(12)를 직접 연결하게 된다. 그리고, 상기 반도체칩(16)이 부착된 패들(11,11')과 인너리드(12)및 와이어(17i,17o)를 몰딩하여 패키지 몸체(15')를 형성하게 된다.

위에서 상세한 설명한 바와 같은 본 고안에 의한 리드프레임은 반도체칩이 본딩되는 패들을 분리 형성하여 각각을 Vcc,Vss패드의 전기적 연결은 위한 일종의 버스바(Bus Bar)로 이용하는 것이다.

따라서 반도체칩(16)의 Vcc패드나 Vss패드의 위치를 자유롭게 설정하거나 각각 다수개의 Vcc패드나 Vss패드를 설치할 수 있게 되고, 리드프레임의 인너리드의 설계 역시 그 자유도가 향상된다. 이와 같이 반도체칩의 패드 설계 자유도가 향상되므로 칩의 스피드 및 V_ILaV_IH등의 전기적 특성을 향상시킬 수 있게 되는 효과가 있다.

그리고 적절한 반도체칩의 패드설계를 할 수 있게 되어 불필요한 Al배선을 줄일 수 있어 칩사이즈의 축소가 가능하여 패키지 크기의 박형화를 이룰 수 있게 되는 효과도 있다.

Claims (5)

1. 반도체칩이 부착되는 패들을 복수개 형성하고, 일측 패들에는 Vcc패드를,타측 패들에는 Vss패드를 각각 형성하며, 인너리드와 인접하는 상기 패들의 가장자리에 Vcc패드와 Vss패드용 와이어 본딩부를 형성하여 상기 각각의 패들의 Vcc패드와 Vss패드용 와이어 본딩부를 반도체칩의 Vcc패드나 Vss패드와 인너리드의 전기적인 연결에 사용되도록 함과 아울러 나머지 패드들은 인너리드에 직접 전기적으로 연결되도록 함을 특징으로 하는 리드프레임.
2. 제 1항에 있어서, 상기 패들의 고정을 위해 각각 하나의 타이바와 양면접착테이프를 사용함을 특징으로 하는 리드프레임.
3. 제 1항에 있어서, 상기 패들의 고정을 위해 다수개의 타이바를 구비함을 특징으로 하는 리드프레임.
4. 제 1항에 있어서, 상기 와이어 본딩부는 패들의 가장자리 둘레를 따라 형성됨을 특징으로 하는 리드프레임
5. 제 1항에 있어서, 상기 와이어 본딩부는 패들의 가장자리에 스폿 형성됨을 특징으로 하는 리드프레임.