KR200238121Y1 - Leadframe - Google Patents
Leadframe Download PDFInfo
- Publication number
- KR200238121Y1 KR200238121Y1 KR2019950038877U KR19950038877U KR200238121Y1 KR 200238121 Y1 KR200238121 Y1 KR 200238121Y1 KR 2019950038877 U KR2019950038877 U KR 2019950038877U KR 19950038877 U KR19950038877 U KR 19950038877U KR 200238121 Y1 KR200238121 Y1 KR 200238121Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- paddle
- vcc
- pads
- semiconductor chip
- Prior art date
Links
Landscapes
- Wire Bonding (AREA)
Abstract
본 고안은 리드프레임에 관한 것이다. 종래의 리드프레임은 구조상 반도체칩의 Vcc, Vss패드와의 연결을 위한 와이어 본딩이 용이하지 않아 설계 자유도가 떨어지는 문제점이 있다. 본 고안은 반도체칩이 부착되는 패들을 복수개 형성하고, 일측 패들에는 Vcc패드를, 타측 패들에는 Vss패드를 각각 형성하며, 인너리드와 인접하는 상기 패들의 가장자리에 Vcc패드와 Vss패드용 와이어 본딩부를 형성하여 상기 각각의 패들의 Vcc패드와 Vss패드용 와이어 본딩부를 반도체칩의 Vcc패드나 Vss패드와 인너리드의 전기적인 연결에 사용되도록 함과 아울러 나머지 패드들은 인너리드에 직접 전기적으로 연결되도록 구성된다. 이와 같은 본 고안은 반도체칩의 패드설계가 자유롭고 리드프레임의 인너리드 설계가 자유롭게 되는 등의 이점이 있다.The present invention relates to a lead frame. The conventional lead frame has a problem in that design freedom is inferior because wire bonding for the connection with the Vcc and Vss pad of the semiconductor chip is not easy. According to the present invention, a plurality of paddles to which semiconductor chips are attached are formed, Vcc pads are formed on one paddle, and Vss pads are formed on the other paddle, respectively. And forming a wire bonding portion for each Vcc pad and Vss pad of each paddle to be used for the electrical connection between the Vcc pad or the Vss pad of the semiconductor chip and the inner lead, and the remaining pads are electrically connected directly to the inner lead. . This invention has advantages such as free pad design of semiconductor chip and free inner design of lead frame.
Description
제 1도는 종래 기술에 의한 일반적인 리드프레임에 칩과 와이어가 본딩되어 있는 형상을 도시한 평면도.1 is a plan view showing a shape in which chips and wires are bonded to a general lead frame according to the prior art.
제 2도는 종래 기술에 의한 일반적인 리드프레임을 사용하여 제조된 패키지의 구조를 보인 단면도.Figure 2 is a cross-sectional view showing the structure of a package manufactured using a conventional lead frame according to the prior art.
제 3도는 본 고안에 의한 리드프레임의 일 실시예에 칩과 와이어가 본딩되어 있는 형상을 도시한 평면도.3 is a plan view showing a shape in which a chip and a wire are bonded to one embodiment of a lead frame according to the present invention.
제 4도는 본 고안에 의한 리드프레임의 다른 실시예의 구성을 도시안 평면도.Figure 4 is a plan view showing the configuration of another embodiment of a lead frame according to the present invention.
제 5도는 본 고안에 의한 리드프레임을 사용하여 제조된 패키지의 구조를 도시한 단면도.5 is a cross-sectional view showing the structure of a package manufactured using a lead frame according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10,20 : 리드프레임 11,11',21,21' : 패들10,20: Leadframe 11,11 ', 21,21': Paddle
108,10'B,21B,21'B : 와이어 본딩부108,10'B, 21B, 21'B: Wire Bonding Part
12,22 : 인너리드 13,13',23,23' : 타이바12,22: Inner Lead 13,13 ', 23,23': Tie Bar
15 : 패키지 16 : 반도체칩15 package 16: semiconductor chip
17i,17o : 와이어 18 : 양면테이프17i, 17o: wire 18: double sided tape
본 고안은 리드프레임에 관한 것으로, 특히 복수개의 패들을 구비하고 각각의 패들 가장자리에 Vcc,Vss패드의 본딩을 위한 와이어 본딩부를 형성하여 리드프레임 인너리드 설계 자유도를 향상시켜 반도체칩의 회로배치설계 변화에 대응이 용이하도록 한 리드프레임에 관한 것이다.The present invention relates to a lead frame, and in particular, has a plurality of paddles and forms a wire bonding portion for bonding Vcc and Vss pads at each paddle edge to improve the flexibility of leadframe inner lead design, thereby changing the circuit layout design of the semiconductor chip. The present invention relates to a lead frame that facilitates the operation.
제 1도는 종래 기술에 의한 일반적인 리드프레임에 칩과 와이어가 본딩되어 있는 형상을 도시한 평면도이고, 제 2도는 종래 기술에 의한 일반적인 리드프레임을 사용하여 제조된 패키지의 구조를 도시한 단면도이다.1 is a plan view showing a shape in which chips and wires are bonded to a conventional lead frame according to the prior art, and FIG. 2 is a cross-sectional view showing the structure of a package manufactured using the conventional lead frame according to the prior art.
이에 도시된 바와 같이, 종래 기술에 의한 리드프레임(1)은 반도체칩(6)이 본딩되는 장방형의 다이패들(2)과, 상기 다이패들(2)의 주변에 다수개 형성된 인너리드(3)와, 상기 인너리드(3)와 일체로 연장 형성된 아웃리드(미도시)로 구성된다. 상기 다이패들(2)은 타이바(4,4')에 의해 지지된다.As shown in the drawing, the lead frame 1 according to the related art has a rectangular die paddle 2 to which the semiconductor chip 6 is bonded, and an inner lead formed in plural peripheries of the die paddle 2. 3) and an out lead (not shown) formed integrally with the inner lead 3. The die paddle 2 is supported by tie bars 4, 4 ′.
그리고, 상기와 같은 구조를 가지는 리드프레임(1)을 사용하여 제조된 패키지(5)는 상기 패들(2)상에 반도체칩(6)을 본딩하고,상기 반도체칩(6)의 패드(7,7')와 인너리드(3)를 와이어(8)로 연결하며, 상기 반도체칩(6)이 부착된 패들(2)과 인너리드(3)를 몰딩컴파운드로 몰딩하여 패키지몸체(5')를 형성하여 구성된다. 한편, 제 1도에서는 Vcc,Vss패드의 연결을 위한 와이어(8)가 본딩되어 있는 것만을 도시한 것이다.In addition, the package 5 manufactured using the lead frame 1 having the structure as described above bonds the semiconductor chip 6 on the paddle 2, and the pads 7, of the semiconductor chip 6. 7 ') and the inner lead 3 are connected by a wire 8, and the package body 5' is formed by molding the paddle 2 and the inner lead 3 to which the semiconductor chip 6 is attached using a molding compound. Formed. In FIG. 1, only the wires 8 for connecting the Vcc and Vss pads are bonded.
일반적으로 상기 반도체칩(6)의 패드(7,7')의 배치설계는 상기 인너리드(3)와의 전기적인 결선을 위한 와이어(8) 본딩을 위해 인너리드(3)와 와이어 본딩 가능한 3∼4㎜ 이내의 범위에서 이루어져야 한다.In general, the arrangement design of the pads 7 and 7 ′ of the semiconductor chip 6 may include 3 to 3 wire bondable with the inner lead 3 for bonding the wire 8 for electrical connection with the inner lead 3. It should be within 4mm.
그러나 상기와 같은 구조를 가진 종래 기술에 의한 리드프레임(1) 및 패키지(5)에 있어서는 반도체칩(6)의 패드(7,7')와 인너리드(3)와의 전기적인 연결을 위한 와이어(8)의 본딩 구조상 인너리드(3)와 반도체칩(6)의 설계가 제한되므로 Vcc,Vss패드,어드레스패드의 배치 설계의 자유도가 떨어지는 문제점이 있다.따라서 이와 같은 반도체칩(6)의 설계와 인너리드(3)의 설계의 제한은 반도체칩(6)의 스피드 저하, 노이즈 상승 등 전기적인 특성을 떨어지게 하고, 불필요한 배선으로 패키지(5)크기의 증가를 가져온다.However, in the lead frame 1 and the package 5 according to the related art having the structure as described above, a wire for electrical connection between the pads 7 and 7 'of the semiconductor chip 6 and the inner lead 3 ( Since the design of the inner lead 3 and the semiconductor chip 6 is limited due to the bonding structure of 8), there is a problem that the degree of freedom in designing the arrangement of the Vcc, Vss pad, and address pad is inferior. Restriction of the design of the inner lead 3 degrades electrical characteristics such as speed reduction and noise rise of the semiconductor chip 6, and leads to an increase in the size of the package 5 due to unnecessary wiring.
따라서 본 고안의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인너리드와 반도체칩의 설계 자유도를 향상시키도록 리드프레임의 구조를 형성하는 것이다.Therefore, an object of the present invention is to solve the problems of the prior art as described above, to form a structure of a lead frame to improve the design freedom of the inner lead and the semiconductor chip.
이와 같은 본 고안의 목적은 반도체칩이 부착되는 패들을 복수개 형성하고, 일측 패들에는 Vcc패드를, 타측 패들에는 Vss패드를 각각 형성하며, 인너리드와 인접하는 상기 패들의 가장자리에 Vcc패드와 Vss패드용 와이어 본딩부를 형성하여 상기 각각의 패들의 Vcc패드와 Vss패드용 와이어 본딩부를 반도체칩의 Vcc패드나 Vss패드와 인너리드의 전기적인 연결에 사용되도록 함과 아울러 나머지 패드들은 인너리드에 직접 전기적으로 연결되도록 함을 특징으로 하는 리드프레임에 의해 달성된다.The purpose of the present invention is to form a plurality of paddle to which the semiconductor chip is attached, one paddle Vcc pad, the other paddle Vss pad, respectively, Vcc pad and Vss pad on the edge of the paddle adjacent to the inner lead The wire bonding portion for each pad is used so that the wire bonding portion for the Vcc pad and the Vss pad of each paddle is used for the electrical connection between the Vcc pad or the Vss pad and the inner lead of the semiconductor chip. Achieved by a leadframe characterized by being connected.
상기와 같은 본 고안에 의한 리드프레임을 첨부된 도면에 도시된 실시예들을 참고하여 상세히 설명하면 다음과 같다.Referring to the lead frame according to the present invention as described above in detail with reference to the embodiments shown in the accompanying drawings as follows.
제 3도는 본 고안에 의한 리드프레임의 일 실시예에 칩과 Vcc,Vss패드의 연결을 위한 와이어가 본딩되어 있는 형상을 도시한 평면도로서, 이에 도시된 바와 같이, 본 고안의 일 실시예에 의한 리드프레임(10)은 반초체칩(16)이 부착되는 패들(11,11')이 복수개 형성되어 있고, 인너리드(12)와 인접하는 상기 패들(11,11')의 가장자리 둘레에 와이어 본딩부(11B,11'B)가 형성되어 있다.3 is a plan view showing a shape in which a wire for bonding a chip and a Vcc, Vss pad is bonded to one embodiment of a lead frame according to the present invention, as shown therein, according to an embodiment of the present invention The lead frame 10 has a plurality of paddles 11 and 11 'to which the semi-super chip 16 is attached, and a wire bonding portion around an edge of the paddles 11 and 11' adjacent to the inner lead 12. (11B, 11'B) are formed.
상기 각 패들(11,11')에는 각각 하나 또는 복수개의 Vcc패드와 Vss패드가 각각 형성되어 있다.Each paddle 11 and 11 'is provided with one or a plurality of Vcc pads and a Vss pad, respectively.
상기 패들(11,11')의 가장자리에 둘레에 형성되어 있는 상기 와이어 본딩부(11,11'B)는 반도체칩(16)의 Vcc패드나 Vss패드와 인너리드(12)의 전기적인 연결에 사용하도록 된다.The wire bonding portions 11 and 11 ′ formed around the edges of the paddles 11 and 11 ′ may be connected to an electrical connection between the Vcc pad or the Vss pad of the semiconductor chip 16 and the inner lead 12. Will be used.
상기와 같은 와이어 본딩부(11B,11'B)는 은(Ag)에 도금하여 형성할 수 있으며, 상기와 같은 은도금한 와이어 본딩부(11B,11'B)의 형상은 띠모양으로 패들(11,11')의 가장자리를 둘러 형성된다. 그리고 도면에서는 도시되지 않았으나 패들의 가장자리의 필요한 위치에 은도금을 스폿형성하여 와이어 본딩부를 형성할 수도 있다.The wire bonding portions 11B and 11'B as described above may be formed by plating silver Ag, and the shape of the silver-bonded wire bonding portions 11B and 11'B may be formed in a band shape. And 11 '). Although not shown in the drawings, a silver plating may be spot-formed at a required position of the edge of the paddle to form a wire bonding portion.
한편, 상기 패들(11,11')의 고정을 위해 하나의 타이바(13,13')와 양면접착테이프(18)를 사용하는데, 상기 양면접착테이프(18)는 칩(16)의 본딩을 수행하는 역할도 담당한다.Meanwhile, one tie bar 13 and 13 'and a double-sided adhesive tape 18 are used to fix the paddles 11 and 11', and the double-sided adhesive tape 18 bonds the chips 16 to each other. It also plays a role.
그리고, 제 3도에 도시되어 있는 바와 같이,Vcc,Vss패드의 연결을 위한 와이어 본딩이 이루어지는데, 먼저 칩(16)과 패들(11,11')의 와이어 본딩부(11B,11'B)를 와이어(17i)로 연결하고, 다시 패들(11,11')의 와이어 본딩부(11B,11'B)와 인너리드(12) 사이를 와이어(17o)로 본딩하게 된다. 한편,Vcc,Vss패드 이외의 와이어본딩은 종래와 같이 반도체칩(16)과 인너리드(12) 사이를 하나의 와이어(미도시)로 바로 연결하여 주게 된다.As shown in FIG. 3, wire bonding for connecting Vcc and Vss pads is performed. First, wire bonding portions 11B and 11'B of the chip 16 and the paddles 11 and 11 'are formed. Is connected to the wire 17i, and the wire bonding portions 11B and 11'B of the paddles 11 and 11 'and the inner lead 12 are bonded with the wire 17o. Meanwhile, wire bonding other than the Vcc and Vss pads is directly connected between the semiconductor chip 16 and the inner lead 12 with a single wire (not shown).
제 4도는 본 고안의 다른 실시예가 도시되어 있는데, 이에 도시된 바와 같이, 본 고안의 다른 실시예에 의한 리드프레임(20)은 반도체칩(16)이 부착되는 패들(21,21')을 복수개 형성하고, 인너리드(22)와 인접하는 상기 패들(21,21')의 가장자리에 와이어 본딩부(21B,21'B)를 형성하여 상기 각각의 패들(21,21')의 와이어 본딩부(21B,21'B)를 반도체칩(16)의 Vcc패드나 Vss패드와 인너리드(22)의 전기적인 연결에 사용하도록 구성된다.4 illustrates another embodiment of the present invention. As shown in the drawing, the lead frame 20 according to another embodiment of the present invention includes a plurality of paddles 21 and 21 'to which the semiconductor chip 16 is attached. And wire bonding portions 21B and 21'B at edges of the paddles 21 and 21 'adjacent to the inner lead 22 to form wire bonding portions of the respective paddles 21 and 21'. 21B and 21'B are used for the electrical connection between the Vcc pad or Vss pad of the semiconductor chip 16 and the inner lead 22.
한편, 상기와 같은 복수개 형성되어 있는 상기 패들(21,21')을 고정하기 위해서 다수개의 타이바(23)를 구비하여야 한다.Meanwhile, a plurality of tie bars 23 should be provided to fix the paddles 21 and 21 'which are formed in plural as described above.
상기 와이어 본딩부(21B,21'B)는 본 고안의 일 실시예에서와 같이 패들(21,21')의 가장자리 둘레를 따라 은도금 하여 띠모양으로 형성되거나,필요한 부분만 스폿 형성하여 구성할 수 있다.The wire bonding portions 21B and 21'B may be formed in a band shape by silver plating along the edges of the paddles 21 and 21 'as in one embodiment of the present invention, or may be formed by forming only spots as necessary. have.
이와 같이 구성되는 본 고안의 다른 실시예에 있어서도 상기 와이어 본딩부(21B,21'B)는 Vcc ,Vss패드의 전기적인 연결을 위해 사용되는 것으로 칩(16)의 Vcc,Vss패드와 와이어 본딩부(21B,21'B)를 와이어(17i)로 연결하고, 다시 와이어 본딩부(21B,21'B)와 인너리드(22)를 와이어(17o)로 연결하여 주게 된다. 한편, 상기 Vcc패드나 Vss패드 이외의 와이어 (미도시)연결은 종래와 같이 칩(16)과 인너리드(22)를 직접 연결하여 달성하게 된다.In another embodiment of the present invention configured as described above, the wire bonding parts 21B and 21'B are used for the electrical connection of the Vcc and Vss pads, and the Vcc and Vss pads of the chip 16 and the wire bonding parts. 21B and 21'B are connected to the wire 17i, and the wire bonding portions 21B and 21'B and the inner lead 22 are connected to the wire 17o. On the other hand, the wire (not shown) connection other than the Vcc pad or Vss pad is achieved by directly connecting the chip 16 and the inner lead 22 as in the prior art.
이하, 상기에서 설명한 바와 같은 본 고안에 의한 리드프레임의 작용효과를 설명한다.Hereinafter, the effect of the lead frame according to the present invention as described above will be described.
먼저, 상기와 같은 본 고안에 의한 리드프레임을 사용하여 패키지(15)를 제조한것이 제 5도에 도시되어 있는 데 참고로 이를 설명하면 다음과 같다.First, the manufacture of the package 15 using the lead frame according to the present invention as shown in FIG. 5 is described with reference to FIG.
제 5도에 도시된 바와 같이, 복수개가 구비되는 패들(11,11') 상에 반도체칩(16)이 본딩되고, 반도체칩(16)의 Vcc패드나 Vss패드와 인너리드(12)를 연결함에 있어,패들(11,11')의 가장자리에 형성되어 있는 와이어 본딩부(11B,11'B)와 반도체칩(16)을 연결하는 와이어(17i)를 본딩한 후, 다시 상기 와이어 본딩부(11B,11'B)와 인너리드(12)를 와이어(17o)로 연결하게 된다.As shown in FIG. 5, the semiconductor chip 16 is bonded on a plurality of paddles 11 and 11 ′, and the Vcc pad or Vss pad and the inner lead 12 of the semiconductor chip 16 are connected to each other. In this case, the wire bonding portions 11B and 11'B formed at the edges of the paddles 11 and 11 'and the wire 17i connecting the semiconductor chip 16 are bonded, and then the wire bonding portions ( 11B, 11'B and the inner lead 12 are connected with a wire 17o.
한편, 이외의 다른 부분의 와이어(미도시) 연결은 종래와 동일하게 반도체칩(16)과 인너리드(12)를 직접 연결하게 된다. 그리고, 상기 반도체칩(16)이 부착된 패들(11,11')과 인너리드(12)및 와이어(17i,17o)를 몰딩하여 패키지 몸체(15')를 형성하게 된다.On the other hand, other portions of the wire (not shown) connection is directly connected to the semiconductor chip 16 and the inner lead 12 as in the prior art. The paddles 11 and 11 ', the inner leads 12, and the wires 17i and 17o to which the semiconductor chip 16 is attached are molded to form the package body 15'.
위에서 상세한 설명한 바와 같은 본 고안에 의한 리드프레임은 반도체칩이 본딩되는 패들을 분리 형성하여 각각을 Vcc,Vss패드의 전기적 연결은 위한 일종의 버스바(Bus Bar)로 이용하는 것이다.The lead frame according to the present invention as described in detail above is to form a paddle to which the semiconductor chip is bonded to use each as a kind of bus bar for the electrical connection of the Vcc, Vss pads.
따라서 반도체칩(16)의 Vcc패드나 Vss패드의 위치를 자유롭게 설정하거나 각각 다수개의 Vcc패드나 Vss패드를 설치할 수 있게 되고, 리드프레임의 인너리드의 설계 역시 그 자유도가 향상된다. 이와 같이 반도체칩의 패드 설계 자유도가 향상되므로 칩의 스피드 및 VILaVIH등의 전기적 특성을 향상시킬 수 있게 되는 효과가 있다.Therefore, the position of the Vcc pad or Vss pad of the semiconductor chip 16 can be freely set or a plurality of Vcc pads or Vss pads can be provided, respectively, and the freedom of design of the inner lead of the lead frame is also improved. Thus, since the pad design freedom of the semiconductor chip is improved, there is an effect of improving the speed and electrical characteristics such as V ILa V IH .
그리고 적절한 반도체칩의 패드설계를 할 수 있게 되어 불필요한 Al배선을 줄일 수 있어 칩사이즈의 축소가 가능하여 패키지 크기의 박형화를 이룰 수 있게 되는 효과도 있다.In addition, the pad design of the appropriate semiconductor chip can be reduced, so that unnecessary Al wiring can be reduced, so that the chip size can be reduced and the package size can be reduced.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950038877U KR200238121Y1 (en) | 1995-12-07 | 1995-12-07 | Leadframe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950038877U KR200238121Y1 (en) | 1995-12-07 | 1995-12-07 | Leadframe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970047000U KR970047000U (en) | 1997-07-31 |
| KR200238121Y1 true KR200238121Y1 (en) | 2001-11-30 |
Family
ID=60877590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950038877U KR200238121Y1 (en) | 1995-12-07 | 1995-12-07 | Leadframe |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200238121Y1 (en) |
-
1995
- 1995-12-07 KR KR2019950038877U patent/KR200238121Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970047000U (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0590986B1 (en) | Lead-on-chip lead frame | |
| KR960012449A (en) | Semiconductor device | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| US5907184A (en) | Integrated circuit package electrical enhancement | |
| US5532905A (en) | Thermally enhanced leadframe for packages that utilize a large number of leads | |
| US5519576A (en) | Thermally enhanced leadframe | |
| KR19980033282A (en) | Chip-lead interconnect structure in a semiconductor device | |
| KR200238121Y1 (en) | Leadframe | |
| KR0148078B1 (en) | Lead on chip having forward lead | |
| KR20010059916A (en) | multi chip module semiconductor package | |
| KR100635386B1 (en) | Semiconductor chip package with high speed signal processing | |
| KR0129004Y1 (en) | Lead frame | |
| KR100191855B1 (en) | Semiconductor package having center pad lead frame structure thereof | |
| JPH0521694A (en) | Semiconductor device | |
| KR200159720Y1 (en) | Semiconductor package | |
| KR0167281B1 (en) | Blp package | |
| JP3248117B2 (en) | Semiconductor device | |
| KR100363057B1 (en) | Semiconductor device | |
| KR970010679B1 (en) | Lead frame and package of a device | |
| KR19980064432U (en) | Capacitor Embedded Semiconductor Package | |
| KR200148626Y1 (en) | Lead frame of package | |
| KR0152950B1 (en) | Semiconductor package lead frame | |
| KR200156934Y1 (en) | Semiconductor package lead frame | |
| KR100195506B1 (en) | Leadframe and semiconductor chip package using the same | |
| KR200154809Y1 (en) | A lead frame of surface acoustic filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |