KR100191855B1 - Semiconductor package having center pad lead frame structure thereof - Google Patents
Semiconductor package having center pad lead frame structure thereof Download PDFInfo
- Publication number
- KR100191855B1 KR100191855B1 KR1019960051599A KR19960051599A KR100191855B1 KR 100191855 B1 KR100191855 B1 KR 100191855B1 KR 1019960051599 A KR1019960051599 A KR 1019960051599A KR 19960051599 A KR19960051599 A KR 19960051599A KR 100191855 B1 KR100191855 B1 KR 100191855B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- semiconductor chip
- support bar
- lead
- pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Abstract
본 발명은 센터 패드형의 반도체 칩과 통상적인 리드 프레임을 사용한 반도체 패키지에 관한 것으로서, 에지 패드형의 반도체 칩에 비해 그 전기적 특성 등이 우수한 센터 패드형의 반도체 칩을 채용하되, 리드 온 칩 패키지에 사용되는 리드 프레임의 문제점을 해결하기 위하여 제조가 용이하고 제조 단가가 저렴한 통상적인 리드 프레임을 적용하는 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package using a center pad-type semiconductor chip and a conventional lead frame, and employing a center pad-type semiconductor chip having superior electrical characteristics compared to an edge pad-type semiconductor chip. In order to solve the problem of the lead frame to be used in the conventional lead frame is easy to manufacture and low manufacturing cost.
그러나 센터 패드형의 반도체 칩과 통상적인 리드 프레임을 동시에 적용하면, 금속 세선의 길이가 길어지기 때문에 금속 세선의 변형에 의한 전기적 불량 발생의 문제점이 야기된다. 따라서 본 발명은 반도체 칩과 리드 프레임의 내부 리드들 사이의 공간에 절연막을 개재한 서포트 바를 형성함으로써, 금속 세선의 변형에 의한 전기적 불량 발생을 방지하기 위한 것이다. 즉, 전기적 불량 발생의 문제점없이 센터 패드형의 반도체 칩과 통상적인 리드 프레임을 패키지에 동시에 적용할 수 있으며, 서포트 바를 버스 바로 이용할 수 있어서 전기적 특성이 개선되는 부가적인 효과도 거둘 수 있다.However, if the center pad type semiconductor chip and the conventional lead frame are applied at the same time, the length of the fine metal wire becomes longer, which causes a problem of electrical failure caused by the deformation of the fine metal wire. Accordingly, the present invention is to prevent the occurrence of electrical failure due to the deformation of the fine metal wires by forming a support bar through the insulating film in the space between the semiconductor chip and the inner leads of the lead frame. That is, a center pad-type semiconductor chip and a conventional lead frame may be simultaneously applied to a package without a problem of electrical failure, and an additional effect of improving electrical characteristics may be obtained by using a support bar as a bus bar.
Description
본 발명은 센터 패드형 반도체 패키지와 그의 리드 프레임 구조에 관한 것으로서, 보다 구체적으로는 센터형 칩 전극 패드를 갖는 반도체 칩과 통상적인 리드 프레임을 적용하되 금속 세선에 의한 전기적 불량을 방지할 수 있는 반도체 패키지와 그의 리드 프레임 구조에 관한 것이다.The present invention relates to a center pad semiconductor package and a lead frame structure thereof, and more particularly, a semiconductor chip having a center chip electrode pad and a conventional lead frame, which can prevent electrical defects caused by thin metal wires. A package and its lead frame structure.
일반적인 반도체 패키지(Semiconductor Package)의 문제점은 패키지의 크기에 비하여 탑재 가능한 반도체 칩(Chip)의 크기에 제약이 많다는 것이다. 이는 반도체 패키지의 구조적인 문제로서, 리드 프레임(Lead Frame)을 구성하는 요소 중의 하나인 리드 프레임 패드(Lead Frame Pad)가 그에 부착되는 반도체 칩보다 그 크기가 크며, 리드 프레임 패드와 리드 프레임의 내부 리드(Inner Lead) 간에 최소한 리드 프레임 두께 만큼의 폭이 필요하기 때문이다. 또한 봉지 수지(Encapsulation Resin)로 패키지 몸체를 형성할 때의 공차 등을 고려하면, 플라스틱 패키지에 탑재할 수 있는 반도체 칩의 크기는 패키지 크기의 약 70% 정도가 한계이다.A problem of the general semiconductor package is that the size of the semiconductor chip that can be mounted is more limited than the size of the package. This is a structural problem of a semiconductor package. A lead frame pad, which is one of the elements constituting a lead frame, is larger than a semiconductor chip attached thereto, and is formed inside the lead frame pad and the lead frame. This is because at least the width of the lead frame is required between the leads. In addition, considering tolerances when forming a package body with an encapsulation resin, the size of a semiconductor chip that can be mounted in a plastic package is limited to about 70% of the package size.
이러한 사정에서 제안된 패키지 구조가 리드 프레임의 내부 리드 부분이 반도체 칩의 상부면 또는 하부면까지 연장된 소위 리드 온 칩(Lead On Chip; LOC), 또는 칩 온 리드(Chip On Lead; COL) 패키지이다. 특히 리드 온 칩(LOC) 패키지는 반도체 칩의 상부면에 형성된 칩 전극 패드(Chip Electrode Pad)의 위치에 제약을 받지 않는 장점이 있기 때문에, 대용량 디램(DRAM; Dynamic Random Access Memory)을 위시한 메모리 패키지에 유용하게 사용되고 있다.In this situation, the proposed package structure is a so-called Lead On Chip (LOC) or Chip On Lead (COL) package in which the inner lead portion of the lead frame extends to the upper or lower surface of the semiconductor chip. to be. In particular, the lead-on chip (LOC) package has an advantage that the position of the chip electrode pad formed on the upper surface of the semiconductor chip is not limited, and thus a memory package including a large capacity dynamic random access memory (DRAM) It is useful for.
그런데 리드 온 칩(LOC) 패키지에 적용되는 반도체 칩은 주로 칩 전극 패드가 칩의 중앙 부위에 배열된 소위 센터 패드(Center Pad)형이다. 칩 모서리부에 칩 전극 패드가 형성된 에지 패드(Edge Pad)형에 비하여, 이러한 센터 패드형은 고속 동작과 안정적인 전원 공급이 가능하며, 약 4% 정도의 칩 크기 축소 효과를 이룰 수 있다는 장점이 있어서, 그 사용이 증가 추세에 있다.However, a semiconductor chip applied to a lead-on chip (LOC) package is mainly a so-called center pad type in which chip electrode pads are arranged at the center of the chip. Compared to the edge pad type where the chip electrode pad is formed at the edge of the chip, the center pad type can provide high speed operation and stable power supply, and can reduce chip size by about 4%. , Its use is on the rise.
이하, 첨부 도면을 참조하여 종래의 통상적인 리드 온 칩(LOC) 패키지에 대하여 설명하겠다.Hereinafter, a conventional conventional lead-on-chip (LOC) package will be described with reference to the accompanying drawings.
도 1은 종래 기술에 의한 리드 온 칩(LOC) 패키지의 실시예를 나타내는 평면도이다.1 is a plan view showing an embodiment of a lead-on chip (LOC) package according to the prior art.
도 2는 도 1의 A-A 선 단면도이다.2 is a cross-sectional view taken along the line A-A of FIG.
도 1 및 도 2를 참조하면, 리드 온 칩 패키지는 반도체 칩(10)과 그 반도체 칩(10)의 상부면까지 올라와 있는 내부 리드(21) 간에 폴리이미드(Polyimide) 테이프와 같은 절연성의 양면 접착 테이프(24)를 사용하여 기계적 접착을 이룬다. 그리고 반도체 칩(10)의 칩 전극 패드(11)와 내부 리드(21) 간의 전기적 접속은 금(Au) 또는 알루미늄(Al)과 같은 금속 세선(50; Metal Wire)을 이용하여 구현한다. 도면 부호 22번은 외부 리드(Outer Lead)로서 외부 기판(도시되지 않음)과 접속을 이루는 부분이고, 도면 부호 23번은 리드 프레임의 타이 바(Tie Bar)이며, 도면 부호 60번은 봉지 영역(Encapsulation Area)을 나타낸다.Referring to FIGS. 1 and 2, the lead-on chip package includes an insulating double-sided adhesive such as a polyimide tape between the semiconductor chip 10 and the inner lead 21 raised up to the upper surface of the semiconductor chip 10. Mechanical bonding is achieved using tape 24. In addition, electrical connection between the chip electrode pad 11 and the internal lead 21 of the semiconductor chip 10 may be implemented using a metal wire 50 such as gold (Au) or aluminum (Al). Reference numeral 22 denotes an outer lead that connects to an external substrate (not shown), reference numeral 23 denotes a tie bar of a lead frame, and reference numeral 60 denotes an encapsulation area. Indicates.
그리고 도 1은 패키지 내부의 구조를 보여주기 위하여 봉지 영역(60)의 상부를 절개한 형태인데, 이는 도 1 뿐만 아니라 도 3의 경우도 마찬가지이며, 이후의 본 발명의 실시예에 대한 참조 도면인 도 6, 도 9, 도 11, 도 13의 경우도 마찬가지이다. 또한 도 2에 도시된 외부 리드(22)의 형태는 SOJ(Small Outline J-bend package) 패키지의 형태이나, 단지 하나의 예를 도시한 것에 불과하며 외부 리드의 형태를 이와 같이 한정짓기 위한 것은 아니다. 이후의 도 4, 도 7, 도 10, 도 12에서도 마찬가지이다.1 is a view in which the upper portion of the encapsulation region 60 is cut in order to show the structure of the package, which is the same as in FIG. 1 as well as in FIG. 3. The same applies to the cases of FIGS. 6, 9, 11, and 13. In addition, the shape of the external lead 22 shown in FIG. 2 is a form of a small outline J-bend package (SOJ) package, but only one example is illustrated and is not intended to limit the shape of the external lead in this manner. . The same applies to FIGS. 4, 7, 10 and 12 thereafter.
그런데 이와 같은 종래의 리드 온 칩(LOC) 패키지 구조는 리드 프레임의 내부 리드(21) 부분이 반도체 칩(10)의 상부면에 있는 칩 전극 패드(11)의 근처까지 연장되어 형성되어야 하기 때문에, 인접한 내부 리드들(11) 간의 간격(Pitch)이 매우 좁으며, 그로 인하여 그 제조가 어려울 뿐만 아니라 제조 단가면에서도 불리하다. 또한 접착 테이프(24)로 사용되는 폴리이미드 테이프는 흡습성이 높고 열팽창계수가 높기 때문에, 패키지의 신뢰성에 문제를 유발하기 쉬울 뿐만 아니라 가격 역시 높다.However, the conventional lead-on-chip (LOC) package structure has to be formed by extending the inner lead 21 portion of the lead frame to the vicinity of the chip electrode pad 11 on the upper surface of the semiconductor chip 10, The pitch between adjacent inner leads 11 is very narrow, which makes it difficult to manufacture and also disadvantageous in terms of manufacturing cost. In addition, since the polyimide tape used as the adhesive tape 24 has high hygroscopicity and high coefficient of thermal expansion, it is not only easy to cause problems in the reliability of the package but also high in price.
따라서 센터 패드형의 칩을 채용하되, 통상적인 에지 패드형 반도체 칩 패키지에 사용되는 리드 프레임을 적용함으로써, 상기 문제점들을 해결할 수 있는 방안이 제안되었다(이하, 통상적인 에지 패드형의 반도체 칩 패키지에 사용되는 리드 프레임을 '통상적인 리드 프레임'이라 약칭하기로 한다). 그 경우를 다음의 도면을 참조하여 설명하겠다.Therefore, by adopting a center pad type chip, a lead frame used in a conventional edge pad type semiconductor chip package has been proposed to solve the above problems (hereinafter, referred to as a conventional edge pad type semiconductor chip package). The lead frame used will be abbreviated as 'normal lead frame'. The case will be described with reference to the following drawings.
도 3은 종래 기술에 의한 센터 패드형 반도체 패키지의 실시예를 나타내는 평면도이다.3 is a plan view showing an embodiment of a center pad-type semiconductor package according to the prior art.
도 4는 도 3의 B-B 선 단면도이다.4 is a cross-sectional view taken along the line B-B of FIG.
도 3 및 도 4를 참조하면, 이러한 패키지 구조는 전술한 리드 온 칩(LOC) 패키지와 같이 센터 패드형의 반도체 칩(10)을 채용하되, 통상적인 리드 프레임을 적용한 것이다. 즉, 내부 리드(31)는 리드 온 칩(LOC) 패키지와 같이 반도체 칩(10)의 상부로 올라와 있지 않고 반도체 칩(10)의 주위에 배열되며, 반도체 칩(10)이 리드 프레임의 리드 프레임 패드(34) 위에 에폭시(Epoxy) 수지와 같은 접착제로 접착되는 구조이다. 따라서 공정이 간단해지고 저가(低價)의 리드 프레임을 이용할 수 있는 장점이 있다.3 and 4, the package structure employs a center pad-type semiconductor chip 10 like the above-described lead-on-chip (LOC) package, but employs a conventional lead frame. That is, the inner lead 31 is arranged around the semiconductor chip 10 without being raised above the semiconductor chip 10 like the lead-on chip (LOC) package, and the semiconductor chip 10 is arranged in the lead frame of the lead frame. The pad 34 is bonded to an adhesive such as epoxy resin. Therefore, there is an advantage that the process can be simplified and a low cost lead frame can be used.
그러나 통상적인 리드 프레임을 센터 패드형의 반도체 칩(10)에 적용하는 것이기 때문에 금속 세선(50)의 길이가 길어지게 된다. 이와 같이 금속 세선(50)의 길이가 길어지게 되면 이후의 패키지 조립 공정, 예를 들어 봉지 공정 등에서 불량이 발생하는 경우가 많다. 즉, 금속 세선(50)의 늘어짐(Wire Sagging)으로 인하여 금속 세선(50)과 반도체 칩(10)의 모서리 부분이 접촉되거나(도 4의 a 부분), 금속 세선(50)의 쓸림(Wire Sweeping)으로 인하여 금속 세선(50)끼리 단락됨으로써 전기적인 불량이 발생하는 문제점이 있다.However, since the conventional lead frame is applied to the center pad semiconductor chip 10, the length of the fine metal wire 50 becomes long. As such, when the length of the metal fine wire 50 is increased, defects are often generated in a subsequent package assembly process, for example, an encapsulation process. That is, due to the wire sagging of the fine metal wire 50, the edges of the fine metal wire 50 and the semiconductor chip 10 contact each other (part a of FIG. 4), or the wire sweeping of the fine metal wire 50 (Wire Sweeping). Due to the short circuit of the metal thin wires 50, there is a problem that the electrical failure occurs.
따라서 본 발명의 목적은, 에지 패드형에 비하여 우수한 전기적 특성을 비롯한 여러 가지 장점이 있는 센터 패드형의 반도체 칩을 채용하고, 리드 온 칩 패키지에 적용하는 리드 프레임에 비하여 제조가 용이하고 제조 단가가 저렴한 통상적인 리드 프레임을 적용하되, 금속 세선이 길어짐으로 인하여 야기되는 금속 세선과 반도체 칩 간 또는 금속 세선 간의 전기적 불량 발생의 문제점을 해결하기 위한 구조를 가지는 리드 프레임 및 그를 이용한 센터 패드형 반도체 패키지를 제공하는데 있다.Accordingly, an object of the present invention is to adopt a center pad type semiconductor chip having various advantages including an excellent electrical property compared to an edge pad type, and to be easier to manufacture and a lower manufacturing cost than a lead frame applied to a lead-on chip package. A lead frame and a center pad type semiconductor package using the lead frame having a structure for solving the problem of electrical defects between the metal thin wire and the semiconductor chip or the metal thin wire caused by the longer metal thin wire are applied. To provide.
도 1은 종래 기술에 의한 리드 온 칩(LOC) 패키지의 실시예를 나타내는 평면도.1 is a plan view showing an embodiment of a lead-on-chip (LOC) package according to the prior art.
도 2는 도 1의 A-A 선 단면도.2 is a cross-sectional view taken along the line A-A of FIG.
도 3은 종래 기술에 의한 센터 패드형 반도체 패키지의 실시예를 나타내는 평면도.3 is a plan view showing an embodiment of a center pad-type semiconductor package according to the prior art.
도 4는 도 3의 B-B 선 단면도.4 is a cross-sectional view taken along the line B-B of FIG.
도 5는 본 발명에 의한 리드 프레임의 실시예를 나타내는 평면도.5 is a plan view showing an embodiment of a lead frame according to the present invention.
도 6은 본 발명에 의한 센터 패드형 반도체 패키지의 제1 실시예를 나타내는 평면도.6 is a plan view showing a first embodiment of a center pad-type semiconductor package according to the present invention;
도 7은 도 6의 C-C 선 단면도.7 is a cross-sectional view taken along the line C-C of FIG.
도 8은 본 발명에 의한 센터 패드형 반도체 패키지의 제2 실시예를 나타내는 부분 절개 사시도.Fig. 8 is a partially cutaway perspective view showing a second embodiment of a center pad semiconductor package according to the present invention.
도 9는 본 발명에 의한 센터 패드형 반도체 패키지의 제3 실시예를 나타내는 평면도.9 is a plan view showing a third embodiment of a center pad-type semiconductor package according to the present invention;
도 10은 도 9의 D-D 선 단면도.10 is a cross-sectional view taken along the line D-D of FIG. 9.
도 11은 본 발명에 의한 센터 패드형 반도체 패키지의 제4 실시예를 나타내는 평면도.Fig. 11 is a plan view showing a fourth embodiment of a center pad semiconductor package according to the present invention.
도 12는 도 11의 E-E 선 단면도.12 is a cross-sectional view taken along the line E-E of FIG.
도 13은 본 발명에 의한 센터 패드형 반도체 패키지의 제5 실시예를 나타내는 평면도.Fig. 13 is a plan view showing a fifth embodiment of a center pad semiconductor package according to the present invention;
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
100, 200, 300, 400, 500 : 반도체 패키지(Semiconductor Package)100, 200, 300, 400, 500: Semiconductor Package
10 : 반도체 칩(Semiconductor Chip)11 : 칩 전극 패드(Chip Electrode Pad)10: Semiconductor Chip 11: Chip Electrode Pad
30 : 리드 프레임(Lead Frame)31 : 내부 리드(Inner Lead)30: Lead Frame 31: Inner Lead
32 : 외부 리드(Outer Lead)33 : 타이 바(Tie Bar)32: Outer Lead 33: Tie Bar
34, 35 : 리드 프레임 패드(Lead Frame Pad)34, 35: Lead Frame Pad
36 : 도금 영역(Plating Area)37 : 더미 리드(Dummy Lead)36: Plating Area 37: Dummy Lead
40, 40a, 40b, 40c, 40d, 40e : 서포트 바(Support Bar)40, 40a, 40b, 40c, 40d, 40e: Support Bar
41 : 절연막(Dielectric Film)50 : 금속 세선(Metal Wire)41: dielectric film 50: metal wire
60 : 봉지 영역(Encapsulation Area)60: Encapsulation Area
상기 목적을 달성하기 위하여, 본 발명은 반도체 칩이 탑재되기 위한 리드 프레임 패드와, 리드 프레임 패드의 측면과 이격되어 연배열되며 반도체 칩과 전기적으로 연결되기 위한 복수개의 내부 리드와, 내부 리드와 각각 일체형으로 형성되며 외부 기판과 전기적·기계적으로 연결되기 위한 복수개의 외부 리드와, 리드 프레임 패드를 고정하기 위한 타이 바를 포함하는 리드 프레임에 있어서, 리드 프레임 패드와 내부 리드의 사이에, 리드 프레임 패드의 둘레를 따라 형성되는 서포트 바를 더 포함하는 것을 특징으로 하는 리드 프레임을 제공한다.In order to achieve the above object, the present invention provides a lead frame pad for mounting a semiconductor chip, a plurality of internal leads spaced apart from the side surfaces of the lead frame pad and electrically connected to the semiconductor chip, and each of the internal leads; A lead frame which is formed integrally and includes a plurality of external leads for electrically and mechanically connecting to an external substrate, and tie bars for fixing the lead frame pads, wherein the lead frame pads are formed between the lead frame pads and the internal leads. It provides a lead frame characterized in that it further comprises a support bar formed along the circumference.
또한 본 발명은 상기 목적을 달성하기 위하여, 일면의 중앙부에 복수개의 칩 전극 패드가 형성된 반도체 칩과, 반도체 칩의 하부에 위치되며 반도체 칩이 탑재되는 리드 프레임 패드와 반도체 칩의 측면과 이격되어 연배열되며 반도체 칩의 칩 전극 패드와 각각 전기적으로 연결되는 복수개의 내부 리드와 내부 리드와 각각 일체형으로 형성되며 외부 기판과 전기적·기계적으로 연결되는 복수개의 외부 리드를 포함하는 리드 프레임과, 칩 전극 패드와 내부 리드를 각각 전기적으로 연결하기 위한 금속 세선과, 반도체 칩과 내부 리드 및 금속 세선을 외부로부터 보호하기 위한 봉지 영역을 포함하는 센터 패드형 반도체 패키지에 있어서, 반도체 칩과 내부 리드의 사이에 반도체 칩의 둘레를 따라 형성되며, 그 상부면에 절연막이 형성되어 금속 세선의 하부에 위치하는 서포트 바를 더 포함하는 것을 특징으로 하는 센터 패드형 반도체 패키지를 제공한다.In order to achieve the above object, the present invention provides a semiconductor chip having a plurality of chip electrode pads formed at a center of one surface thereof, and a lead frame pad positioned below the semiconductor chip and spaced apart from a side of the semiconductor chip. A lead frame comprising a plurality of internal leads arranged in a plurality of internal leads and electrically connected to the chip electrode pads of the semiconductor chip, each of which is integrally formed, and a plurality of external leads electrically and mechanically connected to the external substrate; And a thin metal wire for electrically connecting the internal lead to each other, and an encapsulation area for protecting the semiconductor chip and the internal lead and the metal fine wire from the outside, the semiconductor device comprising: a semiconductor between the semiconductor chip and the internal lead; It is formed along the circumference of the chip, the insulating film is formed on the upper surface of the fine metal wire It provides a center pad type semiconductor package according to claim 1, further comprising support portions which is located in a bar.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 5는 본 발명에 의한 리드 프레임의 실시예를 나타내는 평면도이다.5 is a plan view showing an embodiment of a lead frame according to the present invention.
도 5를 참조하면, 본 발명의 리드 프레임(70) 구조는, 리드 프레임 패드(75)와, 리드 프레임 패드(75)의 측면과 이격되어 연배열되는 복수개의 내부 리드(71)와, 내부 리드(71)와 각각 일체형으로 형성되는 복수개의 외부 리드(72)와, 리드 프레임 패드(75)를 고정하기 위한 타이 바(73)를 포함하며, 리드 프레임 패드(75)와 내부 리드(71)의 사이에 리드 프레임 패드(75)의 둘레를 따라 서포트 바(40; Support Bar)가 형성되는 구조이다.Referring to FIG. 5, the structure of the lead frame 70 according to the present invention includes a lead frame pad 75, a plurality of internal leads 71 spaced apart from side surfaces of the lead frame pad 75, and an internal lead. And a plurality of external leads 72 integrally formed with the 71 and tie bars 73 for fixing the lead frame pads 75, respectively, of the lead frame pads 75 and the internal leads 71. The support bar 40 is formed along the circumference of the lead frame pad 75 in between.
서포트 바(40)는 내부 리드(71) 중의 일부가 리드 프레임 패드(75)의 둘레를 따라서 연장되어 형성되거나, 더미 리드(도 11의 77; Dummy Lead) 또는 타이 바(도 13의 73)와 연결되어 형성되며, 서포트 바(40)의 상부면에는 절연막(도 6 내지 도 13의 41; Dielectric Film)이 형성된다. 내부 리드(71) 중의 일부가 연장되어 서포트 바(40)가 형성되는 경우에는, 전기적 단락을 방지하기 위하여 예를 들어 4개의 내부 리드(71)로부터 각각 연장된 4개의 서포트 바(40)가 리드 프레임 패드(75)를 둘러싸는 형태를 가진다. 즉, 도 5에서 도면 부호 42번 부분에서 서포트 바(40)가 분리된다. 그러나 42번 부분이 연결되면 서포트 바(40)는 내부 리드(71) 중에서 같은 극성의 전원 공급 핀, 예를 들어 Vcc, Vss 핀을 각각 일체형으로 연결하는 파워 버스 바(Power Bus Bar)로서의 기능을 갖기도 한다. 또한 리드 프레임(70)을 초박형(超薄形)의 패키지에 적용할 경우에, 서포트 바(40)는 상향 굴곡(도 9의 43)되어 형성되기도 한다.The support bar 40 may be formed by extending a portion of the inner lead 71 along the circumference of the lead frame pad 75, or may include a dummy lead (77 in FIG. 11) or a tie bar (73 in FIG. 13). It is connected and formed, an insulating film (41, Dielectric Film) of Figure 6 to 13 is formed on the upper surface of the support bar (40). When a part of the inner lead 71 is extended to form the support bar 40, for example, four support bars 40 extending from the four inner leads 71 may be used to prevent electrical shorts. It has a form surrounding the frame pad 75. That is, the support bar 40 is separated at 42 in FIG. 5. However, when part 42 is connected, the support bar 40 functions as a power bus bar that integrally connects power supply pins having the same polarity, for example, Vcc and Vss pins, among the internal leads 71. I have it. In addition, when the lead frame 70 is applied to an ultra-thin package, the support bar 40 may be formed to be bent upward (43 in FIG. 9).
그리고 리드 프레임 패드(75)는 종래의 리드 프레임처럼 그 상부면에 탑재되는 반도체 칩보다 그 크기가 클 수도 있으나, 리드 프레임(70)의 제조 공차를 고려하여 반도체 칩(도 6 내지 도 13의 10)보다 그 크기가 작은 것이 바람직하다. 또한 내부 리드(71)는 리드 프레임 패드(75)와 인접한 소정의 영역에 도금 영역(76; Plating Area)을 형성되는데, 이 도금 영역(76)은 금속 세선(도 6 내지 도 13의 50)과의 접속성을 좋게 하기 위한 통상적인 기능을 갖는 영역이다. 따라서 이후의 도면에서는 이의 도시를 생략하였다. 이와 같이 서포트 바(40)가 형성된 리드 프레임(70)은 통상적인 리드 프레임의 제조 단가 수준에서 구현이 가능하다.The lead frame pad 75 may be larger in size than the semiconductor chip mounted on the top surface of the lead frame 70, but in consideration of manufacturing tolerances of the lead frame 70, the semiconductor chip (10 in FIGS. 6 to 13) may be used. It is preferable that the size is smaller than). In addition, the inner lead 71 forms a plating area 76 in a predetermined area adjacent to the lead frame pad 75, and the plating area 76 is formed of a thin metal wire (50 in FIGS. 6 to 13). It is an area having a normal function for improving the connectivity. Therefore, the drawings are omitted in the following drawings. As such, the lead frame 70 in which the support bar 40 is formed may be implemented at a manufacturing unit cost level of a conventional lead frame.
다음은 상기 리드 프레임을 적용한 반도체 패키지의 여러 실시예에 대하여 도면을 참조하여 설명하겠다.Next, various embodiments of the semiconductor package to which the lead frame is applied will be described with reference to the accompanying drawings.
도 6은 본 발명에 의한 센터 패드형 반도체 패키지의 제1 실시예를 나타내는 평면도이다.6 is a plan view showing a first embodiment of a center pad-type semiconductor package according to the present invention.
도 7은 도 6의 C-C 선 단면도이다.7 is a cross-sectional view taken along the line C-C of FIG.
도 6 내지 도 7을 참조하면, 도 5에 도시된 것과 같은 리드 프레임을 적용한 센터 패드형의 반도체 패키지(100)로서, 그 구조는 크게 반도체 칩(10)과, 리드 프레임(도 5의 70)과, 금속 세선(50)과, 봉지 영역(60)으로 이루어진다.6 to 7, the center pad semiconductor package 100 to which the lead frame as shown in FIG. 5 is applied, the structure of which is largely the semiconductor chip 10 and the lead frame (70 in FIG. 5). And the fine metal wire 50 and the sealing region 60.
이와 같은 구조는 다음과 같은 점에 특징이 있다. 즉, 본 발명의 패키지(100)는 일면의 중앙부에 복수개의 칩 전극 패드(11)가 형성된 센터 패드형의 반도체 칩(10)을 채용한다. 이는 전술했듯이 통상적인 에지 패드형의 반도체 칩에 비하여 그 특성이 우수하다.This structure is characterized by the following points. That is, the package 100 of the present invention employs a center pad type semiconductor chip 10 in which a plurality of chip electrode pads 11 are formed at the center of one surface thereof. As described above, this is superior to the conventional edge pad type semiconductor chip.
그리고 본 발명에 적용되는 리드 프레임은 통상적인 에지 패드형의 패키지에 적용되는 리드 프레임과 같이, 반도체 칩(10)의 하부에 위치되며 반도체 칩(10)이 탑재되는 리드 프레임 패드(75)와, 반도체 칩(10)의 측면과 이격되어 연배열되며 반도체 칩(10)의 칩 전극 패드(11)와 각각 전기적으로 연결되는 복수개의 내부 리드(71)와, 내부 리드(71)와 각각 일체형으로 형성되며 외부 기판(도시되지 않음)과 전기적·기계적으로 연결되는 복수개의 외부 리드(72)를 포함하고 있는 반면, 반도체 칩(10)과 내부 리드(71)의 사이에 반도체 칩(10)의 둘레를 따라 서포트 바(40a)가 형성되어 있다.The lead frame applied to the present invention is a lead frame pad 75 which is located below the semiconductor chip 10 and is mounted on the semiconductor chip 10, like a lead frame applied to a conventional edge pad type package. A plurality of internal leads 71 and a plurality of internal leads 71 spaced apart from the side surfaces of the semiconductor chip 10 and electrically connected to the chip electrode pads 11 of the semiconductor chip 10, respectively, are integrally formed with the internal leads 71. And a plurality of external leads 72 electrically and mechanically connected to an external substrate (not shown), while surrounding the semiconductor chip 10 between the semiconductor chip 10 and the internal leads 71. The support bar 40a is thus formed.
금속 세선(50)은 칩 전극 패드(11)와 내부 리드(71)를 각각 전기적으로 연결하기 위한 접속 수단으로서, 통상적인 패키지와 같이 금(Au) 또는 알루미늄(Al) 재질이다. 그리고 봉지 영역(60)은 반도체 칩(10)과 내부 리드(71) 및 금속 세선(50)을 외부 환경으로부터 보호하고 패키지의 몸체를 형성하는 것으로서, 통상적인 패키지처럼 에폭시 몰딩 컴파운드(EMC)와 같은 봉지 수단으로서 형성된다.The thin metal wire 50 is a connecting means for electrically connecting the chip electrode pad 11 and the internal lead 71, respectively, and is made of gold (Au) or aluminum (Al), as in a conventional package. The encapsulation region 60 protects the semiconductor chip 10, the inner lead 71, and the fine metal wire 50 from the external environment and forms the body of the package. The encapsulation region 60 is formed of an epoxy molding compound (EMC) like a conventional package. It is formed as a sealing means.
그런데 금속 세선(50)의 하부에 위치하는 서포트 바(40a)의 상부면에는 절연막(41)이 형성되는데, 이는 이후의 패키지 조립 공정에서 금속 세선(50)의 변형에 의한 반도체 칩(10) 모서리 부분과의 접촉, 금속 세선(50)끼리의 단락 등의 불량을 방지하기 위한 것이다. 즉, 금속 세선(50)이 변형되더라도 절연막(41)에 의하여 전기적 불량이 방지되는 것이다. 또한 본 실시예의 서포트 바(40a)는 타이 바(73)에 인접한 4개의 내부 리드(71)가 연장되어 각각 형성되며, 전기적으로도 각각 분리되어 있다.However, an insulating film 41 is formed on the upper surface of the support bar 40a positioned below the fine metal wire 50, which is a corner of the semiconductor chip 10 due to deformation of the fine metal wire 50 in a subsequent package assembly process. This is to prevent defects such as contact with the part and short circuit between the fine metal wires 50. That is, even if the fine metal wire 50 is deformed, electrical failure is prevented by the insulating film 41. In addition, the support bar 40a of this embodiment is formed by extending four internal leads 71 adjacent to the tie bar 73, and are electrically separated from each other.
도 8은 본 발명에 의한 센터 패드형 반도체 패키지의 제2 실시예를 나타내는 부분 절개 사시도이다.Fig. 8 is a partially cutaway perspective view showing a second embodiment of a center pad semiconductor package according to the present invention.
도 8을 참조하면, 본 실시예의 반도체 패키지(200)는 전술한 제1 실시예와 그 구조 및 작용이 동일하나, 서포트 바(40b)의 구조 및 작용이 상이하다. 즉, 본 실시예의 서포트 바(40b)는 두 개씩 서로 연결되어 있다. 이와 같은 구조를 갖는 이유는 앞서 리드 프레임(도 5의 70)의 설명에서 잠깐 언급했듯이, 동일한 극성의 전원 공급 핀, 예를 들어 Vcc 핀이나, Vss 핀을 각각 일체형으로 형성함으로써 파워 버스 바(Power Bus Bar)로서의 기능을 갖게 하기 위함이다. 이와 같이 버스 바가 형성되면 노이즈(Noise) 감소 등의 전기적 특성 개선의 효과가 있다.Referring to FIG. 8, the semiconductor package 200 according to the present exemplary embodiment has the same structure and operation as the above-described first embodiment, but the structure and the operation of the support bar 40b are different. That is, two support bars 40b of this embodiment are connected to each other. The reason for having such a structure is that, as briefly mentioned in the description of the lead frame (70 in FIG. 5), the power bus bar (Power bus bar (Power bus bar) To have a function as a bus bar. As such, when the bus bar is formed, there is an effect of improving electrical characteristics such as noise reduction.
도 9는 본 발명에 의한 센터 패드형 반도체 패키지의 제3 실시예를 나타내는 평면도이다.9 is a plan view showing a third embodiment of the center pad-type semiconductor package according to the present invention.
도 10은 도 9의 D-D 선 단면도이다.10 is a cross-sectional view taken along the line D-D of FIG. 9.
도 9 및 도 10을 참조하면, 본 실시예의 반도체 패키지(300)는 서포트 바(40c)가 상향 굴곡(43)된 구조이다. 즉, 이전의 제1, 제2 실시예에서는 서포트 바(도 6 내지 8의 40a, 40b)가 내부 리드(71)와 동일한 평면에 위치하고, 리드 프레임 패드(75)가 하향 굴곡되어 상대적으로 아래쪽에 위치하였으나, 본 실시예의 서포트 바(40c)는 내부 리드(71)에 비해 상대적으로 위쪽에 형성되고, 리드 프레임 패드(75)가 하향 굴곡되는 정도가 줄어든다.9 and 10, the semiconductor package 300 of this embodiment has a structure in which the support bar 40c is bent upwardly 43. That is, in the previous first and second embodiments, the support bars (40a and 40b in FIGS. 6 to 8) are positioned on the same plane as the inner lid 71, and the lead frame pad 75 is bent downward to be relatively lower. Although positioned, the support bar 40c of the present embodiment is formed on the upper side relative to the inner lead 71, and the degree to which the lead frame pad 75 is bent downward is reduced.
구체적인 수치를 제시하자면, 제1, 제2 실시예의 경우는 리드 프레임 패드(도 6 내지 8의 75)만이 12mil 정도 하향 굴곡되나, 본 실시예의 경우는 리드 프레임 패드(75)가 6mil 정도 하향 굴곡되고, 서포트 바(40c)는 6mil 정도 상향 굴곡된다. 이와 같이 형성하는 이유는 박형 패키지에의 적용을 위한 것으로서, 에폭시 몰딩 컴파운드(EMC)와 같은 봉지 수단으로 패키지 몸체를 형성하는 봉지 공정에서 패키지 상부 봉지 영역과 하부 봉지 영역 간의 균형을 유지하기 위함이다.Specifically, in the case of the first and second embodiments, only the lead frame pads (75 of FIGS. 6 to 8) are bent downward by about 12 mils. In this embodiment, the lead frame pads 75 are bent downward by about 6 mils. , Support bar 40c is bent upward by about 6 mils. The reason for this formation is for application to a thin package, in order to maintain a balance between the package upper encapsulation area and the lower encapsulation area in the encapsulation process of forming the package body with an encapsulation means such as epoxy molding compound (EMC).
도 11은 본 발명에 의한 센터 패드형 반도체 패키지의 제4 실시예를 나타내는 평면도이다.11 is a plan view showing a fourth embodiment of a center pad-type semiconductor package according to the present invention.
도 12는 도 11의 E-E 선 단면도이다.12 is a cross-sectional view taken along the line E-E of FIG.
도 13은 본 발명에 의한 센터 패드형 반도체 패키지의 제5 실시예를 나타내는 평면도이다.Fig. 13 is a plan view showing a fifth embodiment of a center pad semiconductor package according to the present invention.
도 11 내지 도 13을 참조하면, 본 실시예의 반도체 패키지(400)는 서포트 바(40d, 40e)가 별도의 더미 리드(77), 또는 타이 바(73)에 연결되어 형성된 구조이다. 이와 같이 형성하면 전기적 경로로서의 역할을 담당하지 않는 더미 리드(77), 또는 타이 바(73)와 연결되기 때문에, 전기적 특성이 그만큼 우수해질 수 있다.11 to 13, the semiconductor package 400 of the present embodiment has a structure in which the support bars 40d and 40e are connected to a separate dummy lead 77 or a tie bar 73. When formed in this way, since it is connected to the dummy lead 77 or the tie bar 73, which does not play a role as an electrical path, the electrical characteristics may be excellent.
이상 설명한 바와 같이 본 발명의 구조에 따르면, 센터 패드형의 반도체 칩을 채용함으로써 전기적 특성이 우수해지고 칩 크기가 축소되며, 통상적인 리드 프레임을 적용함으로써 제조 공정이 간단하고 제조 단가가 저렴할 뿐만 아니라, 서포트 바에 의해 금속 세선의 변형에 따른 전기적 불량 발생을 방지할 수 있고, 서포트 바를 버스 바로 이용할 수 있어서 전기적 특성이 개선되는 이점이 있다.As described above, according to the structure of the present invention, by adopting the center pad-type semiconductor chip, the electrical characteristics are excellent, the chip size is reduced, and by applying the conventional lead frame, the manufacturing process is simple and the manufacturing cost is low, By the support bar, it is possible to prevent the occurrence of electrical defects due to deformation of the fine metal wires, and the support bar can be used as a bus bar, thereby improving the electrical characteristics.
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051599A KR100191855B1 (en) | 1996-11-01 | 1996-11-01 | Semiconductor package having center pad lead frame structure thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051599A KR100191855B1 (en) | 1996-11-01 | 1996-11-01 | Semiconductor package having center pad lead frame structure thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980033822A KR19980033822A (en) | 1998-08-05 |
| KR100191855B1 true KR100191855B1 (en) | 1999-06-15 |
Family
ID=19480595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960051599A KR100191855B1 (en) | 1996-11-01 | 1996-11-01 | Semiconductor package having center pad lead frame structure thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100191855B1 (en) |
-
1996
- 1996-11-01 KR KR1019960051599A patent/KR100191855B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980033822A (en) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0149798B1 (en) | Semiconductor device and method of manufacture and lead frame | |
| KR100242994B1 (en) | Buttom lead frame and buttom lead frame for the use | |
| US5646831A (en) | Electrically enhanced power quad flat pack arrangement | |
| US6531765B2 (en) | Interdigitated capacitor design for integrated circuit lead frames and method | |
| KR100277438B1 (en) | Multi Chip Package | |
| US5252854A (en) | Semiconductor device having stacked lead structure | |
| JP2891692B1 (en) | Semiconductor device | |
| KR100604198B1 (en) | Semiconductor device and process for manufacturing the same | |
| US5121300A (en) | Lead frame and electronic device employing the same | |
| US7572678B2 (en) | Methods of making and using a floating lead finger on a lead frame | |
| US5834837A (en) | Semiconductor package having leads with step-shaped dimples | |
| KR100287827B1 (en) | Semiconductor device | |
| JP2007180077A (en) | Semiconductor device | |
| KR100191855B1 (en) | Semiconductor package having center pad lead frame structure thereof | |
| US20020153600A1 (en) | Double sided chip package | |
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
| KR20010059916A (en) | multi chip module semiconductor package | |
| KR100635386B1 (en) | Semiconductor chip package with high speed signal processing | |
| JP2002100719A (en) | Resin-sealed semiconductor device | |
| JP3132478B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4206177B2 (en) | Semiconductor device | |
| KR19990034731A (en) | Lead-on chip lead frames and packages using them | |
| JPH0529528A (en) | Semiconductor integrated circuit device and lead frame used for same | |
| KR100195506B1 (en) | Leadframe and semiconductor chip package using the same | |
| KR200169976Y1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |