JPH02166743A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02166743A JPH02166743A JP32234988A JP32234988A JPH02166743A JP H02166743 A JPH02166743 A JP H02166743A JP 32234988 A JP32234988 A JP 32234988A JP 32234988 A JP32234988 A JP 32234988A JP H02166743 A JPH02166743 A JP H02166743A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- package
- electrode pads
- bonding wires
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000011810 insulating material Substances 0.000 claims abstract description 7
- 230000002093 peripheral effect Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007665 sagging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に信頼性を改善
したパッケージ構造の半導体集積回路装置に関する。
したパッケージ構造の半導体集積回路装置に関する。
〔従来の技術］
従来、この種の半導体集積回路のパッケージ構造として
第５図に示すものが用いられている。同図（ａ）はキャ
ップを取着する前の状態の平面図、同図（ｂ）はそのＣ
−Ｃ線に沿う縦断面図である。
第５図に示すものが用いられている。同図（ａ）はキャ
ップを取着する前の状態の平面図、同図（ｂ）はそのＣ
−Ｃ線に沿う縦断面図である。
図において、セラミック等のパッケージ１のアイランド
に集積回路素子チップ２をマウントしており、この集積
回路素子チップ２に設けた電極パッド３と、パッケージ
１に設けた内部リード（ステッチ）４とをボンディング
ワイヤ５で接続している。
に集積回路素子チップ２をマウントしており、この集積
回路素子チップ２に設けた電極パッド３と、パッケージ
１に設けた内部リード（ステッチ）４とをボンディング
ワイヤ５で接続している。
〔発明が解決しようとする課題］
上述した従来の半導体集積回路装置は、電極バッド３と
パンケージ１のステッチ４とを接続したボンディングワ
イヤ５が弛んで集積回路素子チップ２の端部に接触する
ことがある。また、ボンディングワイヤ５が横方向に撓
んで隣接するワイヤ相互間で接触することもある。この
ため、集積回路素子チップの電極パッドとその端縁まで
の長さ及びボンディングワイヤ長が厳しく制限され、半
導体集積回路装置の設計の自由度が低下されるとともに
、装置の信頼性が低下されるという問題がある。
パンケージ１のステッチ４とを接続したボンディングワ
イヤ５が弛んで集積回路素子チップ２の端部に接触する
ことがある。また、ボンディングワイヤ５が横方向に撓
んで隣接するワイヤ相互間で接触することもある。この
ため、集積回路素子チップの電極パッドとその端縁まで
の長さ及びボンディングワイヤ長が厳しく制限され、半
導体集積回路装置の設計の自由度が低下されるとともに
、装置の信頼性が低下されるという問題がある。
本発明は信軌性を向上するとともに、設計の自由度を改
善することができる半導体集積回路装置を提供すること
を目的とする。
善することができる半導体集積回路装置を提供すること
を目的とする。
（課題を解決するための手段〕
本発明の半導体集積回路装置は、集積回路素子チップの
表面の電極パッドの外側に、絶縁材からなる突条を一体
に設け、該電極パッドとパッケージのステッチとを電気
接続するボンディングワイヤの中間部を支持するように
構成している。
表面の電極パッドの外側に、絶縁材からなる突条を一体
に設け、該電極パッドとパッケージのステッチとを電気
接続するボンディングワイヤの中間部を支持するように
構成している。
上述した構成では、突条によりボンディングワイヤの中
間部が支持されてその弛みや横方向の変形が防止され、
チップ端縁との短絡や隣接ワイヤとの短絡を防止できる
。
間部が支持されてその弛みや横方向の変形が防止され、
チップ端縁との短絡や隣接ワイヤとの短絡を防止できる
。
〔実施例］
次に、本発明を図面を参照して説明する。
第１図乃至第３図は本発明をＰ ＧＡ （Ｐｉｎ Ｇｒ
ｉｄＡｒｒａｙ）パッケージに適用した一実施例を示し
ており、第１図はキャンプを外した状態の平面図、第２
図はそのＡ−Ａ線に沿う縦断面図、第３図は底面図であ
る。
ｉｄＡｒｒａｙ）パッケージに適用した一実施例を示し
ており、第１図はキャンプを外した状態の平面図、第２
図はそのＡ−Ａ線に沿う縦断面図、第３図は底面図であ
る。
これらの図において、セラミック等からなるパッケージ
ｌのアイランドに集積回路素子チップ２を公知の技術に
よりマウントしている。この集積回路素子チップ２の表
面の周囲、即ち電極パッド３の周囲には上方に向けて突
出させた絶縁材からなる突条６を一体に形成している。
ｌのアイランドに集積回路素子チップ２を公知の技術に
よりマウントしている。この集積回路素子チップ２の表
面の周囲、即ち電極パッド３の周囲には上方に向けて突
出させた絶縁材からなる突条６を一体に形成している。
そして、電極パッド３とパッケージ１に設けたステッチ
４とをボンディングワイヤ５で電気接続している。なお
、７は外部ピンである。
４とをボンディングワイヤ５で電気接続している。なお
、７は外部ピンである。
この構成によれば、ボンディングワイヤ５の中間部は、
突条６によって支持されるため、ボンディングワイヤ５
が集積回路素子チップ２の端縁に接触することが防止で
き、その短絡が防止できる。
突条６によって支持されるため、ボンディングワイヤ５
が集積回路素子チップ２の端縁に接触することが防止で
き、その短絡が防止できる。
また、ボンディングワイヤ５の中間部を支持することで
、ボンディングワイヤ５に横方向の節度を与えることが
でき、隣接するボンディングワイヤ５との短絡をも防止
できる。
、ボンディングワイヤ５に横方向の節度を与えることが
でき、隣接するボンディングワイヤ５との短絡をも防止
できる。
したがって、ボンディングワイヤ５の長さや、集積回路
素子子ツブ２における電極パッド３と端縁までの長さの
制約を解消し、高信頼性で設計自由度の高い半導体集積
回路装置を得ることができる。
素子子ツブ２における電極パッド３と端縁までの長さの
制約を解消し、高信頼性で設計自由度の高い半導体集積
回路装置を得ることができる。
なお、この後にパッケージ１上に図外のキャップを封止
して半導体集積回路装置を完成している。
して半導体集積回路装置を完成している。
第４図は本発明の第２実施例を示しており、同図（ａ）
は平面図、同図（ｂ）はそのＢ−Ｂ線に沿う縦断面図で
ある。
は平面図、同図（ｂ）はそのＢ−Ｂ線に沿う縦断面図で
ある。
この実施例は、多くの入出力端子を必要とする半導体集
積回路装置に適用した例であり、集積回路素子チップ２
の上面の内周部に第１電極バツド３ａを配列し、外周部
に第２電極パツド３ｂを設けている。そして、これら第
１電極バツド３ａを囲むように絶縁材からなる第１の突
条６ａを、また第２電極バツド３ｂの外周に第２の突条
６ｂを夫々一体に形成している。
積回路装置に適用した例であり、集積回路素子チップ２
の上面の内周部に第１電極バツド３ａを配列し、外周部
に第２電極パツド３ｂを設けている。そして、これら第
１電極バツド３ａを囲むように絶縁材からなる第１の突
条６ａを、また第２電極バツド３ｂの外周に第２の突条
６ｂを夫々一体に形成している。
この構成において、集積回路素子チップ２の各電極パッ
ド３ａ、３ｂに対して夫々ボンディングワイヤ５を接続
し、パッケージ１のステッチ４に電気接続を行えば、各
ボンディングワイヤ５の中間部は夫々突条６ａ、６ｂに
より支持されて垂れが防止されるため、集積回路素子チ
ップ２の端縁との短絡を防止でき、かつ隣接するワイヤ
相互の短絡を防止できる。
ド３ａ、３ｂに対して夫々ボンディングワイヤ５を接続
し、パッケージ１のステッチ４に電気接続を行えば、各
ボンディングワイヤ５の中間部は夫々突条６ａ、６ｂに
より支持されて垂れが防止されるため、集積回路素子チ
ップ２の端縁との短絡を防止でき、かつ隣接するワイヤ
相互の短絡を防止できる。
なお、前記各実施例ではＰＧＡパッケージについて説明
したが、フラットパッケージ等のワイヤボンディング方
式を採用するパンケージについても同様に適用できる。
したが、フラットパッケージ等のワイヤボンディング方
式を採用するパンケージについても同様に適用できる。
以上説明したように本発明は、集積回路素子チップの電
極パッドの外側に絶縁材からなる突条を一体に設けてい
るので、この突条によって電極パッドとパッケージのス
テッチとを電気接続するボンディングワイヤの中間部を
支持することができ、その弛みや横方向の変形を防止し
て、チップ端縁との短絡や隣接ワイヤとの短絡を防止し
、信頼性を向上するとともに、素子チップの設計の制約
を解消してその自由度が改善できる効果がある。
極パッドの外側に絶縁材からなる突条を一体に設けてい
るので、この突条によって電極パッドとパッケージのス
テッチとを電気接続するボンディングワイヤの中間部を
支持することができ、その弛みや横方向の変形を防止し
て、チップ端縁との短絡や隣接ワイヤとの短絡を防止し
、信頼性を向上するとともに、素子チップの設計の制約
を解消してその自由度が改善できる効果がある。
第１図は本発明の第１実施例の平面図、第２図は第１図
のＡ−Ａ線に沿う縦断面図、第３図は第１図の底面図、
第４図は本発明の第２実施例を示し、同図（ａ）は平面
図、同図（ｂ）はそのＢＢ線断面図、第５図は従来構造
を示し、同図（ａ）は平面図、同図（ｂ）はそのＣ−Ｃ
線断面図である。 １・・・パッケージ、２・・・集積回路素子チップ、３
・・・電極パッド、３ａ・・・第１電極パツド、３ｂ・
・・第２電極パツド、４．４ａ、４ｂ・・・ステッチ、
５・・・ボンディングワイヤ、６・・・突条、６ａ・・
・第１の突条、６ｂ・・・第２の突条、７・・・外部リ
ード。 ２湧１禾對区ｙイＨ東）千・・フ゛ 第２ 図 第４ （ａ） （ｂ）
のＡ−Ａ線に沿う縦断面図、第３図は第１図の底面図、
第４図は本発明の第２実施例を示し、同図（ａ）は平面
図、同図（ｂ）はそのＢＢ線断面図、第５図は従来構造
を示し、同図（ａ）は平面図、同図（ｂ）はそのＣ−Ｃ
線断面図である。 １・・・パッケージ、２・・・集積回路素子チップ、３
・・・電極パッド、３ａ・・・第１電極パツド、３ｂ・
・・第２電極パツド、４．４ａ、４ｂ・・・ステッチ、
５・・・ボンディングワイヤ、６・・・突条、６ａ・・
・第１の突条、６ｂ・・・第２の突条、７・・・外部リ
ード。 ２湧１禾對区ｙイＨ東）千・・フ゛ 第２ 図 第４ （ａ） （ｂ）
Claims (1)
- １、表面に電極パッドを有する集積回路素子チップをパ
ッケージ内に搭載し、該パッケージのステッチと前記電
極パッドとをボンディングワイヤで電気接続してなる半
導体集積回路装置において、前記集積回路素子チップの
表面には電極パッドの外側に絶縁材からなる突条を一体
に設け、この突条により前記ボンディングワイヤの中間
部を支持することができるように構成したことを特徴と
する半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32234988A JPH02166743A (ja) | 1988-12-21 | 1988-12-21 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32234988A JPH02166743A (ja) | 1988-12-21 | 1988-12-21 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02166743A true JPH02166743A (ja) | 1990-06-27 |
Family
ID=18142650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32234988A Pending JPH02166743A (ja) | 1988-12-21 | 1988-12-21 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02166743A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03122536U (ja) * | 1990-03-27 | 1991-12-13 | ||
| JPH08330344A (ja) * | 1995-05-31 | 1996-12-13 | Nec Yamagata Ltd | 半導体装置 |
-
1988
- 1988-12-21 JP JP32234988A patent/JPH02166743A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03122536U (ja) * | 1990-03-27 | 1991-12-13 | ||
| JPH08330344A (ja) * | 1995-05-31 | 1996-12-13 | Nec Yamagata Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5715147A (en) | Semiconductor device having an interconnecting circuit board | |
| JPH09260436A (ja) | 半導体装置 | |
| JP3570165B2 (ja) | 表示装置 | |
| JPH02166743A (ja) | 半導体集積回路装置 | |
| JPS6010651A (ja) | 半導体装置 | |
| JP2810626B2 (ja) | 半導体装置 | |
| JPH04199563A (ja) | 半導体集積回路用パッケージ | |
| JPS62123744A (ja) | 半導体装置 | |
| JP2507855B2 (ja) | 半導体装置 | |
| JPH02216839A (ja) | 半導体装置 | |
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| JPH06326235A (ja) | 半導体装置 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JPS60101938A (ja) | 半導体装置 | |
| JPH04134853A (ja) | 半導体装置用リードフレーム | |
| JPH08250624A (ja) | 半導体装置およびその製造方法 | |
| JPS63283053A (ja) | 半導体装置のリ−ドフレ−ム | |
| JPH11297746A (ja) | 半導体装置 | |
| JPH0888310A (ja) | 樹脂封止半導体装置 | |
| JPH02177340A (ja) | 半導体装置 | |
| JPS61125054A (ja) | 半導体装置 | |
| JPH0567646A (ja) | 半導体集積回路装置 | |
| JPH0290635A (ja) | 樹脂封止型半導体装置のリードフレーム | |
| JPH01214029A (ja) | 半導体パッケージ | |
| JPS625648A (ja) | 集積回路用パツケ−ジ |