JPS61163654A - 半導体装置用リ−ドフレ−ムおよびそれを用いた半導体装置 - Google Patents

半導体装置用リ−ドフレ−ムおよびそれを用いた半導体装置

Info

Publication number
JPS61163654A
JPS61163654A JP60003876A JP387685A JPS61163654A JP S61163654 A JPS61163654 A JP S61163654A JP 60003876 A JP60003876 A JP 60003876A JP 387685 A JP387685 A JP 387685A JP S61163654 A JPS61163654 A JP S61163654A
Authority
JP
Japan
Prior art keywords
package
center
die pad
lead frame
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60003876A
Other languages
English (en)
Other versions
JPH0732223B2 (ja
Inventor
Kazunari Michii
一成 道井
Hideyoshi Yano
矢野　栄喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60003876A priority Critical patent/JPH0732223B2/ja
Publication of JPS61163654A publication Critical patent/JPS61163654A/ja
Publication of JPH0732223B2 publication Critical patent/JPH0732223B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パッケージの中心にリード全音するＤＩＬ　
（デュアル・インライン）形樹脂封止型パッケージ構造
の半導体装置、特にメモリＩＣ用リードフレームおよび
それを用いた半導体装置に関し、さらに詳述すればメモ
リＩＣ用リードフレームおよび半導体素子（以下チップ
と略称する）のパターンに関するものでるる。
〔従来の技術〕
メモリＩＣは高集積度化が進み、年々チップサイズが大
きくなってきているが、パッケージサイズに制限がるる
場合のチップサイズはパッケージの短手方向より長手方
向に対して大きくなり、現在、パッケージ長手方向のチ
ップサイズが１０ｍｍを超えるものがでてきている。
また、メモリＩＣ素子の中央部分はメモリセルで占めら
れている起め、外部リード接続用の内部電極（ポンディ
ングパッド）はチップ長手方向の両サイドに設けられて
いる。
このようにチックの長さが１０ｍｍｔ−超えるようなメ
モリＩＣｔパッケージの中央にリードを有するＤＩＬ形
樹脂封止型パッケージ（１８ピン。
２２ピンのようにパッケージ片側のリード総数が奇数と
なるもの）に適用し次場合、組立工程で次のような問題
が生じる。第２図に示すパッケージサイズが３００ミル
で１８ピンＤＩＬ形樹脂封止をパッケージ片例にめげて
説明する。
第２図Ｈ＋３−ドフレームに１０ｍｍのチップを搭載し
ワイヤリングしたものでろる。ここで、リードフレーム
１は、チップを搭載するためのダイスパッド２と、この
ダイスパッド２の両＠から引き出され次叉持枠３と、ダ
イスパッド２の両＠全挾むように多数設けられたリード
４１〜４−１８から構成され、この各リード４．〜４−
１８が図示しないダムバーで互に連結されると共に、こ
のダムバーが図示しない枠状のフレームで連結されてい
る。このようなリードフレーム１に対し、ダイスパッド
２上にメモリＩＣ用の上記チップ５を搭載したのち、こ
のチップ５上の中央部分にるるメモリセル６全除く長手
方向の両サイドに設けられ念内部電極７とその周囲にろ
る各リード４１〜４−１８　との間でワイヤ８全介して
ワイヤリングして接続がなされている。なお、リードフ
レーム１上の破線で示す符号９はモールドラインであり
、このモールドライン９が上記チップ５を樹脂封止する
ためのパッケージサイズに相当し、そのパッケージ・ダ
イスパッドセンター葡符号Ａ−Ａ’でボしている。
〔発明が解決しようとする問題点〕
ところで、上記構成のＤＩＬ形パッケージにおいて、パ
ッケージの中央に位置するり−ド４−５および、リード
４−１４　のリード先端は隣り合うリード４−４　およ
びリード４−１３に越えて先に伸ばすことはできない。
それというのもフレーム製作上リードとリードの間隔は
フレームの板厚以上必要でるり、リード４−５　　およ
び４−１４のリード先端がリード４−４　　および４−
１３に超えるにはパッケージ短平方向のチップサイズを
極めて小さくしなければならないため、現寮的には困難
である。
この結果、リード４−５　　お工び４−１４に配線され
るワイヤ長さは極めて長くなるため、ワイヤ８がリード
４−１＋４１３　やダイスパッド２に接触し易いという
問題が生じ、ワイヤリング作業が不安定なものとなり、
また信頼性上大きな問題となる。
本発明は、上記の問題点上解決するためになされたもの
でるり、ワイヤリングを容易にして信頼性を高めた半導
体装置用リードフレームおよびそれｔ用いた半導体装置
全提供するものでめる。
Ｌ問題点を解決するための手段〕 本発明に係る半導体装置用リードフレームは、パッケー
ジの中心にリードを有するＤＩＬ形樹脂封止温パッケー
ジにおいて、パッケージの長手方向に対するダイスパッ
ドセンターをパッケージセンターより少なくとも０．７
　ｍｍ以上離してダイスパッドの位ａｔ−ずらせたもの
でるる。
また、本発明の別の発明に係る半導、＃装置は、上記リ
ードフレーム全周い、該リードフレーム上に搭載されか
つパッケージ中央に位置するリードの各々と対応する２
個の内部電極が同一端面に配置されたチップを具備し、
この半導体素子の各内部電極とパッケージ中央に位置す
る各リードとをそれぞれワイヤを介して接続するように
し几ものでるる。
〔作用〕
本発明においては、リードフレームのダイスパッドにチ
ップ全搭載した場合、パッケージ中央に位置するリード
に接続するワイヤ長さ會ダイスパッドセンターとパッケ
ージセンターのズレ量だけ短かくすることができる。
〔冥施例〕 以下、本発明全図面に示す＊ｍ例に基いて説明する。
第１図は本発明の一実施例によるリードフレームにチッ
プ全ワイヤリングした１８ビンＤＩＬ形パツケージ構造
のメモ１ＪＩｃ’を示す主要平面図でるる。この！！抱
例では、チップを搭載するためのダイスパッド２と、こ
のダイスパッド２の両側から引き出された支持枠３と、
ダイスパッド２の両側全快むように多数膜けられ次リー
ド４−１〜４−１８と、この各リード４−１〜４−１ｓ
ｋ互に連結するダムバーおよびフレームからリードフレ
ーム１が構成されている点は上記した従来の第２図に示
すものと同様でるるか、このリードフレーム１のダイス
パッド２のセンター（チップセンター）Ｃ−Ｃ′がパッ
ケージセンターＢ−Ｂ’　から１．２７　ｍｍ離れてい
る。そして、パッケージセンターＢ−Ｂ’に位置するリ
ード４−５　および４−１４　にワイヤ８を介してそれ
ぞれ接続されるチップ５上の２個の内部電極Ｔが同一端
面に配置されている。なお、図中、第２図と同一符号は
同一また相当部分を示す。
このように、パッケージの長手方向に対するダイスパッ
ドセンター〇−Ｃ”ｋパッケージラインＢ−Ｂ　’　　
より１．２７　ｍｍ離し、パッケージ中央に位置するり
−ド４−５　および４−１４にワイヤ８を介して接続さ
れる２個の内部電極Ｔを同一端面に配置することにより
、リードフレーム１のダイスパッド２に上記サイズのチ
ップ５を搭載しワイヤリングした場合、前記各リード４
−５お工び４−１４に接続されるワイヤ８の長さは、ダ
イスパッドセンター〇−Ｃ’とパッケージセンターＢ−
Ｂ’Ｏズレ量だけ短かくなる。これによって、ワイヤリ
ング作業が容易に行なえ、ワイヤ８のダイスパッド２な
どへの接触もなく、信頼性向上がはかれる。
なお、ダイスパッド２のズレ量として１ＩＪ−ドビツチ
の１７２．即ち１．２７　ｍｍが最もワイヤ長を短かく
できるが、１．２７ｍｍに特に限定するものではなく、
ワイヤ長さ、ワイヤリングの容易さを考慮してズレ量ｔ
−０，７ｍｍ　ｍ　Ｋに変更してもよい。
〔発明の効果〕
以上説明し次ように本発明によれば、リードフレームの
ダイスパッド位１１にパッケージに対して変更するとい
う簡単な構成によってワイヤ長金短かくできるので、ワ
イヤリング作業が容易になると共に、信頼性向上がはか
れる効果がるる。
【図面の簡単な説明】
第１図は本発明の一冥施例によるリードフレームにチッ
プ全ワイヤリングし次ＤＩＬ形パッケージ構造のメモ＋
７　ＩＣＱ主要平面図、第２図は従来例によるリードフ
レームにチップをワイヤリングし７ｔ−ＤＩＬ形パッケ
ージ構造のメモＩＪＩＣの主要平面図でるる。 ｌ　＠＠ＩＩ・ＩＪ−）”７レーム、２・・―・ダイス
パッド）３＠・・・支持枠ｓ　　４１””　４１ａ　　
拳・・・リード、５・・・拳半導体素子（チップ）、６
・・・・メモリセル、Ｔ・・・・内部電極、８・φ・・
ワイヤ、９１１・・・モールドライン、Ａ−Ａ’　　・
・・・パッケージ・ダイスパッドセンタ、Ｂ−Ｂ’　　
・・・・パッケージセンター、ｃ−ｃ’−−・・ダイス
パッドセンター。

Claims (2)

    【特許請求の範囲】
  1. （１）パッケージの中心にリードを有するＤＩＬ形樹脂
    封止型パッケージにおいて、パッケージの長手方向に対
    するダイスパッドのセンターがパッケージセンターより
    少なくとも０．７ｍｍ以上離れていることを特徴とする
    半導体装置用リードフレーム。
  2. （２）パッケージの中心にリードを有するＤＩＬ形樹脂
    封止型パッケージにおいて、パッケージの長手方向に対
    するダイスパッドのセンターがパッケージセンターより
    少なくとも０．７ｍｍ以上離れたリードフレームと、こ
    のリードフレームのダイスパッドに搭載されかつパッケ
    ージ中央に位置するリードの各々と対応する２個の内部
    電極が同一端面に配置された半導体素子を具備し、この
    半導体素子の各内部電極とパッケージ中央に位置する各
    リードとをそれぞれワイヤを介して接続してなることを
    特徴とする半導体装置。
JP60003876A 1985-01-11 1985-01-11 半導体装置 Expired - Lifetime JPH0732223B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60003876A JPH0732223B2 (ja) 1985-01-11 1985-01-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60003876A JPH0732223B2 (ja) 1985-01-11 1985-01-11 半導体装置

Publications (2)

Publication Number Publication Date
JPS61163654A true JPS61163654A (ja) 1986-07-24
JPH0732223B2 JPH0732223B2 (ja) 1995-04-10

Family

ID=11569385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60003876A Expired - Lifetime JPH0732223B2 (ja) 1985-01-11 1985-01-11 半導体装置

Country Status (1)

Country Link
JP (1) JPH0732223B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593243A (en) * 1979-01-04 1980-07-15 Nec Corp Semiconductor device
JPS58195453U (ja) * 1982-06-22 1983-12-26 富士通株式会社 リ−ドフレ−ム
JPS59125644A (ja) * 1982-12-29 1984-07-20 Fujitsu Ltd 半導体装置
JPS6010651A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593243A (en) * 1979-01-04 1980-07-15 Nec Corp Semiconductor device
JPS58195453U (ja) * 1982-06-22 1983-12-26 富士通株式会社 リ−ドフレ−ム
JPS59125644A (ja) * 1982-12-29 1984-07-20 Fujitsu Ltd 半導体装置
JPS6010651A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JPH0732223B2 (ja) 1995-04-10

Similar Documents

Publication Publication Date Title
KR960002498B1 (ko) 반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module)
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JP4146290B2 (ja) 半導体装置
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
KR100325189B1 (ko) Loc패키지구조를갖는플라스틱으로봉지된반도체장치
JP2001345412A (ja) 半導体装置および半導体装置の製造方法
JP2007180077A (ja) 半導体装置
JPS61163654A (ja) 半導体装置用リ−ドフレ−ムおよびそれを用いた半導体装置
KR970001891B1 (ko) 반도체장치와 반도체장치의 제조방법
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
JP3078526B2 (ja) 樹脂封止型半導体装置
JPH10200036A (ja) 集積回路用超ファインピッチリードフレーム
JP3178203B2 (ja) 半導体装置用リードフレーム
KR100575859B1 (ko) 볼 그리드 어레이 패키지
KR100192329B1 (ko) 반도체소자 패키지 공정용 리드 프레임
JP2000058738A (ja) リードフレーム及び半導体装置
JP3383475B2 (ja) 半導体装置およびその製造に用いるリードフレーム
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
JPH0547819A (ja) 半導体装置
JP2941479B2 (ja) 半導体装置
JPH11150134A (ja) 半導体装置
JP2006019531A (ja) 半導体装置及びその製造方法
JPH04287959A (ja) リードフレーム
JPH02181453A (ja) 半導体装置
JPH0327563A (ja) 半導体装置