JPH0327563A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0327563A
JPH0327563A JP1161702A JP16170289A JPH0327563A JP H0327563 A JPH0327563 A JP H0327563A JP 1161702 A JP1161702 A JP 1161702A JP 16170289 A JP16170289 A JP 16170289A JP H0327563 A JPH0327563 A JP H0327563A
Authority
JP
Japan
Prior art keywords
lead
lead frame
frame
semiconductor device
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1161702A
Other languages
English (en)
Inventor
Harumi Mizunashi
水梨　晴美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1161702A priority Critical patent/JPH0327563A/ja
Publication of JPH0327563A publication Critical patent/JPH0327563A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にリードフレームを用い
たパッケージ構造の半導体装置に関する。
〔従来の技術〕
従来、この種の半導体装置は、第３図（ａ）に内部構造
の一部平面図を示し、第３図（ｂ）に全体構造の縦断面
図を示すように、一枚の金属板を加工したリードフレー
ム２１を利用して構威されている。即ち、リードフレー
ム２ｌは素子搭載部２２に半導体素子１０を載置，固定
し、ボンディングワイヤ２５を用いて内部リード２３に
電気接続を行っている。そして、これらを樹脂２６で封
止してパッケージを構成し、前記内部リード２３と一体
の外部リード２４を樹脂パッケージ２６外に突出させて
いる。
〔発明が解決しようとする課題〕
上述した従来の半導体装置では、リードフレーム２１は
厚さ０．１〜０．２ｍｍ程度の金属板をプレス加工等に
より形威しているため、この加工精度等の条件により隣
接する内部リード２３間の間隔の低減には限界がある。
このため、半導体素子１０側で多ピン化を進めても、リ
ードフレーム側で多ピン化の限界が生じ、多ピン半導体
装置を構戒ずる上での障害になっている。
また、従来の半導体装設では、内部ＩＪ　−　１’　２
　３は素子搭載部２２を囲むように方形に配列している
ため、角部においてボンディングワイヤ２５の長さが長
くなり、１つのリードフレームに搭載できる半導体素子
の大きさの下限を上げる原因となっている。
本発明は多ピン化を進めるとともに、搭載可能な半導体
素子の小型化を可能にした半導体装置を提供することを
目的とする。
〔課題を解決するための手段〕
本発明の半導体装置は、複数枚のリードフレームを絶縁
膜を介して積層するとともに、各リードフレームの内部
リードをリード配列方向にずらして平面配置している。
そして、一のリードフレームに搭載した半導体素子と各
内部リードとをそれぞれボンディングワイヤで電気接続
している。
〔作用〕
この構或では、半導体装置全体としてのリード間寸法を
、各リードフレームの加工精度よりも低減して高密度化
を実現し、かつ半導体素子の角部でのボンディングワイ
ヤの接続を不要として搭載する素子の小型化を可能とす
る。
〔実施例〕
次に、本発明を図面を参照して説明する。
第１図（ａ）及び（ｂ）は本発明の第１実施例を示して
おり、第ｌ図（ａ）は内部構造の一部を示す平面図、第
１図（ｂ）は全体構造の縦断面図である。
図において、１は１枚の金属板を加工して形成した第１
のリードフレームであり、その中央部には素子搭載部２
を形威し、半導体素子１０を搭載している。また、リー
ドフレーム１の内部リー１３は前記素子搭載部２の周囲
に配設している。この内部リード３には外部リード４を
一休に形或している。
一方、５は第２のリードフレームであり、前記第１のリ
ードフレーム１の上側に絶縁膜８を介して一体的に固着
している。この第２のリードフレーム５は、内部リード
６及び外部リード７のみを有しており、その内部リード
６は、前記第１のリードフレーム１の内部リード３の先
端部よりも外側の位置において、前記素子搭載部２の周
囲に配置している。また、この内部リード６は第１のリ
ードフレーム１の内部リード３の隣接リード間の位置に
配設している。
なお、前記第ｌ及び第２のリードフレーム１，５は、例
えば厚さ０．１ｍｍの４２合金を用いており、絶縁膜８
には厚さ０．１ｍｍのポリイもドフィルムを用いている
。
そして、前記半導体素子１０のボンディングパッド１０
ａと各内部リード３．６とをそれぞれボンディングワイ
ヤ９で電気的に接続し、かつエボキシ系熱硬化性樹脂等
の樹脂１１により封止してパッケージを構威している。
この場合、各リードフレームの外部リード４．７は、交
互に配列し、かつパッケージ樹脂１ｌから突出される箇
所で同一平面上に位置されるように構威している。
この構或によれば、第１及び第２の各リードフレーム１
．５の内部リード３．６が交互に配列されてボンディン
グワイヤ９で半導体素子１０に接続されるため、各リー
ドフレーム１．５の微細加工が困難な場合でも、内部リ
ードの実質的なピッチを低減し、高密度化が可能となる
。例えば、それぞれのリードフレームの内部リード３．
６のピッチ寸法が０．３ｍｍの場合には、半導体装置全
体ではその半分の０．１５ｍｍとなり、２倍の高密度化
が実現できる。
また、１つの半導体装”ｆｆｃこおける内部リード数を
２倍にできるため、ピン数が少ない小型の半導体素子を
搭載する際には、素子搭載部２の角に位置する内部リー
ドを使用する必要はなく、ボンディングワイヤが長くな
ることを防止する。
第２図は本発明の第２実施例の全体断面図であり、第ｌ
実施例と同一部分には同一符号を付してある。
この実施例では、第１のリードフレーム１に絶縁膜８を
介して第２のリードフレーム５を重ね、更にこの上に絶
縁膜ｌ２を介して第３のリードフレーム１３を重ねてい
る。そして、それぞれの内部リードを素子搭載部２の周
囲において順序的に配列し、各内部リードと半導体素子
１０とをそれぞれボンディングワイヤ９により接続して
いる。
この実施例によれば、実質的なリードピッチを１つのリ
ードフレームのりードピッチの約１／３に低減でき、第
１実施例よりも更に高密度化を達或できる。
なお、本発明はセラξツク等のパッケージで構成される
半導体装置にも適用することが可能である。
〔発明の効果〕
以上説明したように本発明は、複数枚のリードフレーム
を積層しかつそれぞれの内部リードをリード配列方向に
ずらして平面配置しているので、半導体装置全体として
のリード間寸法を各リードフレームの加工精度よりも低
減して高密度な半導体装置を構或できる。また、小型の
半導体素子を搭載する際には、素子搭載部の角部の内部
リードを使用する必要がなくなり、ボンディングワイヤ
が長くなることによる短絡を防止し、極めて小型の半導
体素子の搭載を可能にする効果もある。
【図面の簡単な説明】
第１図（ａ）は本発明の第１実施例の内部構造を示す要
部の平面図、第１図（ｂ）は第１実施例の全体＋Ｉ４　
３＋’ｊの縦断面図、第２図は本発凹の第２実施例の全
体構造の縦断面図、第３図（ａ）は従来の半導体装置の
内部構造を示す一部の平面図、第３図（ｂ）は従来の半
導体装置の全体構造の縦断面図である。 １・・・第１のリードフレーム、２・・・素子搭載部、
３・・・内部リード、４・・・外部リード、５・・・第
２のリードフレーム、６・・・内部リード、７・・・外
部リート、８・・・絶縁膜、９・・・ボンディングワイ
ヤ、１０・・・半導体素子、１１・・・パッケージ樹脂
、１２・・・絶縁膜、１３・・・第３のリードフレーム
、２１・・・リードフレーム、２２・・・素子搭載部、
２３・・・内部リード、２４・・・外部リード、２５・
・・ボンディングワイヤ、２６・・・樹脂。 第２ 図 （ａ） 第３ 図

Claims (1)

    【特許請求の範囲】
  1. １、複数枚のリードフレームを絶縁膜を介して積層する
    とともに、各リードフレームの内部リードをリード配列
    方向にずらして平面配置し、一のリードフレームに搭載
    した半導体素子と前記各内部リードとをそれぞれボンデ
    ィングワイヤで電気接続したことを特徴とする半導体装
    置。
JP1161702A 1989-06-23 1989-06-23 半導体装置 Pending JPH0327563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1161702A JPH0327563A (ja) 1989-06-23 1989-06-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1161702A JPH0327563A (ja) 1989-06-23 1989-06-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH0327563A true JPH0327563A (ja) 1991-02-05

Family

ID=15740249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1161702A Pending JPH0327563A (ja) 1989-06-23 1989-06-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH0327563A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61159403A (ja) * 1984-11-16 1986-07-19 アライド・コロイド・リミテツド 水溶性ポリマーの製造法
US5382546A (en) * 1992-03-23 1995-01-17 Hitachi, Ltd. Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173749A (ja) * 1986-01-27 1987-07-30 Mitsubishi Electric Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173749A (ja) * 1986-01-27 1987-07-30 Mitsubishi Electric Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61159403A (ja) * 1984-11-16 1986-07-19 アライド・コロイド・リミテツド 水溶性ポリマーの製造法
US5382546A (en) * 1992-03-23 1995-01-17 Hitachi, Ltd. Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same

Similar Documents

Publication Publication Date Title
JP4674113B2 (ja) 半導体装置及びその製造方法
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
JP3516608B2 (ja) 半導体装置
KR960002498B1 (ko) 반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module)
KR970006529B1 (ko) 반도체 장치
JPH04307943A (ja) 半導体装置
JPS6348430B2 (ja)
JPS61248541A (ja) 半導体装置
JPS6046040A (ja) 半導体装置
JPH10189653A (ja) 半導体素子およびこの半導体素子を有する回路モジュール
JPH0327563A (ja) 半導体装置
JPS59107551A (ja) 半導体装置
JPH0461152A (ja) 半導体装置
JP3016049B2 (ja) 半導体装置
JPS60200559A (ja) メモリモジュール
JPH02143449A (ja) 半導体封止容器
JPS6276661A (ja) 樹脂封止型半導体装置
JP2561005B2 (ja) 半導体装置
JPH04372161A (ja) 半導体装置
JP2949951B2 (ja) 半導体装置
JPH0888310A (ja) 樹脂封止半導体装置
JPS6081852A (ja) 半導体装置
JPS6047448A (ja) 半導体集積回路装置
JPH0311643A (ja) 樹脂封止型半導体装置
JPH02156662A (ja) 樹脂封止型半導体装置