KR20020045495A - 봉지형 반도체 장치 및 이에 사용되는 리드 프레임 - Google Patents

봉지형 반도체 장치 및 이에 사용되는 리드 프레임 Download PDF

Info

Publication number
KR20020045495A
KR20020045495A KR1020010037908A KR20010037908A KR20020045495A KR 20020045495 A KR20020045495 A KR 20020045495A KR 1020010037908 A KR1020010037908 A KR 1020010037908A KR 20010037908 A KR20010037908 A KR 20010037908A KR 20020045495 A KR20020045495 A KR 20020045495A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
semiconductor device
internal
mold resin
Prior art date
Application number
KR1020010037908A
Other languages
English (en)
Inventor
미스미카즈유키
미치이카즈나리
히라타요시히로
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20020045495A publication Critical patent/KR20020045495A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

LOC형 반도체 장치는, 다이 패드(3) 상에 다이 패드 재료(4)를 개재시키고 반도체 칩(1)이 고정되어 있다. 이 반도체 칩(1)에 설치된 패드의 근방까지 연장한 내부 리드(2a)를 포함하는 리드(2)가 설치된다. 내부 리드(2a)와 반도체 칩(1)의 사이에는, 반도체 칩(1)의 4 코너에 대응한 위치에 테이프 부재(8)가 설치된다. 테이프 부재(8)는 내부 리드(2a)측에만 접착 고정되고, 반도체 칩(1)측에 대해서는 접착 고정되지 않고서 간단히 반도체 칩(8)의 표면에 접촉된다. 이에 따라, 본 발명은 몰드 수지에 의해 반도체 칩부와 내부 리드부를 봉지할 때에, 내부 리드와 반도체 칩이 지나치게 접근하는 것을 용이하게 방지할 수 있는 봉지형 반도체 장치를 얻을 수 있다.

Description

봉지형 반도체 장치 및 이에 사용되는 리드 프레임{SEALED SEMICONDUCTOR DEVICE AND LEAD FRAME USED FOR THE SAME}
본 발명은, 봉지형 반도체 장치 및 이에 사용되는 리드 프레임에 관한 것으로, 특히, 내부 리드와 반도체 칩의 간격을 대략 일정하게 유지할 수 있는 봉지형 반도체 장치와, 그 봉지형 반도체 장치에 사용되는 리드 프레임에 관한 것이다.
수지에 의해 반도체 칩을 봉지한 종래의 봉지형 반도체 장치의 일례로서, LOC(Lead On Chip)형 반도체 장치에 관해서 설명한다. LOC형 반도체 장치에서는, 반도체 칩의 대략 중앙 부근에 패드가 형성되고, 그 패드의 근방까지 연장한 내부 리드를 구비함으로써, 반도체 칩의 측면에 위치하는 리드에 와이어를 본딩하는 구조와 비교하여, 보다 사이즈가 큰 반도체 칩을 탑재할 수 있는 이점이 있다.
도 28에 나타낸 것처럼, LOC형 반도체 장치는, 다이 패드(die pad, 103) 상에 다이 패드 재료(104)를 개재시키고 반도체 칩(101)이 고정되어 있다. 그 반도체 칩(101)에 설치된 패드(도시하지 않음)의 근방까지 연장한 내부 리드(102a)를 포함하는 리드(102)가 설치된다. 내부 리드(102a)의 선단 부분과 패드는, 금선(105)에 의해 와이어 본딩되어 있다. 그리고, 반도체 칩(101)과 내부 리드(102a)는, 몰드 수지(106)에 의해 봉지된다.
그러나, 이 LOC형 반도체 장치는, 도 29에 나타낸 것처럼, 반도체 칩(101)과 내부 리드(102a)를 금형 내에 장착하여 몰드 수지(106)에 의해 봉지할 때에, 반도체 칩(101)의 상면측을 흐르는 몰드 수지(106a)와 하면측을 흐르는 몰드 수지(106b)의 유동 저항의 차이에 의거하여, 반도체 칩(101)이 내부 리드(102a)의 측에 쉬프트 할 경우가 있었다.
이 때문에, 내부 리드(102a)와 반도체 칩(101)의 표면이 지나치게 접근하여 양자간의 용량이 변동하고, 입력신호와 출력신호의 타이밍이 어긋나는 경우가 있었다.
이러한, 몰드 수지에 의한 봉지시에 내부 리드(102a)와 반도체 칩(101)의 표면과의 접근을 방지하는 LOC형 반도체 장치로서, 예를 들면, 일본국 특개평 6-169052호 공보에 기재된 LOC형 반도체 장치가 있다. 이 LOC형 반도체 장치는, 도30에 나타낸 것처럼, 반도체 칩(101)과 내부 리드(102a)의 사이에 절연층(107)이 설치된다.
이 절연층(107)은, 모든 내부 리드(102a)와 반도체 칩(101)의 사이에 개재하 도록 내부 리드(102a)가 설치되어 있는 방향(지면과 대략 직교하는 방향)을 따라서연속적으로 형성된다. 각 내부 리드(102a)와 절연층(107)의 사이 및 절연층(107)과 반도체 칩(101)의 사이는 접착제에 의해 접착 고정된다.
이 LOC형 반도체 장치에 의하면, 반도체 칩(101)과 내부 리드(102a)의 사이에 절연층(107)이 설치됨으로써, 몰드 수지에 의해 봉지할 때에, 반도체 칩(101)이 내부 리드(102a) 측으로 쉬프트 하는 경우가 없어진다.
이에 따라, 내부 리드(102a)와 반도체 칩(101)의 표면이 지나치게 접근하여 양자간의 용량이 변동하는 일이 없어지게 되어, 입력신호와 출력신호의 타이밍이 어긋나는 것을 억제할 수 있다.
그러나, 특개평 6-169052호 공보에 기재된 LOC형 반도체 장치는, 이하에 나타낸 것 같은 문제점이 있었다. 이 LOC형 반도체 장치는, 절연재(107)와 반도체 칩(101)을 접착시키기 위해서, 약 150∼200℃의 온도를 기초로 위쪽으로부터 내부 리드(102a)를 반도체 칩(101) 측으로 꽉 누르거나, 또는 내부 리드(102a)와 반도체 칩(101)을 상하 반전시켜, 위쪽으로부터 반도체 칩(101)을 내부 리드(102a) 측으로 꽉 누를 필요가 있었다.
이 때문에, 내부 리드(102a) 또는 반도체 칩(101)을 꽉 누르기 위한 생산 설비가 필요해져, 생산비용이 상승하는 경우가 있었다.
또한, 절연재(107)로서는 수지 필름을 사용할 수 있지만, 수지 필름은 일반적으로 흡습성이 높다고 하는 성질이 있다. 절연재(107)가 흡수한 수분은, 수지 봉지된 반도체 장치를 기판에 장착할 때의 열에 의해서 증발하게 된다. 이때, 몰드 수지(106)에 크랙이 발생하는 경우가 있었다.
특히, 절연층(107)은, 내부 리드(102a)가 설치되어 있는 방향(지면과 대략 직교하는 방향)을 따라서 연속적으로 형성되어, 내부 리드(102a)나 반도체 칩(101)의 접촉면적이 비교적 크기 때문에 흡수하는 수분의 양도 많아진다. 그 때문에, 이러한 수분이 증발할 때에 몰드 수지(106)에 크랙이 보다 발생하기 쉽게 되는 경향에 있었다.
본 발명은 상기 문제점을 해결하기 위해서 이루어진 것으로, 하나의 목적은, 몰드 수지에 의해 봉지할 때에, 부가적인 생산 설비를 필요로 하지 않고 내부 리드와 반도체 칩이 지나치게 접근하는 것을 용이하게 방지함과 동시에, 기판에 장착할 때 등의 열에 의해서 몰드 수지에 크랙이 발생하는 것이 억제되는 봉지형 반도체 장치를 제공하는 것이고, 다른 목적은, 그와 같은 봉지형 반도체 장치에 사용되는 리드 프레임을 제공하는 것이다.
도 1은 본 발명의 실시예 1에 따른 LOC형 반도체 장치의 일 단면도,
도 2는 동 실시예에서의 LOC형 반도체 장치에 사용되는 리드의 평면 패턴을 도시한 도면,
도 3은 동 실시예에 있어서, 도 2에 나타낸 리드를 포함하는 리드 프레임을 나타낸 평면도,
도 4는 동 실시예에 있어서, 금형 내에 몰드 수지를 충전하는 공정을 나타낸 단면도,
도 5는 동 실시예에 있어서, 도 4에 나타낸 공정 후에 수행하는 공정을 도시한 도면,
도 6은 본 발명의 실시예 2에 따른 LOC형 반도체 장치의 일 단면도,
도 7은 동 실시예에 있어서, 도 6에 나타낸 LOC형 반도체 장치의 부분 사시도,
도 8은 동 실시예에 있어서, 제 1 변형예에 따른 LOC형 반도체 장치의 일 단면도,
도 9는 동 실시예에 있어서, 도 8에 나타낸 LOC형 반도체 장치의 부분 사시도,
도 10은 동 실시예에 따른 LOC형 반도체에 사용된 리드의 평면 패턴을 도시한 도면,
도 11은 동 실시예에 있어서, 제 2 변형예에 따른 LOC형 반도체 장치의 부분 사시도,
도 12는 동 실시예에 있어서, 제 3 변형예에 따른 LOC형 반도체 장치의 부분 사시도,
도 13은 동 실시예에 있어서, 제 4 변형예에 따른 LOC형 반도체 장치의 부분 사시도,
도 14는 동 실시예에 있어서, 제 5 변형예에 따른 LOC형 반도체 장치의 부분 사시도，
도 15는 동 실시예에 있어서, 제 6 변형예에 따른 LOC형 반도체 장치의 부분 사시도,
도 16은 동 실시예에 있어서, 제 7 변형예에 따른 LOC형 반도체 장치의 부분 사시도,
도 17은 동 실시예에 있어서, 제 8 변형예에 따른 LOC형 반도체 장치의 일 단면도,
도 18은 동 실시예에 있어서, 제 9 변형예에 따른 LOC형 반도체 장치의 일 단면도,
도 19는 본 발명의 실시예 3에 따른 LOC형 반도체 장치의 부분 사시도,
도 20은 동 실시예에 있어서, 변형예에 따른 LOC형 반도체 장치의 부분 사시도,
도 21은 동 실시예에 따른 LOC형 반도체에 사용되는 리드의 평면 패턴을 도시한 도면,
도 22는 본 발명의 실시예 4에 따른 LOC형 반도체 장치의 일 단면도,
도 23은 동 실시예에 있어서, 도 22에 나타낸 LOC형 반도체 장치의 부분 사시도,
도 24는 동 실시예에 있어서, 변형예에 따른 LOC형 반도체 장치의 일 단면도,
도 25는 동 실시예에 있어서, 도 24에 나타낸 LOC형 반도체 장치의 부분 사시도,
도 26은 본 발명의 실시예 5에 따른 LOC형 반도체 장치의 일 단면도,
도 27은 동 실시예에 있어서, 변형예에 따른 LOC형 반도체 장치의 일 단면도,
도 28은 종래의 LOC형 반도체 장치의 일 단면도,
도 29는 금형 내에 수지를 충전하는 공정에서의 문제점을 설명하기 위한 일 단면도,
도 30은 다른 종래의 LOC형 반도체 장치의 일 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 반도체 칩2 : 리드
2a∼2i : 내부 리드3 : 다이 패드
3a∼3c : 돌기부4 : 다이 패드 재료
5 : 금선6 : 몰드 수지
7 : 리드 프레임8 : 테이프 부재
9 : 패드10 : 주입구
11 : 소자 비형성 영역
본 발명의 일 국면에 있어서의 봉지형 반도체 장치는, 반도체 칩부와 이 반도체 칩부의 표면상에 연장되는 내부 리드부를 포함한 리드 프레임부를 갖는 봉지형 반도체 장치에 있어서, 반도체 칩부 및 내부 리드부 중 한쪽에 고정되고, 다른 쪽에는 고정되지 않고 접촉함으로써, 반도체 칩부와 내부 리드부를 소정의 간격으로 유지시키는 유지 부재를 구비한다.
이 봉지형 반도체 장치에 의하면, 유지 부재가 반도체 칩부 및 내부 리드부중 한쪽에 고정되고 다른 쪽에는 고정되지 않고 접촉함으로써, 종래의 봉지형 반도체 장치와 비교하면, 유지 부재를 반도체 칩부와 내부 리드부의 양쪽에 고정하기 위한 부가적인 설비를 필요로 하지 않고, 몰드 수지에 의해 봉지할 때에 내부 리드부와 반도체 칩부가 지나치게 접근하는 것을 비교적 용이하게 방지할 수 있다.
그 유지 부재 재료로서는, 내부 리드부에 접착 고정된 테이프 부재를 포함하는 것이 바람직하고, 특히, 그와 같은 테이프 부재가 반도체 칩부의 주변 부분의 영역에 배치되는 것이 바람직하다.
이 경우에는, 종래의 봉지형 반도체 장치와 비교하여 테이프 부재와 반도체 칩부의 접촉면적이 대폭 감소하기 때문에, 테이프 부재가 흡수하는 수분의 양도 감소하게 된다. 이에 따라, 수분의 증발에 따라서 몰드 수지에 크랙이 발생하는 것을 억제할 수 있다.
또한, 유지 부재로서는, 내부 리드부에 설치되어 반도체 칩부 측을 향하여 돌출한 제 1 돌출부를 포함하는 것이 바람직하고, 특히, 그와 같은 제 1 돌출부는 내부 리드부를 구부려서 형성되는 것이 바람직하다.
이 경우에는, 부가적인 부재를 필요로 하지 않고서 내부 리드부의 절곡에 의해 용이하게 내부 리드부와 반도체 칩부가 지나치게 접근하는 것을 방지할 수 있다.
더욱 바람직하게는, 내부 리드로서는, 절곡에 의해서 산의 부분이 반도체 칩부에 접촉하고 있다.
이 경우에는, 반도체 칩의 표면에 손상이 생기는 것을 억제할 수 있다.
또한, 바람직하게는, 내부 리드부는, 반도체 칩부와 전기적으로 접속되는 원래의 내부 리드와 더미(dummy)의 내부 리드를 포함하고, 그 제 1 돌출부는 더미의 내부 리드에 형성된다.
원래의 내부 리드에 제 1 돌출부가 설치된 경우에는, 와이어 본딩을 할 때에, 제 1 돌출부가 반도체 칩부의 표면에 손상을 미치게 되지만, 와이어 본딩을 하지 않은 더미의 내부 리드에 제 1 돌출부를 설치함으로써, 그와 같은 손상을 방지할 수 있다.
바람직하게는, 반도체 칩부는 대략 구형으로, 원래의 내부 리드는 대략 구형(rectangular)으로 된 반도체 칩부의 대향하는 1조의 변측으로부터 반도체 칩부의 대략 중앙 부근에 형성된 패드부를 향하여 배치되고, 더미의 내부 리드는, 대향하는 1조의 변과는 대략 직교하는 방향으로 대향하는 다른 조의 변측으로부터 반도체 칩부를 향하여 배치되어 있다.
이 경우에는, 봉지형 반도체 장치에 사용하는 리드 프레임으로서, 원래의 내부 리드의 일련의 패턴과는 별개로 더미의 내부 리드가 배치되기 때문에, 원래의 내부 리드의 패턴이 더미의 내부 리드의 패턴에 의한 제약을 받는 것이 억제된다.
또한, 바람직하게는, 제 1 돌출부는 반도체 칩부의 주변부분의 영역에 접촉하고 있다.
이 경우에는, 반도체 칩부로의 손상을 억제할 수 있다.
또한, 바람직하게는, 반도체 칩부는, 반도체 칩 본체와 그 반도체 칩 본체를탑재한 다이 패드를 포함하고, 제 1 돌출부는 다이 패드에 접촉한다.
이 경우에는, 반도체 칩부로의 손상을 완전히 제거할 수 있다.
또한, 반도체 칩부는, 반도체 칩 본체와 그 반도체 칩 본체를 탑재한 다이 패드를 포함하고, 유지 부재로서는, 다이 패드에 고정되어 내부 리드부 측을 향하여 돌출한 제 2 돌출부를 포함하는 것이 바람직하다.
이 경우에도, 반도체 칩부에 손상을 주는 일 없이 반도체 칩부와 내부 리드부가 지나치게 접근하는 것을 방지할 수 있다.
바람직하게는, 유지 부재는, 반도체 칩부 및 내부 리드부를 몰드 수지에 의해서 봉지할 때에 몰드 수지의 주입구측과는 반대측에 적어도 위치하도록 형성된다.
이 경우에는, 반도체 칩부의 내부 리드가 배치된 측과는 반대측으로 흐르는 몰드 수지가 반도체 칩을 내부 리드가 배치된 측을 향하여 꽉 누르려고 하는 힘에 의해 변위를 가장 잘 받는 부분에 유지 부재가 설치됨으로써, 그 힘을 안정하게 받아낼 수 있다.
본 발명의 다른 국면에 있어서의 리드 프레임은, 상술한 반도체 칩부를 몰드 수지로 봉지한 봉지형 반도체 장치에 사용되는 리드 프레임에 있어서, 내부 리드부와 유지 리드부를 구비한다. 내부 리드부는, 반도체 칩부의 대략 중앙 부근에 설치된 패드부를 향하여 배치되고, 패드부와 전기적으로 접속된다. 유지 리드부는, 반도체 칩부에 접촉함으로써 반도체 칩부와 내부 리드를 소정 간격으로 유지한다.
이 리드 프레임에 의하면, 유지 리드부에 의해 부가적인 부재를 필요로 하지않고서 몰드 수지를 주입할 때의 몰드 수지의 흐름에 의거하여 반도체 칩부가 내부 리드에 지나치게 접근하는 것을 용이하게 방지할 수 있다.
그 유지 리드부는 내부 리드부를 포함하고, 유지 리드부에는 반도체 칩부 주변 영역에 대응하는 위치에 테이프 부재가 접착 고정되는 것이 바람직하다.
이 경우에는, 테이프 부재와 반도체 칩부의 접촉면적이 대폭 감소하기 때문에, 테이프 부재가 흡수하는 수분의 양도 감소하게 된다. 이에 따라, 몰드 수지에 의해서 봉지한 뒤에 수분의 증발에 따라서 몰드 수지에 크랙이 발생하는 것을 억제할 수 있다.
또한, 바람직하게는, 유지 리드부는 더미의 내부 리드부이다.
이 경우에는, 더미의 내부 리드에는 와이어 본딩을 하지 않기 때문에, 반도체 칩부에 손상이 생기는 것을 방지할 수 있다.
더욱 바람직하게는, 대략 구형의 반도체 칩부에 대하여, 내부 리드는, 대략 구형의 반도체 칩부의 대향하는 1조의 변측으로부터 패드부를 향하여 배치되고, 유지 리드부는, 대향하는 1조의 변과는 대략 직교하는 방향으로 대향하는 다른 조의 변측으로부터 반도체 칩부를 향하여 배치되어 있다.
이 경우에는, 원래의 내부 리드의 일련의 패턴과는 별개로 더미의 내부 리드가 배치되기 때문에, 원래의 내부 리드의 패턴이 더미의 내부 리드의 패턴에 의한 제약을 받는 것이 억제된다.
본 발명의 상술한 내용 및 다른 내용들, 특징, 국면 및 이점은 첨부도면과 관련할 경우 본 발명의 이하의 상세한 설명으로부터 더욱 명백해질 것이다.
[실시예]
(실시예 1)
본 발명의 실시예 1에 따른 LOC형의 봉지형 반도체 장치에 관하여 설명한다. 도 1에 나타낸 것처럼, LOC형 반도체 장치는, 다이 패드(3) 상에 다이 패드 재료(4)를 개재시키고 반도체 칩(1)이 고정되어 있다. 그 반도체 칩(1)에 설치된 패드(9)(도 2 참조) 근방까지 연장한 내부 리드(2a)를 포함하는 리드(2)가 설치된다. 내부 리드(2a)의 선단 부분과 패드(9)는 금선(5)에 의해 와이어 본딩된다.
내부 리드(2a)와 반도체 칩(1)의 사이에는, 테이프 부재(8)가 설치되어 있다. 이 테이프 부재(8)는 내부 리드(2a) 측에만 접착 고정되고, 반도체 칩(1)측에 대해서는 접착 고정되지 않고서, 간단히 반도체 칩(1)의 표면에 접촉하고 있을 뿐이다. 또한, 이 테이프 부재(8)는, 예를 들면 도 2에 나타낸 것처럼, 반도체 칩(1)의 4 코너에 위치하도록 설치된다. 그리고, 반도체 칩(1)과 내부 리드(2a)는, 몰드 수지(6)에 의해 봉지된다.
이때, 리드(2)는, 도 3에 나타낸 것처럼, 소정의 합금으로 이루어진 금속판(시이트 재료)을 펀칭하여 형성된 리드 프레임(7)으로부터 얻을 수 있다.
이 LOC형 반도체 장치는, 도 4에 나타낸 것처럼, 반도체 칩(1)과 내부 리드(2a)를 몰드 수지(6)에 의해 봉지할 때에, 반도체 칩(1)의 상측을 흐르는 몰드 수지 6a와 반도체 칩(1)의 하측을 흐르는 몰드 수지(6b)에 있어서, 유동저항에 차이가 생겨 반도체 칩(1)을 내부 리드(2a) 측으로 쉬프트시키는 힘이 작용하였다고해도, 내부 리드(2a)와 반도체 칩(1)의 사이에는, 테이프 부재(8)가 설치됨으로써, 반도체 칩(1)이 내부 리드(2a)에 접근하는 것을 저지할 수 있다.
이때, 몰드 수지를 금형 내에 충전할 때에 반도체 칩(1)을 내부 리드(2a)로부터 멀어지는 방향으로 쉬프트 시키지 않기 때문에, 반도체 칩이 내부 리드(2a)의 측으로 쉬프트 하는 힘이 작용하도록 반도체 칩(1) 하측의 몰드 수지(6b)의 흐름을, 반도체 칩(1) 상측의 몰드 수지(6a)의 흐름보다도 향상시키는 구조로 하는 것이 바람직하다.
이에 따라, 도 5에 나타낸 것처럼, 몰드 수지가 금형 내에 완전히 충전된 뒤에 있어서, 반도체 칩(1)과 내부 리드(2a)의 간격이 유지되고, 반도체 칩(1)과 내부 리드(2a)가 지나치게 접근하는 것이 방지된다. 그 결과, 반도체 칩(1)과 내부 리드(2a) 사이의 용량이 변동하는 것에 기인하는 입출력신호의 타이밍이 어긋나는 것을 억제할 수 있다.
또한, 도 2에 나타낸 것처럼, 이 LOC형 반도체 장치는, 반도체 칩(1)과 내부 리드(2a)의 간격을 유지시키는 테이프 부재(8)는, 이 경우 반도체 칩(1)의 4 코너에 대응하는 위치에 설치된다. 그 때문에, 종래의 LOC형 반도체 장치와 같이, 내부 리드가 설치되어 있는 방향을 따라서 연속적으로 절연층이 형성된 구조와 비교하면, 테이프 부재(8)가 설치되는 영역이 대폭 감소되게 된다.
이에 따라, 테이프 부재(8)에 의해서 흡수되는 수분의 양도 대폭 감소한다. 또한, 테이프 부재(8)와 내부 리드(2a) 및 반도체 칩(1)과의 접촉면적도 작아진다. 그 결과, 수지 봉지된 LOC형 반도체 장치를 기판에 장착할 때 등의 리드(2)를 전도하는 열에 의해서 증발한 수분의 양도 필연적으로 적어지고, 몰드 수지(6)에 크랙이 발생하는 것을 확실히 억제할 수 있다.
또한, 테이프 부재(8)는 내부 리드 측에 접착 고정되어 있을 뿐이고 테이프 부재(8)를 반도체 칩(1) 측에 접착시킬 필요가 없기 때문에, 미리 테이프 부재가 접착된 리드 프레임을 적용함으로써, 반도체 칩(1) 측에 테이프 부재를 접착하기 위한 설비도 불필요해진다.
이때, 상술한 LOC형 반도체 장치는 테이프 부재(8)를 반도체 칩(1)의 4 코너에 대응하는 위치에 설치하였지만, 몰드 수지(6)를 금형에 주입할 때에 생기는 반도체 칩(1)을 내부 리드 측에 쉬프트 시키려고 하는 힘은, 몰드 수지를 주입하기 위한 주입구와는 반대측의 반도체 칩(8)의 부분에 작용하기 쉽기 때문에, 주입 게이트(10)로부터 가장 떨어진 곳에 적어도 1개소 설치함으로써, 내부 리드(2a)와 반도체 칩(1)의 간격을 유지할 수 있다.
(실시예 2)
본 발명의 실시예 2에 따른 LOC형 반도체 장치와 이에 사용되는 리드 프레임에 관해서 설명한다. 도 6 및 도 7에 나타낸 것처럼, 이 LOC형 반도체 장치에서는, 리드(2)는, 반도체 칩(1)의 표면에 접촉하는 절곡부가 형성된 리드(2b)를 갖는다. 이때, 이외의 구성에 관해서는 실시예 1에서 설명한 도 1에 나타낸 LOC형 반도체 장치와 마찬가지기 때문에, 동일 부재에는 동일 부호를 부여하여 그 설명을 생략한다.
리드(2b)에서는, 내부 리드(2a)와 반도체 칩(1)의 간격이 약 60∼120㎛가 되도록, 그 선단 부분이 반도체 칩(1)을 향하여 절곡되어 반도체 칩(1)의 표면에 접촉한다. 그리고, 이 리드(2b)는 몰드 수지에 의해서 봉지할 때에, 몰드 수지를 금형 내에 주입하기 위한 주입구와는 반대측의 위치에 설치된다.
실시예 1에서 설명한 것처럼, 몰드 수지(6)를 금형에 주입할 때에 생기는 반도체 칩(1)을 내부 리드(2a) 측에 쉬프트 시키고자 하는 힘에 의해 몰드 수지를 주입하기 위한 주입구와는 반대측의 반도체 칩(1) 부분이 가장 큰 변위를 받게 된다.
이 LOC형 반도체 장치에 의하면, 내부 리드(2b)의 선단 부분이 반도체 칩(1)의 표면에 접촉하고, 더구나, 이 내부 리드(2b)가 몰드 수지를 주입하기 위한 주입구와는 반대측에 설치됨으로써, 반도체 칩(1)이 내부 리드(2a)에 접근하는 것을 효과적으로 저지할 수 있다.
이때, 이 경우도, 실시예 1에서 설명한 것처럼, 몰드 수지를 금형 내에 충전할 때에 반도체 칩(1)을 내부 리드(2a)에서 멀어지는 방향으로 쉬프트 시키지 않기 때문에, 반도체 칩(1)이 내부 리드(2a) 측으로 쉬프트 하는 힘이 작용하도록, 반도체 칩(1) 하측의 몰드 수지의 흐름을, 반도체 칩(1) 상측의 몰드 수지의 흐름보다도 향상시키는 구조로 해두는 것이 바람직하다.
또한, 이 LOC형 반도체 장치에서는, 반도체 칩(1)과 내부 리드(2a)의 간격은 리드 그 자체에 의해서 유지된다. 이 때문에, 실시예 1에서 설명한 LOC형 반도체 장치와 비교하면, 흡습성을 갖는 테이프 부재를 갖고 있지 않기 때문에, LOC형 반도체 장치를 기판에 장착할 때 등의 리드(2)를 전도한 열에 의해서 증발하는 수분은 거의 없고, 몰드 수지(6)에 크랙이 발생하는 경우가 없게 된다.
다음으로, 이 실시예에 따른 LOC형 반도체 장치의 제 1 변형예에 관해서 설명한다. 도 8 및 도 9에 나타낸 것처럼, 제 1 변형예에 따른 LOC형 반도체 장치는, 특히, 반도체 칩(1)의 표면을 향하여 일단 절곡되고, 그 절곡된 부분의 선단이 더욱 위쪽을 향하여 절곡된 내부 리드(2c)가 설치된다.
이 LOC형 반도체 장치에 의하면, 절곡된 내부 리드(2c)의 산의 부분이 반도체 칩(1)의 표면에 접촉한다. 이 때문에, 반도체 칩(1)의 표면을 향하여 간단히 절곡되어 선단이 반도체 칩(1)의 표면에 접촉한 내부 리드(2b)와 비교하면, 반도체 칩(1)의 표면에 손상이 주어지는 것을 억제할 수 있다.
이러한 내부 리드(2b, 2c)로서는, 와이어 본딩이 행해지는 원래의 내부 리드와는 별도의 더미의 내부 리드인 것이 바람직하다. 도 10은, 이러한 더미의 내부 리드(2b, 2c)를 구비한 리드(2)의 평면 구조의 일례를 나타낸다. 도 10에 나타낸 것처럼, 이 경우 더미의 내부 리드(2b, 2c)는 가장 끝에 설치된다.
다음으로, 이 실시예에 따른 LOC형 반도체 장치의 제 2 변형예에 관해서 설명한다. 도 11에 나타낸 것처럼, 제 2 변형예에 따른 LOC형 반도체 장치는, 도 6 및 도 7에 나타낸 내부 리드(2b)를 2선 구비하고, 2선의 내부 리드(2b)는, 반도체 칩(1)에 설치된 패드(도시하지 않음)를 끼워서 대항하는 위치에 각각 설치된다.
마찬가지로, 이 실시예의 제 3 변형예에 따른 LOC형 반도체 장치는, 도 12에 나타낸 것처럼, 도 8 및 도 9에 나타낸 내부 리드(2c)를 2선 구비하고, 내부 리드(2c)는, 반도체 칩(1)에 설치된 패드(도시하지 않음)를 끼워서 대항하는 위치에 각각 설치된다.
이와 같이, 제 2 변형예 및 제 3 변형예에 각각 관련된 LOC형 반도체 장치는, 반도체 칩(1)의 표면과 접촉한 내부 리드가 2선이 설치된다. 이에 따라, 그와 같은 내부 리드가 1선인 경우와 비교하면, 몰드 수지를 충전할 때에 반도체 칩(1)이 내부 리드(2a) 측에 접근하는 것을 보다 확실히 저지할 수 있다.
다음으로, 이 실시예에 따른 LOC형 반도체 장치의 제 4 변형예에 관해서 설명한다. 도 13에 나타낸 것처럼, 제 4 변형예에 따른 LOC형 반도체 장치는, 도 6 및 도 7에 나타낸 내부 리드(2b)를 4선 구비하고, 반도체 칩(1)의 대략 4 코너에 대응하는 위치에 설치된다. 즉, 몰드 수지를 주입하기 위한 주입구에 가장 먼 위치와, 가장 가까운 위치에 각각 2선씩 설치된다.
마찬가지로, 이 실시예의 제 5 변형예에 따른 LOC형 반도체 장치는, 도 14에 나타낸 것처럼, 도 8 및 도 9에 나타낸 내부 리드(2c)가, 주입구에 가장 먼 위치와, 가장 가까운 위치에 각각 2선씩 설치된다.
이와 같이, 제 4 변형예 및 제 5 변형예에 각각 관련된 LOC형 반도체 장치는, 반도체 칩(1)의 표면과 접촉하는 내부 리드가, 주입구에 가장 먼 위치와, 가장 가까운 위치에 각각 2개씩 설치되어 있다. 이에 따라, 몰드 수지를 충전할 때에 반도체 칩(1)이 내부 리드(2a) 측에 접근하는 것을 가장 확실히 저지할 수 있다.
다음으로, 이 실시예에 따른 LOC형 반도체 장치의 제 6 변형예에 관해서 설명한다. 도 15에 나타낸 것처럼, 제 6 변형예에 따른 LOC형 반도체 장치는, 도 6 및 도 7에 나타낸 내부 리드(2b)의 선단 부분은, 반도체 칩(1)의 표면에서 반도체소자가 형성되어 있지 않은 소자 피형성 영역(11)에 접촉한다.
마찬가지로, 이 실시예의 제 7 변형예에 따른 LOC형 반도체 장치는, 도 16에 나타낸 것처럼, 도 8 및 도 9에 나타낸 내부 리드(2c)의 선단 부분은, 반도체 칩(1)의 표면에서 반도체소자가 형성되어 있지 않은 소자 피형성 영역(11)에 접촉한다.
이와 같이, 제 6 변형예 및 제 7 변형예에 각각 관련된 LOC형 반도체 장치는, 내부 리드는 반도체 소자가 형성되어 있지 않은 반도체 칩(1)의 표면에 접촉하고 있다. 이에 따라, 내부 리드가 소자가 형성되어 있는 영역에 접촉하는 경우와 비교하면, 반도체 칩(1)에 형성된 반도체소자에 관해서는 회로에 손상을 주는 것을 억제할 수 있다.
또한, 지금까지 설명한 LOC형 반도체 장치는, 내부 리드의 선단 부분이 절곡되어 반도체 칩의 표면에 형성된 패드의 근방에 접촉하는 형태이었다. 이 밖에, 예를 들면 도 17에 나타낸 제 8 변형예에 따른 LOC형 반도체 장치나, 도 18에 나타낸 제 9 변형예에 따른 LOC형 반도체 장치와 같이, 반도체 칩(1)의 주변부분에 대응하는 위치에 접촉한 절곡 부분을 갖는 내부 리드(2d, 2e)를 설치한 LOC형 반도체 장치이어도 된다.
이들 LOC형 반도체 장치에 의하면, 소정의 내부 리드(2d, 2e)는 반도체 칩(1)의 주변부분에 접촉함으로써, 반도체 칩(1)의 표면에 형성된 회로(도시하지 않음) 등에 손상이 미치는 것을 확실히 저지할 수 있다.
(실시예 3)
본 발명의 실시예 3에 따른 LOC형 반도체 장치와 이에 사용되는 리드 프레임에 관해서 설명한다.
도 19 및 도 20에 각각 나타낸 것처럼, 이들 LOC형 반도체 장치에서는, 리드(2)는 선단 부분이 절곡된 내부 리드(2f, 2g)를 각각 갖고 있다. 그 내부 리드(2f, 2g)에서는, 반도체 칩(1)의 표면상에 설치된 와이어 본딩된 내부 리드(2a)가 연장되는 방향과 대략 직교하는 방향으로 연장된 부분이 반도체 칩(1)의 표면에 접촉한다.
구체적으로는, 와이어 본딩된 내부 리드(2a)는, 대략 구형의 반도체 칩(1)의 긴 변측에 배치되어 있는 데 대하여, 내부 리드(2f, 2g)는, 각각 반도체 칩(1)의 몰드 수지를 주입하기 위한 주입구와는 반대측의 짧은 변측에 배치되어 있다. 이에 따라, 실시예 2에서 설명한 것처럼, 반도체 칩(1)이 내부 리드(2)에 접근하는 것을 효과적으로 저지할 수 있다.
특히, 이 LOC형 반도체 장치는, 도 21에 나타낸 것처럼, 사용된 리드 프레임(2)으로서는, 각각 와이어 본딩이 행해지는 일련의 내부 리드의 그룹과는 별개로 반도체 칩의 표면에 접근하는 내부 리드(2f, 2g)를 갖고 있으면 좋다. 특히, 이 경우에는, 도 10에 도시된 리드 프레임의 경우와 비교하여, 리드 프레임에서의 와이어 본딩이 행해지는 내부 리드의 배치 패턴의 자유도를 높일 수 있다.
(실시예 4)
본 발명의 실시예 4에 따른 LOC형 반도체 장치에 관해서 설명한다. 실시예2, 3에서 설명한 LOC형 반도체 장치는, 특정한 내부 리드를 반도체 칩 그 자체에 접촉시킴으로써, 내부 리드와 반도체 칩의 간격을 유지하고 있다.
이 실시예에 따른 LOC형 반도체 장치는, 도 22 및 도 23에 나타낸 것처럼, 내부 리드(2h)는, 그 선단 부분이 반도체 칩(1)을 얹어 놓은 다이 패드(3)의 긴 변측에 접촉하도록 배치되어 있다. 이와 같이, 내부 리드(2h)를 다이 패드(3)의 긴 변측에 접촉시키기 위해서, 다이 패드(3)의 짧은 변의 길이는 반도체 칩(1)의 짧은 변의 길이보다도 길게 되어 있다.
한편, 다이 패드(3)의 긴 변의 길이는 반도체 칩(1)의 긴 변의 길이보다도 짧게 설정되어 있다. 이것은, 다이 패드(3)의 짧은 변의 길이가 반도체 칩(1)의 짧은 변의 길이보다도 길기 때문에, 반도체 칩(1)의 긴 변에 평행한 다이 패드(3)의 긴 변의 길이를 반도체 칩(1)의 긴 변의 길이보다도 짧게 함으로써, 몰드 수지를 충전할 때에 반도체 칩(1)의 하측을 흐르는 몰드 수지의 유동저항을 하강시키고, 이 부분에서 몰드 수지의 흐름을 반도체 칩(1)의 상측에서의 몰드 수지의 흐름보다도 향상시키며, 반도체 칩(1)을 내부 리드(2h) 측으로 쉬프트 시키기 때문이다. 즉, 몰드 수지를 금형 내에 충전할 때에 반도체 칩(1)을 내부 리드(2h)로부터 멀어지는 방향으로 쉬프트 시키지 않도록 하기 때문이다.
이 LOC형 반도체 장치에 의하면, 내부 리드(2h)의 선단 부분이 반도체 칩(1)을 얹어 놓은 다이 패드(3)에 접촉함으로써, 반도체 칩(1)의 표면에는 조금도 손상이 생기는 경우가 없게 된다.
이때, LOC형 반도체 장치에 사용되는 리드 프레임으로서는, 도 10에 나타낸 것 같은 와이어 본딩이 행해지는 일련의 내부 리드와 동시에 다이 패드에 접촉한 내부 리드가 설치된 것이 바람직하다.
다음으로, 본 실시예에 따른 LOC형 반도체 장치의 변형예에 관해서 설명한다. 변형예에 따른 LOC형 반도체 장치는, 도 24 및 도 25에 나타낸 것처럼, 내부 리드(2i)는, 그 선단 부분이 반도체 칩(1)을 얹어 놓은 다이 패드(3)의 짧은 변측에 접촉하도록 배치되어 있다. 이와 같이, 내부 리드(2i)를 다이 패드(3)의 짧은 변측에 접촉시키기 위해서, 다이 패드(3)의 긴 변의 길이는 반도체 칩(1)의 긴 변의 길이보다도 길게 되어 있다.
한편, 다이 패드(3)의 짧은 변의 길이는 반도체 칩(1)의 짧은 변의 길이보다도 짧게 설정되어 있다. 이것은, 상술한 것처럼, 다이 패드(3)의 긴 변의 길이는 반도체 칩(1)의 긴 변의 길이보다도 길기 때문에, 다이 패드(3)의 짧은 변의 길이를 반도체 칩(1)의 짧은 변의 길이보다도 짧게 함으로써, 몰드 수지를 충전할 때에 반도체 칩(1)의 하측을 흐르는 몰드 수지의 유동저항을 하강시키고, 이 부분에서의 몰드 수지의 흐름을 반도체 칩(1) 상측에서의 몰드 수지의 흐름보다도 향상시키며, 반도체 칩(1)을 내부 리드(2i) 측으로 쉬프트 시키기 때문이다.
이 LOC형 반도체 장치에 의해서도, 내부 리드(2i)의 선단 부분이 다이 패드(3)에 접촉함으로써, 반도체 칩(1)의 표면에는 조금도 손상이 생기는 일이 없게 된다.
또한, 이 LOC형 반도체 장치에 사용되는 리드 프레임으로서는, 도 21에 나타낸 것과 같은 와이어 본딩이 행해지는 일련의 내부 리드와는 별개로, 다이 패드에 접촉하는 내부 리드가 설치된 것이 바람직하다.
(실시예 5)
본 발명의 실시예 5에 따른 LOC형 반도체 장치에 관해서 설명한다. 실시예 4에서 설명한 LOC형 반도체 장치는, 특정한 내부 리드를 반도체 칩이 탑재된 다이 패드에 접촉시킴으로써, 내부 리드와 반도체 칩의 간격을 유지하고 있다.
이 실시예에 따른 LOC형 반도체 장치는, 도 26에 나타낸 것처럼, 다이 패드(3)에 설치된 돌출 형상부(3a, 3b)의 선단 부분이 내부 리드(2a)에 접촉하도록 구성되어 있다. 특히, 돌출 형상부(3a, 3b)는 반도체 칩(1)의 긴 변측(지면에 대략 수직한 방향)에 배치되어 내부 리드(2a)에 접촉한다. 이와 같이, 내부 리드에 접촉하는 돌출 형상부(3a, 3b)를 다이 패드(3)에 설치하기 위해서, 다이 패드(3)의 짧은 변의 길이는 반도체 칩(1)의 짧은 변의 길이보다도 길게 되어 있다.
한편, 반도체 칩(1)의 긴 변에 평행한 다이 패드(3)의 변의 길이는, 반도체 칩(1)의 긴 변의 길이보다도 짧게 설정되어 있다. 이것은, 실시예 4에서 설명한 것처럼, 다이 패드(3)의 짧은 변의 길이가 반도체 칩(1)의 짧은 변의 길이보다도 길기 때문에, 다이 패드(3)의 긴 변의 길이를 반도체 칩(1)의 긴 변의 길이보다도 짧게 함으로써, 몰드 수지를 충전할 때에 반도체 칩(1)의 하측을 흐르는 몰드 수지의 유동저항을 하강시키고, 이 부분에서의 몰드 수지의 흐름을 반도체 칩(1)의 상측에서의 몰드 수지의 흐름보다도 향상시키며, 반도체 칩(1)을 내부 리드(2a) 측으로쉬프트 시키기 때문이다.
이 LOC형 반도체 장치에 의하면, 돌출 형상부(3c)의 선단 부분이 내부 리드(2a)에 접촉함으로써, 반도체 칩(1)의 표면에는 조금도 손상이 생기는 일이 없게 된다. 이때, 돌출 형상부(3a, 3b)를 접촉시키는 방법으로서는, 돌출 형상부 3a와 같이 간단히 선단을 내부 리드에 접촉시키거나, 또는 돌출 형상부 3b와 같이 절곡된 산의 부분을 내부 리드(2a)에 접촉시키도록 하여도 된다.
다음으로, 본 실시예의 LOC형 반도체 장치의 변형예에 관해서 설명한다. 변형예에 따른 LOC형 반도체 장치는, 도 27에 나타낸 것처럼, 다이 패드(3)에 설치된 돌출 형상부(3c)의 선단 부분이 내부 리드(2a)에 접촉하도록 구성되어 있다. 특히, 돌출 형상부(3c)는 반도체 칩(1)의 짧은 변측(지면에 대략 평행한 방향)에 배치되어 내부 리드에 접촉한다. 이와 같이, 내부 리드(2a)에 접촉한 돌출 형상부(3c)를 다이 패드(3)에 설치하기 위해서, 다이 패드(3)의 긴 변의 길이는 반도체 칩(1)의 긴 변의 길이보다도 길게 되어 있다.
한편, 다이 패드(3)의 짧은 변의 길이는 반도체 칩(1)의 짧은 변의 길이보다도 짧게 설정되어 있다. 이것은, 이미 설명한 것처럼, 다이 패드(3)의 긴 변의 길이가 반도체 칩(1)의 긴 변의 길이보다도 길기 때문에, 다이 패드(3)의 짧은 변의 길이를 반도체 칩(1)의 짧은 변의 길이보다도 짧게 함으로써, 몰드 수지를 충전할 때에 반도체 칩(1)의 하측을 흐르는 몰드 수지의 유동저항을 하강시키고, 이 부분에서의 몰드 수지의 흐름을 반도체 칩(1)의 상측에서의 몰드 수지의 흐름보다도 향상시키며, 반도체 칩(1)을 내부 리드 측으로 쉬프트 시키기 때문이다.
이 LOC형 반도체 장치에 의하면, 돌출 형상부(3c)의 선단 부분이 내부 리드에 접촉함으로써, 반도체 칩(1)의 표면에는 조금도 손상이 생기는 일이 없게 된다.
여기서 개시된 실시예는 모든 점의 예시에 있어서, 제한적인 것이 아니라고 생각해야 한다. 본 발명은 상기한 설명이 아니고 특허청구의 범위에 의해서 나타내어 특허청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경을 포함한다.
본 발명의 일 국면에 있어서의 봉지형 반도체 장치에 의하면, 유지 부재가 반도체 칩부 및 내부 리드부 중 한쪽에 고정되고 다른 쪽에는 고정되지 않고서 접촉함으로써, 종래의 봉지형 반도체 장치와 비교하면, 유지 부재를 반도체 칩부와 내부 리드부의 양쪽에 고정하기 위한 부가적인 설비를 필요로 하지 않고서, 몰드 수지에 의해 봉지할 때에 내부 리드부와 반도체 칩부가 지나치게 접근하는 것을 비교적 용이하게 방지할 수 있다.
그 유지 부재 재료로서는, 내부 리드부에 접착 고정된 테이프 부재를 포함하는 것이 바람직하고, 특히, 그와 같은 테이프 부재가 반도체 칩부의 주변부분의 영역과 반도체 칩부의 사이에 설치됨으로써, 이 경우에는, 종래의 봉지형 반도체 장치와 비교하여 테이프 부재와 반도체 칩부의 접촉면적이 대폭 감소하므로, 테이프 부재가 흡수하는 수분의 양도 감소하게 된다. 이에 따라, 수분의 증발에 따라 몰드 수지에 크랙이 발생하는 것을 억제할 수 있다.
또한, 유지 부재로서는, 내부 리드부에 설치되어 반도체 칩부 측을 향하여돌출한 제 1 돌출부를 포함하는 것이 바람직하고, 특히, 그와 같은 제 1 돌출부는 내부 리드부를 구부림에 따라 형성됨으로써, 이 경우에는, 부가적인 부재를 필요로 하지 않고서 내부 리드부의 절곡에 의해 용이하게 내부 리드부와 반도체 칩부가 지나치게 접근하는 것을 방지할 수 있다.
더욱 바람직하게는, 내부 리드는, 절곡에 의해서 산의 부분이 반도체 칩부에 접촉함으로써, 반도체 칩의 표면에 손상이 생기는 것을 억제할 수 있다.
또한, 바람직하게는, 내부 리드부는, 반도체 칩부와 전기적으로 접속되는 원래의 내부 리드와 더미의 내부 리드를 포함하고, 그 제 1 돌출부는 더미의 내부 리드에 형성됨으로써, 제 1 돌출부가 반도체 칩부의 표면에 손상을 미치게 하는 것을 방지할 수 있다.
바람직하게는, 반도체 칩부는 대략 구형으로, 원래의 내부 리드는 대략 구형으로 된 반도체 칩부의 대향하는 1조의 변측으로부터 반도체 칩부의 대략 중앙부근에 형성된 패드부를 향하여 배치되고, 더미의 내부 리드는, 대향하는 1조의 변과는 대략 직교하는 방향으로 대향하는 다른 조의 변측으로부터 반도체 칩부를 향하여 배치됨으로써, 봉지형 반도체 장치에 사용하는 리드 프레임으로서는, 원래의 내부 리드의 일련의 패턴과는 별개로 더미의 내부 리드가 배치되기 때문에, 원래의 내부 리드의 패턴이 더미의 내부 리드의 패턴에 의한 제약을 받는 것이 억제된다.
또한, 바람직하게는, 제 1 돌출부는 반도체 칩부의 주변부분의 영역에 접촉함으로써, 반도체 칩부로의 손상을 억제할 수 있다.
또한, 바람직하게는, 반도체 칩부는, 반도체 칩 본체와 그 반도체 칩 본체를탑재하는 다이 패드를 포함하고, 제 1 돌출부는 다이 패드에 접촉함으로써, 반도체 칩부로의 손상을 완전히 제거할 수 있다.
또한, 반도체 칩부는, 반도체 칩 본체와 그 반도체 칩 본체를 탑재한 다이 패드를 포함하고, 유지 부재는, 다이 패드에 고정되어 내부 리드부 측을 향하여 돌출한 제 2 돌출부를 포함함으로써, 반도체 칩부에 손상을 주는 일없이 반도체 칩부와 내부 리드부가 지나치게 접근하는 것을 방지할 수 있다.
바람직하게는, 유지 부재는, 반도체 칩부 및 내부 리드부를 몰드 수지에 의해서 봉지할 때에 몰드 수지의 주입구 측과는 반대측에 적어도 위치하도록 형성됨으로써, 몰드 수지가 반도체 칩을 내부 리드가 배치된 측을 향하여 꽉 누르고자 하는 힘에 의해 변위를 가장 잘 받는 부분에 유지 부재가 설치되어, 그 힘을 안정하게 받아낼 수 있다.
본 발명의 다른 국면에 있어서의 리드 프레임에 의하면, 유지 리드부에 의해 부가적인 부재를 필요로 하지 않고서, 몰드 수지를 주입할 때의 몰드 수지의 흐름에 의거하여 반도체 칩부가 내부 리드에 지나치게 접근하는 것을 용이하게 방지할 수 있다.
그 유지 리드부는 내부 리드부를 포함하고, 유지 리드부에는 반도체 칩부의 주변 영역에 대응하는 위치에 테이프 부재가 접착 고정되어 있는 것이 바람직하고, 이 경우에는, 테이프 부재와 반도체 칩부의 접촉면적이 대폭 감소하기 때문에, 칩 부재가 흡수하는 수분의 양도 감소하게 된다. 이에 따라, 몰드 수지에 의해서 봉한 뒤에 수분의 증발에 따라 몰드 수지에 크랙이 발생하는 것을 억제할 수 있다.
또한, 바람직하게는, 유지 리드부는 더미의 내부 리드부로써, 더미의 내부 리드에는 와이어 본딩이 행해지지 않기 때문에, 반도체 칩부에 손상이 생기는 것을 방지할 수 있다.
더욱 바람직하게는, 대략 구형의 반도체 칩부에 대하여, 내부 리드는, 대략 구형의 반도체 칩부의 대향하는 1조의 변측 다이 패드부를 향하여 배치되고, 유지 리드부는, 대향하는 1조의 변과는 대략 직교하는 방향으로 대향하는 다른 조의 변측으로부터 반도체 칩부를 향하여 배치됨으로써, 원래의 내부 리드의 일련의 패턴과는 별개로 더미의 내부 리드가 배치되기 때문에, 원래의 내부 리드의 패턴이 더미의 내부 리드의 패턴에 의한 제약을 받는 것이 억제된다.

Claims (3)

  1. 반도체 칩부(1, 3)와, 이 반도체 칩부(1, 3)의 표면상에 연장되는 내부 리드부(2a∼2i)를 포함한 리드 프레임부(2)를 갖는 봉지형 반도체 장치에 있어서,
    상기 반도체 칩부(1, 3) 및 상기 내부 리드부(2a∼2i) 중 한쪽에 고정되고, 다른 쪽에는 고정되지 않고서 접촉함으로써, 상기 반도체 칩부(1, 3)와 상기 내부 리드부(2a∼2i)를 소정의 간격으로 유지시키는 유지 부재(2b∼2i, 3a∼3c, 8)를 구비한 봉지형 반도체 장치.
  2. 제 1 항에 있어서,
    상기 유지 부재는, 상기 내부 리드부(2a)에 접착 고정된 테이프 부재(8)를 포함한 것을 특징으로 하는 봉지형 반도체 장치.
  3. 반도체 칩부(1, 3)를 몰드 수지로 봉지한 봉지형 반도체 장치에 사용되는 리드 프레임에 있어서,
    상기 반도체 칩부(1, 3)의 대략 중앙 부근에 설치된 패드부(9)를 향하여 배치되고, 상기 패드부와 전기적으로 접속된 내부 리드부(2a)와,
    상기 반도체 칩부(1, 3)에 접촉함으로써, 상기 반도체 칩부(1, 3)와 상기 내부 리드부(2a)를 소정의 간격으로 유지시키는 유지 리드부(2b∼2i, 3a∼3c)를 구비한 것을 특징으로 하는 리드 프레임.
KR1020010037908A 2000-12-08 2001-06-29 봉지형 반도체 장치 및 이에 사용되는 리드 프레임 KR20020045495A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000374113A JP2002176130A (ja) 2000-12-08 2000-12-08 封止型半導体装置およびそれに用いられるリードフレーム
JP2000-374113 2000-12-08

Publications (1)

Publication Number Publication Date
KR20020045495A true KR20020045495A (ko) 2002-06-19

Family

ID=18843371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037908A KR20020045495A (ko) 2000-12-08 2001-06-29 봉지형 반도체 장치 및 이에 사용되는 리드 프레임

Country Status (4)

Country Link
US (1) US6737733B2 (ko)
JP (1) JP2002176130A (ko)
KR (1) KR20020045495A (ko)
DE (1) DE10137892A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
JP2006019652A (ja) * 2004-07-05 2006-01-19 Toshiba Corp 半導体装置
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge
US20110163432A1 (en) * 2009-11-26 2011-07-07 Panasonic Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2522524B2 (ja) * 1988-08-06 1996-08-07 株式会社東芝 半導体装置の製造方法
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
KR940006083B1 (ko) 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JP3410752B2 (ja) 1992-04-14 2003-05-26 富士通株式会社 半導体装置及びその製造方法
JP3088193B2 (ja) 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
JP2799808B2 (ja) 1992-12-21 1998-09-21 株式会社三井ハイテック 半導体装置
JPH06188354A (ja) 1992-12-21 1994-07-08 Mitsui High Tec Inc 半導体装置
JP3205235B2 (ja) * 1995-01-19 2001-09-04 シャープ株式会社 リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US5939775A (en) 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3006546B2 (ja) * 1997-06-12 2000-02-07 日本電気株式会社 半導体装置及びリードフレーム

Also Published As

Publication number Publication date
JP2002176130A (ja) 2002-06-21
US6737733B2 (en) 2004-05-18
US20020070431A1 (en) 2002-06-13
DE10137892A1 (de) 2002-06-27

Similar Documents

Publication Publication Date Title
US6124546A (en) Integrated circuit chip package and method of making the same
US5545922A (en) Dual sided integrated circuit chip package with offset wire bonds and support block cavities
US6882056B2 (en) Multi-chip package type semiconductor device
US6262482B1 (en) Semiconductor device
US20010031513A1 (en) Semiconducator device and a method of manufacturing the same
US6975024B2 (en) Hybrid integrated circuit device and manufacturing method thereof
KR100381979B1 (ko) 반도체 장치 및 그 제조방법
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
KR20020045495A (ko) 봉지형 반도체 장치 및 이에 사용되는 리드 프레임
KR20010022174A (ko) 반도체 장치 및 그 제조방법
US20020153600A1 (en) Double sided chip package
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
JPH0451980B2 (ko)
KR100373891B1 (ko) 반도체장치
JP3082507U (ja) ダブルサイドチップパッケージ
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
KR100321149B1 (ko) 칩사이즈 패키지
JP3406147B2 (ja) 半導体装置
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JP3336328B2 (ja) 樹脂封止型半導体装置およびその製造に用いられるリードフレーム
KR0135890Y1 (ko) 리드온칩 패키지
KR950007011Y1 (ko) 수지밀봉형 반도체장치
KR100525091B1 (ko) 반도체 패키지
KR100207903B1 (ko) 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee