KR20010022174A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20010022174A
KR20010022174A KR1020007000746A KR20007000746A KR20010022174A KR 20010022174 A KR20010022174 A KR 20010022174A KR 1020007000746 A KR1020007000746 A KR 1020007000746A KR 20007000746 A KR20007000746 A KR 20007000746A KR 20010022174 A KR20010022174 A KR 20010022174A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
main surface
signal
semiconductor
Prior art date
Application number
KR1020007000746A
Other languages
English (en)
Inventor
나카무라아쯔시
카타기리미쯔아키
쯔보사키쿠니히로
니시무라아사오
마스다마사치카
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20010022174A publication Critical patent/KR20010022174A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

반도체 칩의 주면상에 전원용 리드 및 신호용 리드를 가지는 반도체 장치로서, 상기 신호용 리드와 상기 반도체 칩과의 간격을 상기 전원용 리드와 상기 반도체 칩과의 간격에 비해 넓게 구성하는 것에 의해, 전원용 리드에 부가되는 부유용량을 크게 하고, 신호용 리드에 부가되는 부유용량을 작게 할 수 있기 때문에, 전원전위의 흔들림 방지 및 신호전달속도의 고속화를 동시에 행할 수 있다. 이 결과, 반도체 장치의 반도체 장치의 전기특성의 향상을 도모하는 것이 가능하게 된다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
반도체 장치로서, 회로시스템이 탑재된 반도체 칩을 수지 봉지체로 봉지하는 반도체 장치가 있다. 이 반도체 장치에 있어서는 리드 프레임의 다이패드(태브라고도 함)를 생략하여 대형 반도체 칩에도 대응 가능한 LOC구조(Lead On Chip), 또는 COL(Chip On Lead)구조가 채용되어 있다. LOC구조의 반도체 장치에 대해서는, 예컨대 특개평 2-246125호 공보(1990년 10월 1일 공개)에 개시되어 있다. COL구조의 반도체 장치에 대해서는 예컨대, 전자정보통신학회기술연구보고 1989년 3월, 논문번호 ICD89-103에 개시되어 있다.
상기 LOC구조의 반도체 장치는, 반도체 칩의 주면(회로형성면)에 절연필름을 개재하여 리드를 고정한 구성으로 되어 있다. 절연필름으로서는 예컨대, 폴리이미드계 수지로 이루어지는 수지 기재(基材)의 양면(표면 및 이면)에 폴리이미드계 수지로 이루어지는 접착층을 가지는 절연 필름이 사용되고 있다. 이 절연필름은 수분을 흡수하기 쉽기 때문에, 절연 필름에 흡수된 수분이 반도체 장치의 환경시험인 온도사이클시험 시의 열이나 실장기판에 반도체 장치를 실장할 때의 열에 의해 기화 팽창하고, 수지봉지체에 균열(패키지크랙)을 초래하는 요인으로 되고 있다.
그래서, 절연 필름을 생략(폐지)하여 반도체 칩의 주면상에 리드를 배치하는 시험이 이루어지고 있다. 이 기술에 대해서는 예컨대, 특개평 8-274234호 공보(1996년 10월 18일 공개)에 개시되어 있다.
하지만, 회로 시스템이 탑재된 반도체 칩은, 반도체 기판상에 배선층, 층간절연층의 각각을 복수단 겹친 다층 배선층을 가지고, 이 다층 배선층 위를 표면보호막(최종보호막)으로 피복된 구성으로 되어 있다. 다층 배선층의 각 배선층에는 회로시스템을 구성하는 트랜지스터 소자에 동작전위(Vcc) 및 기준전위(Vss)를 공급하기 위한 전원배선이 형성되어 있다. 또한, 각 배선층에는 트랜지스터 소자간을 결선하기 위한 신호배선이 형성되어 있다. 이들의 전원배선, 신호배선의 각각은 다층 배선층 중 최상층의 배선층에 형성된 전원용 외부단자, 신호용 외부단자의 각각에 전기적으로 접속되어 있다.
한편, 반도체 칩의 주면상에는 전원용 외부단자에 와이어를 통해 전기적으로 접속된 전원용 리드, 신호용 외부단자에 전기적으로 접속된 신호용 리드의 각각이 배치되어 있다. 이들의 전원용 리드, 신호용 리드의 각각은 반도체 칩의 다층 배선층에 형성된 전원배선상에 표면보호막, 절연필름 등의 절연체를 개재하여 배치되어 있기 때문에, 전원용 리드, 신호용 리드의 각각에 부유용량(기생용량)이 부가된다. 전원용 리드에 부가되는 부유용량은 전환노이즈에 의한 전원전위의 흔들림을 방지할 목적으로서 큰편이 바람직하다. 신호용 리드에 부가되는 기생용량은 신호전달속도의 고속화를 도모하는 목적으로서 작은편이 바람직하다.
하지만, 전원용 리드, 신호용 리드의 각각은 반도체 칩의 주면상에 있어서 동일한 평면에 위치하고 있기 때문에, 전원용 리드, 신호용 리드의 각각에 부가되는 부유용량이 동일하게 되고, 전원전위의 흔들림 방지 및 신호전달속도의 고속화를 동시에 행할 수 없고, 반도체 장치의 전기특성의 향상을 저해하는 요인으로 되고 있다. 특히, 절연 필름을 폐지하여 반도체 칩의 주면에 접착재를 개재하여 리드를 고정할 경우, 전원용 리드, 신호용 리드의 각각에 부가되는 부유용량이 크게 되므로, 전원전위의 흔들림 방지에 있어서는 바람직하지만, 신호전달속도의 고속화에 있어서는 바람직하지 않다.
본 발명의 목적은, 반도체 장치의 전기특성의 향상을 도모하는 것이 가능한 기술을 제공하는 것에 있다.
본 발명의 상기 및 그 외의 목적과 신규한 특징은 본 명세서의 기술 및 첨부도면에 의해 명확해질 것이다.
<발명의 개시>
본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단하게 설명하면, 하기와 같다.
(1) 반도체 칩의 주면상에 전원용 리드 및 신호용 리드를 가지는 반도체 장치에 있어서, 상기 신호용 리드와 상기 반도체 칩과의 간격이 상기 전원용 리드와 상기 반도체 칩과의 간격에 비해 넓게 구성되어 있다. 상기 신호용 리드는 상기 반도체 칩에서 이격되고, 상기 전원용 리드는 상기 반도체 칩의 주면에 고정되어 있다. 또한, 상기 전원용 리드는 상기 반도체 칩의 주면에 바로 고정, 또는 접착층을 개재하여 고정되어 있다.
상기 반도체 칩의 주면에는 표면보호막이 형성되고, 이 표면보호막의 하층에는 상기 전원용 리드와 전기적으로 접속된 전원배선이 형성되어 있다.
상기 전원용 리드, 상기 신호용 리드의 각각은 상기 반도체 칩의 주면에 배치된 외부단자에 와이어를 통해 전기적으로 접속되고, 상기 반도체 칩, 상기 전원용 리드의 인너부(인너리드), 상기 신호용 리드의 인너부, 상기 와이어의 각각은 수지봉지체로 봉지되고, 상기 전원용 리드, 상기 신호용 리드의 각각의 아우터부(아우터리드)는 상기 수지봉지체의 외부에 도출되어 있다.
(2) 그 주면에 복수의 반도체 소자와 복수의 외부단자를 가지는 장방형의 반도체 칩으로서, 상기 복수의 외부단자가 장변방향으로 배열된 장방형의 반도체 칩과,
각각이 인너부 및 아우터부를 가지고, 또 각각의 인너부의 일부가 상기 반도체 칩의 주면상에 배치된 제1 리드 및 제2 리드로서, 상기 각각의 인너부의 선단부분이 상기 복수의 외부단자의 근방에 배치되고, 또한 상기 복수의 외부단자에 전기적으로 접속된 제1 리드 및 제2 리드와,
상기 반도체 칩과 상기 제1 리드 및 제2 리드의 각각의 인너부를 봉지하는 장방형의 수지봉지체로서, 그 장변이 상기 반도체 칩의 장변에 따라서 연장하고, 그 단변이 상기 반도체 칩의 단변에 따라서 연장하는 장방형의 수지봉지체를 가지고,
상기 제1 리드 및 제2 리드의 각각의 아우터부는 상기 수지봉지체의 장변에서 돌출하고,
상기 제1 리드 및 제2 리드의 각각의 인너부는 상기 반도체 칩의 단변을 횡단하여 상기 반도체 칩의 주면상으로 연장하고,
상기 반도체 칩의 주면상으로 연장하는 상기 제2 리드의 상기 인너부의 일부와, 상기 반도체 칩의 주면과의 거리는, 상기 반도체 칩의 주면상으로 연장하는 상기 제1 리드의 상기 인너부의 일부와, 상기 반도체 칩의 주면과의 거리보다 크고,
상기 제1 리드는 상기 복수의 외부단자 중의 고정전위단자에 접속되고, 상기 제2 리드는 상기 복수의 외부단자 중의 신호단자에 접속되어 있는 구성으로 한 반도체 장치이다.
상술한 수단에 의하면, 전원용 리드에 부가되는 부유용량을 크게 하고, 신호용리드에 부가되는 부유용량을 작게 할 수 있기 때문에, 전원전위의 흔들림방지 및 신호전달속도의 고속화를 동시에 행할 수 있다. 이 결과, 반도체 장치의 전기특성의 향상을 도모하는 것이 가능하게 된다.
본 발명은 반도체 장치에 관한 것으로서, 특히, 반도체 칩상에 신호용 리드 및 전원용 리드를 가지는 반도체 장치에 적용하여 유효한 기술에 관한 것이다.
도 1은 본 발명의 일실시형태인 반도체 장치의 수지봉지체의 상부를 제거한 상태의 평면도이다.
도 2는 도 1의 요부 확대 평면도이다.
도 3은 도 2에 나타낸 A-A'선에 따라서 자른 상기 반도체 장치의 단면도이다.
도 4는 도 3의 요부 확대 단면도이다.
도 5는 상기 반도체 장치에 탑재된 반도체 칩의 개략구성을 나타내는 요부 단면도이다.
도 6은 상기 반도체 장치의 제조에 사용되는 리드 프레임의 평면도이다.
도 7은 상기 반도체 장치의 제조방법을 설명하기 위한 요부 단면도이다.
도 8은 본 발명의 일실시형태의 제1 변형예인 반도체 장치의 수지봉지체의 상부를 제거한 상태의 평면도이다.
도 9는 본 발명의 일실시형태의 제2 변형예인 반도체 장치의 수지봉지체의 상부를 제거한 상태의 평면도이다.
도 10은 본 발명의 일실시형태의 제3 변형예인 반도체 장치의 수지봉지체의 상부를 제거한 상태의 평면도이다.
도 11은 본 발명의 일실시형태의 제3 변형예인 반도체 장치의 단면도이다.
<발명을 실시하기 위한 바람직한 형태>
이하, 본 발명의 구성에 대해서, 실시형태와 함께 설명한다.
또한, 실시형태를 설명하기 위한 전체 도면에서, 동일 기능을 가지는 것은 동일부호를 붙이고, 그 반복 설명은 생략한다.
본 발명의 일실시형태인 반도체 장치는 도 1, 도 2 및 도 3에 나타낸 바와 같이, 반도체 칩(1)의 주면(회로형성면)상에 복수개의 리드(2)를 배치한 LOC구조로 구성되어 있다.
상기 반도체 칩(1)의 평면형상은, 이것에 한정되지 않지만, 예컨대 장방형상으로 형성되어 있다. 이 반도체 칩(1)에는 회로시스템으로서 예컨대 DRAM(Dynamic Random Access Memory)이 탑재되어 있다. 또한, 반도체 칩(1)의 주면의 중앙영역에는 그 장변방향에 따라서 배열된 복수개의 외부단자(본딩패드)(BP)가 배치되어 있다.
상기 복수개의 리드(2)의 각각은 반도체 칩(1)의 주면에 배치된 복수개의 외부단자(본딩패드)(BP)의 각각에 와이어(4)를 통해 전기적으로 접속되어 있다. 와이어(4)로서는 예컨대 금(Au)와이어를 사용하고 있다. 또한, 와이어(4)로서는, 예컨대 알루미늄(Al)와이어, 동(Cu)와이어, 금속와이어의 표면에 절연성 수지를 피복한 피복와이어 등을 사용해도 좋다. 와이어(4)는, 예컨대 열압착에 초음파진동을 병용한 본딩법에 의해 접속되어 있다.
상기 반도체 칩(1), 복수개의 리드(2)의 각각의 인너부(인너리드) 및 와이어(4) 등은 수지봉지체(5)로 봉지되어 있다. 수지봉지체(5)는 저응력화를 도모하는 목적으로서, 예컨대 페놀계 경화제, 실리콘고무 및 필러 등이 첨가된 비페닐(biphenyl)계의 수지로 형성되어 있다. 수지봉지체(5)는, 예컨대 대량생산에 적합한 트랜스퍼 몰딩(transfer molding)법으로 형성되어 있다. 트랜스퍼 몰딩법은 포트, 런너, 유입게이트 및 캐비티 등을 구비한 몰드 금형을 사용하여 포트에서 런너 및 유입게이트를 통해 캐비티내에 수지를 가압 주입하여 수지봉지체를 형성하는 방법이다. 수지봉지체(5)의 평면형상은, 이것에 한정되지 않지만, 예컨대 장방형상으로 형성되어 있다.
상기 복수개의 리드(2)의 각각의 아우터부(아우터리드)는 수지봉지체(5)에서 그 외부에 도출되고, 예컨대 J밴드 형상으로 성형되어 있다. 이 복수개의 리드(2)의 각각의 아우터부는 반도체 장치의 제조 프로세스에 있어서, 수지봉지체(5)를 형성한 후, 리드 프레임의 틀로부터 절단되고, 그 후, 소정의 형상으로 성형된다.
상기 반도체 칩(1)의 서로 대향하는 2개의 단변의 각각의 외측에는 지지리드(6)가 배치되어 있다. 이 지지리드(6)는 반도체 칩(1), 복수개의 리드(2)의 각각의 인너부 및 와이어(4)와 함께 수지봉지체(5)로 봉지되어 있다. 이 지지리드(6)는 반도체 장치의 제조 프로세스에 있어서, 리드 프레임의 틀에 수지봉지체(5)를 지지하기 위한 것이다.
상기 복수개의 리드(2)는 2개의 리드군으로 분할되어 있다. 한쪽의 리드군의 리드(2)는 주로 반도체 칩(1)의 서로 대향하는 2개의 장변 중의 한쪽의 장변측에 배치되어 있다. 다른쪽의 리드군의 리드(2)는 주로 반도체 칩(1)의 서로 대향하는 2개의 장변 중의 다른쪽의 장변측에 배치되어 있다. 한쪽의 리드군의 리드(2)의 일단측은 반도체 칩(1)의 외부단자(BP)의 배열방향에 따라서 배열되고, 그 타단측은 반도체 칩(1)의 한쪽의 장변과 마주보는 수지봉지체(5)의 한쪽의 장변에 따라서 배열되어 있다. 다른쪽의 리드군의 리드(2)의 일단측은 반도체 칩(1)의 외부단자(BP)의 배열방향에 따라서 배열되고, 그 타단측은 반도체 칩의 다른쪽의 장변과 마주보는 수지봉지체(5)의 다른쪽의 장변에 따라서 배열되어 있다. 즉, 본 실시형태의 반도체 장치는 이것에 한정되지 않지만, 2방향 리드배열구조로 구성되어 있다.
상기 복수개의 리드(2) 중, 4개의 리드는 전원용 리드(2A)로서 사용되고, 그 외의 리드는 신호용 리드(2B)로서 사용되고 있다. 즉, 반도체 칩(1)의 주면상에는 전원용 리드(2A) 및 신호용 리드(2B)가 배치되어 있다. 또한, 도 1에 있어서, 전원용 리드(2A), 신호용 리드(2B)의 각각에 단자명을 부여하고 있다. Vcc단자는 전원전위로서 동작전위(예컨대 5[V])로 전위 고정되는 동작전위 단자이다. Vss단자는 전원전위로서 기준전위(예컨대 0[V])로 전위 고정되는 기준전위 단자이다. I/01∼I/04는 데이터 입출력단자이다. A1단자∼A11단자는 어드레스입력단자이다. RAS바 단자는 로 어드레스 스트로브단자이다. CAS바 단자는 컬럼 어드레스 스트로브단자이다. WE바 단자는 리드/라이트 인에이블단자이다. OE바 단자는 출력 인에이블 단자이다.
상기 반도체 칩(1)은 도 5에 나타낸 바와 같이, 예컨대 단결정규소로 이루어지는 p형 반도체 기판(10)을 주체로 구성되어 있다. p형 반도체 기판(10)의 소자형성영역에는 p형 웰영역(12)이 형성되고, 이 p형 웰 영역(12)에는 DRAM의 주변회로를 구성하는 MISFET(Metal Insulator Semiconductor Field Effect Transistor)(Q)가 형성되어 있다. 또한, p형 반도체 기판(10)의 소자간 분리영역에는 필드 절연막(11)이 형성되어 있다.
상기 MISFET(Q)는 주로 채널형성영역인 p형 웰영역(12), 게이트 절연막, 게이트전극(13), 소스영역 및 드레인영역인 한쌍의 n형 반도체영역(14)으로 형성되어 있다. 한쌍의 n형 반도체 영역(14)의 각각에는 층간절연막(15)에 형성된 접속구성을 통해 제1 층째의 배선층으로 형성된 배선(16)이 전기적으로 접속되어 있다. 배선(16)에는 층간절연막(17) 중에 형성된 접속구멍을 통해 제2 층째의 배선층으로 형성된 배선(18)이 전기적으로 접속되어 있다. 배선(18)에는 층간절연막(17) 중에 형성된 접속구멍을 통해 제3 층째의 배선층으로 형성된 배선(20)이 전기적으로 접속되어 있다. 이 배선(20)은 그 위층에 형성된 표면보호막(최종보호막)(21)으로 피복되어 있다. 즉, 반도체 칩(1)은 반도체 기판(10)위에 배선층, 층간절연층의 각각을 복수 단 겹쳐진 다층 배선층을 가지고, 이 다층 배선층위를 표면보호막(21)으로 피복한 구성으로 되어 있다. 또한, 반도체 칩(1)의 주면은 표면보호막(21)으로 형성되어 있다. 표면보호막(21)은 DRAM의 내습성, 내 α선강도를 높일 목적으로서, 예컨대 질화규소막, 폴리이미드계 수지막(구체적으로는, 폴리이미드·이소인드로·퀴나졸린디온 수지막)의 각각을 순차 적층한 적층막으로 형성되어 있다. 질화규소막은 예컨대 플라즈마 CVD(Chemical Vapor Deposition)법으로 형성되고, 폴리이미드계 수지막은 예컨대 회전도포법으로 형성된다. 또한, 다층 배선층 중, 최상층의 배선층에는 전술한 외부단자(BP)가 형성되어 있다.
상기 반도체 칩(1)의 다층 배선층의 각 배선층에는 DRAM의 주변회로를 구성하는 MISFET(Q)에 동작전위(Vcc) 및 기준전위(Vss)를 공급하기 위한 전원배선(20, 18, 16)이 형성되어 있다. 또한, 각층 배선층에는 MISFET(Q)사이를 결선하기 위한 신호배선(20, 18, 16)이 형성되어 있다. 전원배선은, 반도체 칩(1)의 주면에 배치된 외부단자(BP) 중의 전원용 외부단자에 전기적으로 접속되고, 이 전원용 외부단자는 와이어(4)를 통해 전원용 리드(2A)에 전기적으로 접속되어 있다. 신호용 배선은 반도체 칩(1)의 주면에 배치된 외부단자(BP) 중의 신호용 외부단자에 전기적으로 접속되고, 이 신호용 외부단자는 와이어(4)를 통해 신호용 리드(2B)에 전기적으로 접속되어 있다.
상기 전원용 리드(2A)는 도 3에 나타낸 바와 같이, 인너부의 선단부분이 그 외의 부분에 비해 반도체 칩(1)측에 위치하는 형상으로 형성되어 있다. 마찬가지로, 상기 신호용 리드(2B)는 인너부의 선단부분이 그 외의 부분에 비해 반도체 칩(1)측에 위치하는 형상으로 형성되어 있다.
상기 전원용 리드(2A)는 인너부의 선단부분이 반도체 칩(1)의 주면에 접착층(3)을 개재하여 접착 고정되고, 인너부의 그 외의 부분이 반도체 칩(1)의 주면에서 이격된 상태로 배치되어 있다. 이 전원용 리드(2A)의 인너부와 반도체 칩(1)과의 사이에는 접착층(3) 및 수지봉지체(5)의 수지가 개재되어 있다. 접착층(3)은 예컨대 폴리이미드계의 열가소성수지로 형성되어 있다. 또한, 도 1 및 도 2에 있어서, 도면을 보기 쉽게 하기 위해, 전원용 리드(2A)의 고정영역에 사선을 부여하고 있다.
상기 신호용 리드(2B)는 반도체 칩(1)의 영역상에 있어서, 인너부의 선단부분 및 그 외의 부분이 반도체 칩(1)의 주면에서 이격된 상태로 배치되어 있다. 이 신호용 리드(2A)의 인너부와 반도체 칩(1)의 주면과의 사이에는 수지봉지체(5)의 수지가 개재되어 있다.
도 4에 나타낸 바와 같이, 신호용 리드(2B)의 인너부의 선단부분과 반도체 칩(1)과의 간격(L2)은 전원용 리드(2A)의 인너부의 선단부분과 반도체 칩(1)과의 간격(L1)에 비해 넓게 구성되어 있다. 즉, 신호용 리드(2B)의 선단부분은 반도체 칩(1)의 주면에서의 거리가 전원용 리드(2B)의 선단부분보다 먼 위치에 배치되어 있다. 간격(L2)은 50∼60[㎛]정도로 설정되고, 간격(L1)은 5∼10[㎛]정도로 설정되어 있다.
하지만, 전원용 리드(2A), 신호용 리드(2B)의 각각의 인너부는 반도체 칩(1)의 주면상에 배치되어 있다. 반도체 칩(1)은 전술한 바와 같이, 반도체 기판(1)상에 배선층, 층간절연층의 각각을 복수단 겹친 다층 배선층을 가지고, 이 다층 배선층 위를 표면보호막(21)으로 피복한 구성으로 되어 있다. 즉, 전원용 리드(2A)의 인너부는 반도체 칩(1)의 다층 배선층에 형성된 전원배선상에 표면보호막(21), 접착층(3), 수지봉지체(5)의 수지 등의 절연체를 개재하여 배치되고, 신호용 리드(2B)의 인너부는 반도체 칩(1)의 다층 배선층에 형성된 전원배선상에 표면보호막(21), 수지봉지체(5)의 수지 등의 절연체를 개재하여 배치되어 있기 때문에, 전원용 리드(2A), 신호용 리드(2B)의 각각에 부유용량(기생용량)이 부가된다. 전원용 리드(2A)에 부가되는 부유용량은 전환 노이즈에 의한 전원전위의 흔들림을 방지하는 목적으로서 큰편이 바람직하다. 신호용 리드(2B)에 부가되는 부유용량은 신호전달속도의 고속화를 도모할 목적으로서 작은편이 바람직하다.
상기 신호용 리드(2B)에 부가되는 부유용량은 신호용 리드(2B)의 인너부의 선단부분과 반도체 칩(1)과의 간격(L2)이 전원용 리드(2A)의 인너부의 선단부분과 반도체 칩(1)과의 간격(L1)에 비해 넓게 구성되어 있으므로, 전원용 리드(2A)에 부가되는 부유용량에 비해 작게 된다. 즉, 신호용 리드(2B)의 인너부의 선단부분과 반도체 칩(1)과의 간격(L2)을 전원용 리드(2A)의 인너부의 선단부분과 반도체 칩(1)과의 간격(L1)에 비해 넓게 구성함으로써, 전원리드(2A)에 부가되는 부유용량을 크게 하고, 신호용 리드(2B)에 부가되는 부유용량을 작게 할 수 있다.
상기 4개의 전원용 리드(2A)의 각각의 선단부분은 도 1에 나타낸 바와 같이, 반도체 칩(1)의 각 모서리부의 근방에 배치되고, 반도체 칩(1)의 주면에 접착층(3)을 개재하여 접착 고정되어 있다. 즉, 반도체 칩(1)은 반도체 장치의 제조 프로세스에 있어서, 4개의 전원용 리드(2A)로 지지된다.
상기 전원용 리드(2A)의 인너부는 반도체 칩(1)의 단변을 횡단하고, 그 일부분은 반도체 칩(1)의 주면상으로 연장하고, 그 외의 부분은 반도체 칩(1)의 바깥 주위의 외측으로 연장하고 있다.
상기 복수개의 신호용 리드(2B) 중, I/01단자 ∼ I/04단자로서 사용되는 신호용 리드(2B), A2단자 ∼ A4단자로서 사용되는 신호용 리드(2B)의 각각의 인너부는 반도체 칩(1)의 단변을 횡단하고, 그 일부분은 반도체 칩(1)의 주면상으로 연장하고, 그 외의 부분은 반도체 칩(1)의 바깥 주위의 외측으로 연장하고 있다. 또한, 복수개의 신호용 리드(2B) 중, A0단자 ∼ A1단자 및 A5단자 ∼ A11단자로서 사용되는 신호용 리드(2B), RAS바 단자로서 사용되는 신호용 리드(2B), CAS바 단자로서 사용되는 신호용 리드(2B), WE바 단자로서 사용되는 신호용 리드(2B), OE바 단자로서 사용되는 신호용 리드(2B)의 각각의 인너부는 반도체 칩(1)의 단변을 횡단하고, 그 일부분은 반도체 칩(1)의 주면상으로 연장하고, 그 외의 부분은 반도체 칩(1)의 바깥 주위의 외측으로 연장하고 있다.
상기 반도체 칩(1)의 단변을 횡단하는 신호용 리드(2B)는 반도체 칩(1)의 주면의 중앙영역에 배치된 외부단자(BP)가 반도체 칩(1)의 장변에 따라서 배열되어 있으므로, 반도체 칩(1)의 장변을 횡단하는 신호용 리드(2B)에 비해, 반도체 칩(1)의 주면상을 연장하는 리드부분을 반도체 칩(1)의 주면상에서 끌어 돌리지 않으면 안되고, 반도체 칩(1)의 주면과 대향하는 대향면적이 크게 된다. 따라서, 신호용 리드(2B)에 부가되는 칩/리드간 부유용량도 크게 되므로, 적어도 반도체 칩(1)의 단변을 횡단하는 신호용 리드(2B)에서는 반도체 칩(1)의 주면에서의 거리(칩/리드간 거리)를 크게 할 필요가 있다.
상기 반도체 칩(1)의 단변을 횡단하는 신호용 리드(2B), 전원용 리드(2A)의 각각의 굽힘 가공(오프셋 가공)은 직선적으로 연장하는 리드부분에서 행해지고 있다. 한편, 반도체 칩(1)의 장변을 횡단하는 신호용 리드(2B)도 직선적으로 연장하는 리드부분에서 행해지고 있다. 그 이유는 근접하는 리드가 직선상에 연장하는 부분이 아니면 굽힘 가공(오프셋 가공)이 곤란하게 되기 때문이다. 따라서, 도 1, 도 2 및 도 3에 나타낸 바와 같이, 반도체 칩(1)의 단변을 횡단하는 전원용 리드(2A)의 굽힘 가공부와, 반도체 칩(1)의 장변을 횡단하는 신호용 리드(2B)의 굽힘 가공부와의 위치는 다르게 되어 있다.
이와 같이 구성된 반도체 장치는 도 6에 나타낸 리드 프레임(LF)을 사용한 제조 프로세스로 형성된다.
상기 리드 프레임(LF)은 틀(7)로 규정된 영역내에, 복수개의 리드(2), 2개의 지지리드(6) 등을 배치하고 있다. 복수개의 리드(2)의 각각은 틀(7)에 지지되고, 타이바(담바)(8)로 서로 연결되어 있다. 2개의 지지리드(6)는 틀(7)에 지지되어 있다. 이들의 리드(2), 지지리드(6)의 각각은 틀(7)과 일체화되어 있다.
상기 복수개의 리드(2)의 각각은 수지봉지체(5)로 봉지되는 인너부와, 수지봉지체(5)의 외부에 도출되는 아우터부로 구성되어 있다. 인너부의 선단부분은 그 판두께 방향에 있어서, 그 외의 부분보다 하방에 위치하도록 굽힘 가공되어 있다.
상기 리드 프레임(LF)은 예컨대, 철(Fe)-니켈(Ni)계의 합금 또는 동(Cu) 또는 동계의 합금으로 형성되어 있다. 이 리드 프레임(LF)은 평판재에 에칭가공 또는 프레스가공을 실시하고, 소정의 리드패턴을 형성한 후, 리드(2)의 선단부분에 프레스가공을 실시함으로써 형성된다.
상기 복수개의 리드(2) 중, 전원용 리드(2A)의 인너부의 선단부분은 그 판두께 방향에 있어서, 신호용 리드(2B)의 인너부의 선단부분보다 하방에 위치하고 있다. 즉, 전원용 리드(2A)의 인너부의 선단부분은 신호용 리드(2B)의 인너부의 선단부분보다 반도체 칩(1)의 주면에 근접하도록 크게 오프셋되어 있다.
다음에, 상기 반도체 장치의 제조방법에 대해서, 도 7을 사용하여 설명한다.
우선, 도 6에 나타낸 리드 프레임(LF)을 준비한다.
다음에, 상기 리드 프레임(LF)의 틀(7)에 지지된 복수개의 리드(2) 중, 4개의 전원용 리드(2A)의 각각의 인너부의 선단부분에 접착층(3)을 형성한다. 접착층(3)의 형성은 전원용 리드(2A)의 선단부분의 칩 고정면측에 예컨대 폴리이미드계의 열가소성수지를 디스펜서 부착방식에 의한 도포법으로 도포하여 행한다.
다음에, 반도체 칩(1)의 주면에, 접착층(3)을 개재하여 상기 리드 프레임(LF)의 전원용 리드(2A)를 접착 고정하고, 반도체 칩(1)에 리드 프레임(LF)을 고정한다. 전원용 리드(2A)의 고정은 열압착법으로 행한다. 이 공정에 있어서, 리드 프레임(LF)의 신호용 리드(2B)는 반도체 칩(1)의 주면에서 이격된 상태로 배치된다. 여기까지의 공정을 도 7(A)에 나타낸다.
다음에, 상기 반도체 칩(1)의 주면에 배치된 외부단자(BP)와 상기 리드 프레임(LF)의 리드(2)를 와이어(4)로 전기적으로 접속한다. 리드(2) 중, 전원용 리드(2A)는 전원용 외부단자에 전기적으로 접속되고, 신호용 리드(2B)는 신호용 외부단자에 전기적으로 접속된다. 와이어(4)의 접속은 예컨대 열압착에 초음파진동을 병용한 본딩법으로 행한다. 이 공정에 있어서, 신호용 리드(2B)와 와이어(4)와의 접속은 신호용 리드(2B)의 선단부분을 반도체 칩(1)의 주면에 리드누름 도구를 사용하여 고정한 상태로 행한다. 여기까지의 공정을 도 7(B)에 나타낸다.
다음에, 몰드금형의 상형과 하형의 사이에 상기 리드 프레임(LF)을 배치함과 동시에, 상기 몰드금형의 캐비티내에 반도체 칩(1), 리드(2)의 인너부 및 지지리드(6)를 배치한다. 몰드금형은 캐비티 외에, 포트, 런너 및 유입게이트 등을 구비하고 있다. 이 공정에 있어서, 신호용 리드(2B)와 반도체 칩(1)과의 간격(L2)은 전원용 리드(2A)와 반도체 칩(1)과의 간격(L1)에 비해 넓게 구성되고, 신호용 리드(2B)는 반도체 칩(1)에서 이격되고, 전원용 리드(2A)는 반도체 칩(1)에 고정되어 있다.
다음에, 상기 몰드금형의 포트에서 런너 및 유입게이트를 통해 캐비티내에 수지를 가압 주입하고, 신호용 리드(2B)와 반도체 칩(1)과의 간격(L2)이 전원용 리드(2A)와 반도체 칩(1)과의 간격(L1)에 비해 넓게 구성되고, 신호용 리드(2B)가 반도체 칩(1)에서 이격되고, 또 전원용 리드(2A)가 반도체 칩(1)에 고정된 상태로 반도체 칩(1), 전원용 리드(2A)의 인너부, 신호용 리드(2B)의 인너부, 와이어(4) 및 지지리드(6) 등을 수지로 봉지하여, 수지봉지체(5)를 형성한다. 여기까지의 공정을 도 7(C)에 나타낸다.
다음에, 상기 리드 프레임(LF)의 틀(7)에서 리드(2)의 아우터부를 절단함과 동시에, 리드(2)에서 타이바(8)를 절단하고, 그후, 리드(2)의 아우터부를 J밴드형상으로 성형하고, 그 후, 리드 프레임(LF)의 틀(7)에서 지지리드(6)를 절단함으로써, 도 1, 도 2 및 도 3에 나타낸 반도체 장치를 거의 완성한다. 그후, 반도체 장치는 환경시험인 온도사이클 시험이 실시되고, 그후, 제품으로서 출하된다. 제품으로서 출하된 반도체 장치는 실장기판의 실장면상에 실장된다.
이상 설명한 바와 같이, 본 실시형태에 의하면, 이하의 효과가 얻어진다.
(1) 신호용 리드(2B)의 인너부의 선단부분과 반도체 칩(1)과의 간격(L2)을 전원용 리드(2A)의 인너부의 선단부분과 반도체 칩(1)과의 간격(L1)에 비해 넓게 구성하고, 신호용 리드(2B)의 인너부를 반도체 칩(1)의 주면에서 이격하고, 또 전원용 리드(2A)의 인너부의 선단부분을 반도체 칩(1)의 주면에고정함으로써, 전원용 리드(2A)에 부가되는 부유용량(기생용량)을 크게 하고, 신호용 리드(2B)에 부가되는 부유용량을 작게 할 수 있으므로, 전원전위의 흔들림 방지 및 신호전달속도의 고속화를 동시에 행할 수 있다. 이 결과, 반도체 장치의 전기특성의 향상을 도모하는 것이 가능하게 된다.
(2) 전원용 리드(2A)의 인너부의 선단부분을 접착층(3)을 개재하여 반도체 칩(1)의 주면에 고정함으로써, 전원용 리드(2A)의 인너부의 선단부분을 절연필름을 개재하여 반도체 칩(1)의 주면에 고정하는 경우에 비해, 전원용 리드(2A)의 인너부의 선단부분과 반도체 칩(1)과의 간격을 좁게 할 수 있으므로, 전원용 리드(2A)에 부가되는 부유용량을 크게 할 수 있다.
(3) 수분을 흡수하기 위운 절연필름을 생략(폐지)하여 전원용 리드(2A)의 인너부의 선단부분을 반도체 칩(1)의 주면에 고정하는 것에 의해, 절연필름에 흡수된 수분의 기화팽창에 의한 수지봉지체(5)의 균열(패키지 크랙)을 방지할 수 있으므로 반도체 장치의 신뢰성의 향상을 도모하는 것이 가능하게 된다.
또한, 본 실시형태는 인너부의 선단부분에 굽힘 가공을 실시한 형상으로 전원용 리드(2A) 및 신호용 리드(2B)를 형성한 예에 대해서 설명했지만, 신호용 리드(2B)는 굽힘 가공을 실시하지 않은 직선형상으로 형성해도 좋다. 이 경우, 신호용 리드(2B)의 선단부분과 반도체 칩(1)과의 간격(L2)을 전원용 리드(2A)와 반도체 칩(1)과의 간격(L1)에 비해 더욱 넓게 할 수 있기 때문에, 신호용 리드(2B)에 부가되는 부유용량을 더 작게 할 수 있다.
또한, 본 실시형태는 전원용 리드(2A)의 선단부분을 접착층(3)을 개재하여 반도체 칩(1)의 주면에 고정한 예에 대해서 설명했지만, 전원용 리드(2A)의 선단부분을 반도체 칩(1)의 주면에 고정하지 않은 구성으로 해도 좋다. 이 경우, 반도체 칩(1)의 주면 또는 측면에 지지리드(6)를 고정한 구성으로 한다.
또한, 본 실시형태는 반도체 장치의 제조프로세스에 있어서 전원용 리드(2A)의 선단부분의 칩 고정면측에 접착층(3)을 형성한 예에 대해서 설명했지만, 반도체 장치의 제조프로세스에 있어서, 접착층(3)은 반도체 칩(1)의 주면의 리드 고정영역에 형성해도 좋다.
또한, 본 실시형태는, 전원용 리드(2A)의 선단부분을 접착층(3)을 개재하여 반도체 칩(1)의 주면에 고정한 예에 대해서 설명했지만, 반도체 칩(1)의 표면보호막을 접착층을 포함하는 다층막으로 형성하고, 전원용 리드(2A)의 선단부분을 반도체 칩(1)의 주면에 직접 고정해도 좋다.
또한, 본 실시형태는 반도체 칩(1)의 주면의 중앙영역에 그 장변에 따라서 배열된 외부단자(BP)의 근방에, 신호용 리드(2B)의 선단부분을 배치한 예에 대해서 설명했지만, 복수개의 신호용 리드(2B) 중, 일부의 신호용 리드(2B)를 도 8에 나타낸 신호용 리드(2B1)와 같이, 반도체 칩(1)의 장변의 근방에 선단부분을 배치한 형상으로 형성해도 좋다. 이 경우, 반도체 칩(1)의 주면과 대향하는 대향면적이 작게 되므로, 신호용 리드(2B)에 부가되는 부유용량(칩/리드간용량)을 더 작게 할 수 있다. 특히, 데이터 입출력단자, 어드레스 단자 등의 신호단자로서 사용되는 신호용 리드(2B)에 있어서는 유효하다.
또한, 본 실시형태는 반도체 칩(1)의 주면의 중앙영역에 그 장변에 따라서 배열된 외부단자(BP)의 근방에, 신호용 리드(2B)의 선단부분을 배치한 예에 대해서 설명했지만, 복수개의 신호용 리드(2B) 중, 일부의 신호용 리드(2B)를 도 9에 나타낸 신호용 리드(2B1)와 같이, 반도체 칩(1)의 바깥 주위의 외측에 배치해도 좋다. 이 경우, 반도체 칩(1)의 주면과 대향하는 대향면적을 폐지할 수 있기 때문에, 신호용 리드(2B)에 부가되는 부유용량(칩/리드간용량)을 더 작게 할 수 있다. 특히, 데이터 입력단자, 어드레스단자 등의 신호용 단자로서 사용되는 신호용 리드(2B)에 있어서는 유효하다.
또한, 본 실시형태는 반도체 칩(1)의 주면에 전원용 리드(2A)를 고정하고, 반도체 칩(1)을 지지한 예에 대해서 설명했지만, 예컨대 신호전달속도의 고속화를 별로 요구하지 않는 신호용 리드, 예컨대 칩 셀렉트단자로서 사용되는 신호용리드 또는 테스팅 단자로서 사용되는 신호용리드를 반도체 칩(1)의 주면에 고정하여, 반도체 칩(1)을 지지해도 좋다.
또한, 본 실시형태는 반도체 칩(1)의 주면에 접착층(3)을 개재하여 전원용 리드(2A)의 인너부의 선단부분을 고정한 예에 대해서 설명했지만, 도 10 및 도 11에 나타낸 바와 같이, 반도체 칩(1)의 주면에 절연필름(절연성 테이프)(9)을 개재하여 전원용 리드(2A)의 인너부의 선단부분을 고정한 구성으로 해도 좋다. 절연필름(9)으로서, 예컨대 폴리이미드계 수지로 이루어지는 수지 기재의 양면(표면 및 이면)에 폴리이미드계 수지로 이루어지는 접착층을 가지는 절연필름이 사용되고 있다. 이 경우, 절연필름(9)의 두께(접착층을 포함)는 80[㎛]정도이고, 신호용 리드(2B)의 선단부분과 반도체 칩(1)과의 간격은 100∼150[㎛]정도이다.
이상, 본 발명자에 의해 이루어진 발명을 상기 실시형태에 의거하여 구체적으로 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지 변경가능한 것은 물론이다.
예컨대, 본 발명은 일방향 리드 배열구조인 SOP(Small Out-line Package)형, ZIP(Zigzag In-line Package)형 등의 반도체 장치에 적용 할 수 있다.
또한, 본 발명은, 2방향 리드 배열구조인 DIP(Dual In-line Package)형, TSOP(Thin Small Out-line Package)형 등의 반도체 장치에 적용할 수 있다.
또한, 본 발명은 4방향 리드 배열구조인 QFP(Quad Flat Package)형 등의 반도체 장치에 적용할 수 있다.
반도체 장치의 전기특성의 향상을 도모하는 것이 가능하게 된다.
또한, 반도체 장치의 신뢰성의 향상을 도모하는 것이 가능하게 된다.

Claims (19)

  1. 반도체 칩의 주면상에 전원용 리드 및 신호용 리드를 가지는 반도체 장치로서, 상기 신호용 리드와 상기 반도체 칩과의 간격이 상기 전원용 리드와 상기 반도체 칩과의 간격에 비해 넓게 구성되어 있는 것을 특징으로 하는 반도체 장치.
  2. 반도체 칩의 주면상에 전원용 리드 및 신호용 리드를 가지는 반도체 장치로서, 상기 신호용 리드와 상기 반도체 칩과의 간격이 상기 전원용 리드와 상기 반도체 칩과의 간격에 비해 넓게 구성되고, 상기 신호용 리드가 상기 반도체 칩의 주면에서 이격(離隔)되고, 상기 전원용 리드가 상기 반도체 칩의 주면에 고정되어 있는 것을 특징으로 하는 반도체 장치.
  3. 반도체 칩의 주면상에 전원용 리드 및 신호용 리드를 가지는 반도체 장치로서, 상기 신호용 리드와 상기 반도체 칩과의 간격이 상기 전원용 리드와 상기 반도체 칩과의 간격에 비해 넓게 구성되고, 상기 신호용 리드가 상기 반도체 칩의 주면에서 이격되고, 상기 전원용 리드가 상기 반도체 칩의 주면에 직접 고정, 또는 접착층을 개재하여 고정되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    상기 반도체 칩의 주면에는 표면보호막이 형성되고, 이 표면보호막의 하층에는 상기 전원용 리드와 전기적으로 접속된 전원배선이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    상기 전원용 리드, 상기 신호용 리드의 각각은 상기 반도체 칩의 주면에 배치된 외부단자에 와이어를 통해 전기적으로 접속되고, 상기 반도체 칩, 상기 전원용 리드의 인너부, 상기 신호용 리드의 인너부, 상기 와이어의 각각은 수지봉지체로 봉지되고, 상기 전원용 리드, 상기 신호용 리드의 각각의 아우터부는 상기 수지봉지체의 외부에 도출되어 있는 것을 특징으로 하는 반도체 장치.
  6. 반도체 칩의 주면상에 선단부분이 그 외의 부분에 비해 상기 반도체 칩측에 위치하는 형상으로 형성된 전원용 리드 및 신호용 리드를 가지는 반도체 장치로서, 상기 신호용 리드의 선단부분과 상기 반도체 칩과의 간격이 상기 전원용 리드의 선단부분과 상기 반도체 칩과의 간격에 비해 넓게 구성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 반도체 칩의 주면상에 선단부분이 그 외의 부분에 비해 상기 반도체 칩측에 위치하는 형상으로 형성된 전원용 리드 및 신호용 리드를 가지는 반도체 장치로서, 상기 신호용 리드의 선단부가 상기 반도체 칩에서 이격되고, 상기 전원용 리드의 선단부분이 상기 반도체 칩에 고정되어 있는 것을 특징으로 하는 반도체 장치.
  8. 반도체 칩의 주면상에, 선단부분이 그 외의 부분에 비해 상기 반도체 칩측에 위치하는 형상으로 형성된 전원용 리드 및 신호용 리드를 가지는 반도체 장치로서, 상기 신호용 리드의 선단부가 상기 반도체 칩에서 이격되고, 상기 전원용 리드의 선단부분이 상기 반도체 칩에 직접 고정, 또는 접착층을 개재하여 고정되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 반도체 칩의 주면에는 표면보호막이 형성되고, 이 표면보호막의 하층에는 상기 전원용 리드와 전기적으로 접속된 전원배선이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 전원용 리드, 상기 신호용 리드의 각각은 상기 반도체 칩의 주면에 배치된 외부단자에 와이어를 통해 전기적으로 접속되고, 상기 반도체 칩, 상기 전원용 리드의 인너부, 상기 신호용 리드의 인너부, 상기 와이어의 각각은 수지봉지체로 봉지되고, 상기 전원용 리드, 상기 신호용 리드의 각각의 아우터부는 상기 수지봉지체의 외부에 도출되어 있는 것을 특징으로 하는 반도체 장치.
  11. 반도체 칩의 주면상에 전원 리드 및 신호용 리드를 가지는 반도체 장치의 제조방법으로서, 상기 신호용 리드와 상기 반도체 칩과의 간격이 상기 전원용 리드와 상기 반도체 칩과의 간격에 비해 넓게 구성된 상태로 상기 반도체 칩, 상기 전원용 리드의 인너부, 상기 신호용 리드의 인너부의 각각을 수지로 봉지하여 수지봉지체를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 반도체 칩의 주면상에 전원 리드 및 신호용 리드를 가지는 반도체 장치의 제조방법으로서, 상기 신호용 리드와 상기 반도체 칩과의 간격이 상기 전원용 리드와 상기 반도체 칩과의 간격에 비해 넓게 구성되고, 상기 신호용 리드가 상기 반도체 칩에서 이격되고, 또 상기 전원용 리드가 반도체 칩에 고정된 상태로 상기 반도체 칩, 상기 전원용 리드의 인너부, 상기 신호용 리드의 인너부의 각각을 수지로 봉지하여 수지봉지체를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 반도체 칩의 주면상에 전원용 리드 및 신호용 리드를 가지는 반도체 장치의 제조방법으로서, 상기 신호용 리드와 상기 반도체 칩과의 간격이 상기 전원용 리드와 상기 반도체 칩과의 간격에 비해 넓게 구성되고, 상기 신호용 리드가 상기 반도체 칩의 주면에서 이격되고, 상기 전원용 리드가 상기 반도체 칩의 주면에 직접 고정, 또는 접착층을 개재하여 고정된 상태로, 상기 반도체 칩, 상기 전원용 리드의 인너부, 상기 신호용 리드의 인너부의 각각을 수지로 봉지하여 수지봉지체를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 반도체 칩의 주면상에 전원용 리드 및 신호용 리드를 가지는 반도체 장치로서, 상기 신호용 리드가 상기 반도체 칩의 주면에서 이격되고, 상기 전원용 리드가 상기 반도체 칩의 주면에 고정되어 있는 것을 특징으로 하는 반도체 장치.
  15. 그 주면에 복수의 반도체 소자와 복수의 외부단자를 가지는 장방형(長方形)의 반도체 칩으로서, 상기 복수의 외부단자가 장변(長邊)방향으로 배열된 장방형의 반도체 칩과,
    각각이 인너부 및 아우터부를 가지고, 또 각각의 인너부의 일부가 상기 반도체 칩의 주면상에 배치된 제1 리드 및 제2 리드로서, 상기 각각의 인너부의 선단부분이 상기 복수의 외부단자의 근방에 배치되고, 또 상기 복수의 외부단자에 전기적으로 접속된 제1 리드 및 제2 리드와,
    상기 반도체 칩과 상기 제1 리드 및 제2 리드의 각각의 인너부를 봉지하는 장방형의 수지봉지체로서, 그 장변이 상기 반도체 칩의 장변에 따라서 연장하고, 그 단변이 상기 반도체 칩의 단변에 따라서, 연장하는 장방형의 수지봉지체를 가지고,
    상기 제1 리드 및 제2 리드의 각각의 아우터부는 상기 수지봉지체의 장변에서 돌출하고,
    상기 제1 리드 및 제2 리드의 각각의 인너부는 상기 반도체 칩의 단변을 횡단하여 상기 반도체 칩의 주면상으로 연장하고,
    상기 반도체 칩의 주면상으로 연장하는 상기 제2 리드의 상기 인너부의 일부와, 상기 반도체 칩의 주면과의 거리는 상기 반도체 칩의 주면상으로 연장하는 상기 제1 리드의 상기 인너부의 일부와, 상기 반도체 칩의 주면과의 거리보다 크고,
    상기 제1 리드는 상기 복수의 외부단자 중의 고정전위 단자에 접속되고, 상기 제2 리드는 상기 복수의 외부단자 중의 신호단자에 접속되어 있는 것을 특징으로 하는 반도체 장치.
  16. 제 16 항에 있어서,
    상기 제1 리드 및 제2 리드의 각각은 상기 반도체 칩의 상기 단변근방에서, 상기 반도체 칩의 주면상으로 연장하는 각각의 인너부의 일부가 상기 반도체 칩의 주면의 외측으로 연장하는 인너부의 타부분보다 상기 반도체 칩의 주면에 근접하도록 오프셋을 가지고, 상기 제2 리드의 오프셋량은 상기 제1 리드의 오프셋량보다 작은 것을 특징으로 하는 반도체 장치.
  17. 제 16 항에 있어서,
    상기 반도체 칩의 주면상으로 연장하는 상기 제1 리드의 인너부의 일부는 상기 반도체 칩의 주면에 접착되어 있는 것을 특징으로 하는 반도체 장치.
  18. 제 17 항에 있어서,
    상기 반도체 칩의 주면상으로 연장하는 상기 제1 리드의 인너부의 일부는, 상기 반도체 칩의 주면에 접착제로 접착되어 있는 것을 특징으로 하는 반도체 장치.
  19. 제 17 항에 있어서,
    상기 반도체 칩의 주면상으로 연장하는 상기 제1 리드의 인너부의 일부는 상기 반도체 칩의 주면에 절연성 테이프로 접착되어 있는 것을 특징으로 하는 반도체 장치.
KR1020007000746A 1997-08-29 1997-08-29 반도체 장치 및 그 제조방법 KR20010022174A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1997/003020 WO1999012203A1 (en) 1997-08-29 1997-08-29 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20010022174A true KR20010022174A (ko) 2001-03-15

Family

ID=14181045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007000746A KR20010022174A (ko) 1997-08-29 1997-08-29 반도체 장치 및 그 제조방법

Country Status (6)

Country Link
US (1) US6297544B1 (ko)
JP (1) JP4080006B2 (ko)
KR (1) KR20010022174A (ko)
AU (1) AU4032197A (ko)
TW (1) TW372340B (ko)
WO (1) WO1999012203A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114756A (en) 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
JP2001156237A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置
DE10014306B4 (de) * 2000-03-23 2005-12-22 Infineon Technologies Ag Systemträger für einen Halbleiterchip mit einem Leiterrahmen
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
US20070158794A1 (en) * 2006-01-05 2007-07-12 Powertech Technology Inc. Package structure of thin lead-frame
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US20090039487A1 (en) * 2007-08-10 2009-02-12 Mitsubishi Electric Corporation Semiconductor device
US20140374892A1 (en) * 2013-06-24 2014-12-25 Yit Meng LEE Lead frame and semiconductor device using same
KR101847168B1 (ko) * 2016-12-08 2018-04-09 현대오트론 주식회사 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702219B2 (ja) 1989-03-20 1998-01-21 株式会社日立製作所 半導体装置及びその製造方法
JP3137749B2 (ja) * 1992-06-30 2001-02-26 株式会社日立製作所 半導体集積回路装置
JP3232697B2 (ja) * 1992-09-14 2001-11-26 ソニー株式会社 樹脂封止型半導体装置
JP2810626B2 (ja) * 1994-06-07 1998-10-15 日鉄セミコンダクター株式会社 半導体装置
US5498901A (en) * 1994-08-23 1996-03-12 National Semiconductor Corporation Lead frame having layered conductive planes
JPH08274234A (ja) 1995-03-30 1996-10-18 Hitachi Ltd 半導体装置およびその製造方法並びに半導体実装モジュール
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
JP2828056B2 (ja) * 1996-08-20 1998-11-25 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4080006B2 (ja) 2008-04-23
AU4032197A (en) 1999-03-22
US6297544B1 (en) 2001-10-02
WO1999012203A1 (en) 1999-03-11
TW372340B (en) 1999-10-21

Similar Documents

Publication Publication Date Title
US6232148B1 (en) Method and apparatus leads-between-chips
US6528353B2 (en) Chip stack-type semiconductor package and method for fabricating the same
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
US5689135A (en) Multi-chip device and method of fabrication employing leads over and under processes
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
KR950005446B1 (ko) 수지봉지형 반도체장치
US4951122A (en) Resin-encapsulated semiconductor device
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US20020047213A1 (en) Multi-chip package type semiconductor device
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
US4984065A (en) Hybrid resin-sealed semiconductor device
US20010013643A1 (en) Semiconductor integrated circuit device
KR20010022174A (ko) 반도체 장치 및 그 제조방법
KR950007068A (ko) 적층형 반도체 장치의 제조방법 및 그에 따른 반도체 패키지
US6414379B1 (en) Structure of disturbing plate having down set
US20020153600A1 (en) Double sided chip package
US5811875A (en) Lead frames including extended tie-bars, and semiconductor chip packages using same
JPH0546098B2 (ko)
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
JP2003347504A (ja) 半導体装置及びその製造方法
US20020053450A1 (en) Wafer-level package
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
KR100216990B1 (ko) 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
KR950002001A (ko) 반도체 패키지
KR970010679B1 (ko) 반도체 디바이스의 리드프레임 및 팩케지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid