JPS6242552A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6242552A
JPS6242552A JP60182272A JP18227285A JPS6242552A JP S6242552 A JPS6242552 A JP S6242552A JP 60182272 A JP60182272 A JP 60182272A JP 18227285 A JP18227285 A JP 18227285A JP S6242552 A JPS6242552 A JP S6242552A
Authority
JP
Japan
Prior art keywords
wires
wire
lead
lead frame
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60182272A
Other languages
English (en)
Inventor
Tsuyoshi Aoki
強 青木
Osamu Inoue
修 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60182272A priority Critical patent/JPS6242552A/ja
Publication of JPS6242552A publication Critical patent/JPS6242552A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 リードフレームのグイステージの長手方向の中心線と奇
数本の外リードの真中の外リードとをずらして設計し、
ワイヤポンディングパッドがチップの短辺に集中してい
る大型チップを小型パッケージに搭載することを可能に
する。
〔産業上の利用分野〕
本発明は半導体装置に関するもので、さらに詳しく言え
ば、大型チップを小型パフケージに搭載することを可能
にするリードフレームの設計に関するものである。
〔従来の技術〕
第２図に（ａ）斜視図、（ｂｌ平面図、（Ｃ１正面図、
（ｄ＋側面図で示されるデュアルインパッケージ（ＤＩ
Ｐ　）は知られたもので、同図において、１１は封止樹
脂、１２は外リード、１３ａと１３ｂはインデックス、
１３ｃはイジェクタ−・マークをそれぞれ示す。
外リード１２は第３図の平面図に示されるリードフレー
ムの一部で、第３図において、１４はリードフレーム、
１５はグイステージ、１６はタイバー、１７は外フレー
ムを示す。外リード１２のグイステージに近い端部分は
インナーリードと呼称される。図示のリードフレームで
は、外リードエ２が９本ずつ２列に配置されている。
第２図に示されるパッケージ（ＤＩＰ　）を作るには、
ダイステージ１５上に簗積回路が形成された半導体チッ
プ（以下には単にチップという）を接着し、チップに設
けられたワイヤボンディング用のパッド（電極）とイン
ナーリードとをワイヤで接続し、かかる工程の終ったリ
ードフレームをモールド機械におき、樹脂封止をなして
ＤＩＰを作る。
第３図に樹脂封止される部分は点線Ｍで囲って示す。
〔発明が解決しようとする問題点〕
最近、チップに形成されるＩＣのパターンは微細化され
る一方で、チップの寸法は大型化し、前記したワイヤボ
ンディング用のパッドはチップの短辺に形成される傾向
にある。かかるチップは第４図の平面図に示され、同図
において、１８はチップ、１９はパッド、２０はワイヤ
を示す。なお第４図には、片側に９本の外リードが形成
されたリードフレームを示す。
第４図に示したリードフレームにワイヤをボンディング
する場合に、奇数本の真中にある外り−ド１２ａの接続
において、それとチップの短辺に設けたパッドのうち外
リード１２ａに最も近いパッド１９ａとをワイヤ２０ａ
で接続しても、ワイヤ２０ａは他の符号２０を付して示
すワイヤよりもかなり長い。
なお、第４図において、グイステージの長手方向の中心
は線Ｃで示す。線Ｃは外リード１２ａの中心線でもある
。このようにワイヤ２０ａが長いと、チップの樹脂封止
のときに樹脂に流されて他のワイヤと接触するなどの問
題を発生する。またワイヤが長いと、それを接続する時
間が長くなるだけでな（、ワイヤが金線である場合、ワ
イヤを短かくすることはコストの減少をももたらす。
本発明はこのような点に鑑みて創作されたもので、片側
に奇数の外リードが設けられたリードフレームを用いて
作るＤＩＰにおいて、グイステージの中心近くにある外
リードとパッドとを接続するワイヤの長さを他のワイヤ
に比べ長くなりすぎることのないようなリードフレーム
を提供することを目的とする。
〔問題点を解決するための手段〕
第１図は本発明実施例の平面図である。
第１図において、奇数本の外リードの真中の外リード１
２ａは、パッケージの中心でありグイステージ１５の長
手方向の中心線Ｃは該パフケージの中心からずらして配
置されている。
〔作用〕
上記の如くに外リードのうちの真中の外リード１２ａを
グイステージの長手方向の中心線からずらすことによっ
て、外リード１２ａとパッド１９ａとを接続するワイヤ
は他のワイヤに比べ長さがほとんど変らなくなり、ワイ
ヤが流されて他のワイヤと接触する問題が解決される。
〔実施例〕
以下、図面を参照して本発明実施例を詳細に説明する。
再び第１図に戻ると、本発明においては、７本の外リー
ドのうち真中の外リード１２ａが、グイステージ１５の
長手方向の中心線よりずれた位置にくるようリードフレ
ームを設計する。一実施例においては、中心線Ｃと外リ
ード１９ａの中心線りとの間隔を５０ミル（２，５４ｃ
ｍ／　ｔｏｏｏｘ　５０＝　１．２７ｍ）に設定したと
ころ、外リード１２ａとパッド１９ａとを結ぶワイヤ２
０ａは、他のワイヤ２０とほとんど同じ長さになった。
かかるリードフレームを従来例と同様に樹脂封止したと
ころ、従来のワイヤが長かったことによる問題は全く発
生しなかった。しかも、ワイヤ２０ａは従来例に比べて
かなり短かくなり、それを接続する時間も他のワイヤの
接続の場合とほとんど変らず、ワイヤのコスト低減の効
果もあった。なお、第１図に示すリードフレームの樹脂
封止は従来の場合と全く同様になしうるし、リードフレ
ームの製作も、設計が上記した如く変えられた点を除く
と、従来例の場合と全く同様である。
〔発明の効果〕
以上述べてきたように、本発明によれば、特定の外リー
ドの接続のためのワイヤが長くなることに基づ〈従来の
問題点が解決され、半導体パッケージの製造歩留りと信
頼性の向上に効果大である。
【図面の簡単な説明】
第１図は本発明実施例の断面図、 第２図ｆａ）　、　ｆｂ）　、　（Ｃ）　、　ｆｄ）は
それぞれＤＩＰの斜視図、平面図、正面図、側面図、 第３図は第２図のＤＩＰのリードフレームの平面図、 第４図は従来例の平面図である。 第１図ないし第４図において、 １１は封止樹脂、 １２は外リード、 １２ａは真中の外リード、 １３ａと１３ｂはインデックス、 １３ｃはイジェクシッンマーク、 １４はリードフレーム、 １５はグイステージ、 １６はタイバー、 １７は外フレーム、 １８はチップ、 １９と１９ａはバンド、 ２０と２０ａはワイヤである。 ＤＩＲ／）図 ％２図 サイド７Ｌ−４平１も図 第３７

Claims (1)

  1. 【特許請求の範囲】 片側に奇数本の外リード（１２）が配置されたデュアル
    インラインパッケージに用いられるリードフレーム（１
    ４）において、 ダイステージ（１５）の長手方向の中心線（Ｃ）をパッ
    ケージの中心線（Ｌ）からずらして配置したことを特徴
    とする半導体装置。
JP60182272A 1985-08-20 1985-08-20 半導体装置 Pending JPS6242552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60182272A JPS6242552A (ja) 1985-08-20 1985-08-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60182272A JPS6242552A (ja) 1985-08-20 1985-08-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS6242552A true JPS6242552A (ja) 1987-02-24

Family

ID=16115362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60182272A Pending JPS6242552A (ja) 1985-08-20 1985-08-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS6242552A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244658A (ja) * 1987-03-30 1988-10-12 Mitsubishi Electric Corp 半導体装置
US4974053A (en) * 1988-10-06 1990-11-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device for multiple packaging configurations
JPH08241949A (ja) * 1996-03-11 1996-09-17 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244658A (ja) * 1987-03-30 1988-10-12 Mitsubishi Electric Corp 半導体装置
US4974053A (en) * 1988-10-06 1990-11-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device for multiple packaging configurations
JPH08241949A (ja) * 1996-03-11 1996-09-17 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
KR100614550B1 (ko) 메모리 시스템
US6841870B2 (en) Semiconductor device
US6958528B2 (en) Leads under chip IC package
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
US20090014848A1 (en) Mixed Wire Semiconductor Lead Frame Package
JP4146290B2 (ja) 半導体装置
KR940004792A (ko) 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃
JPS6242552A (ja) 半導体装置
JPH03244149A (ja) リードフレーム
JP2000058578A (ja) 半導体装置
JPH0783035B2 (ja) 半導体装置
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JPH0256942A (ja) 半導体装置
CN115910974B (zh) 高密度半导体集成电路引线框架
JPH0739243Y2 (ja) リードフレーム
JPH06275771A (ja) 半導体装置およびその半導体装置に組み込まれる半導体チップ
JP2913858B2 (ja) 混成集積回路
JPS6233343Y2 (ja)
JPH02216839A (ja) 半導体装置
KR940011381B1 (ko) 반도체 리드 프레임
JPH0287635A (ja) セラミック・パッケージ型半導体装置
JPH0834282B2 (ja) 半導体装置用リードフレーム
CN101123237A (zh) 一种内存芯片级封装导线架
US20020092892A1 (en) Wire bonding method
JPS63272062A (ja) リ−ドフレ−ム