JPH05218275A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH05218275A
JPH05218275A JP4048084A JP4808492A JPH05218275A JP H05218275 A JPH05218275 A JP H05218275A JP 4048084 A JP4048084 A JP 4048084A JP 4808492 A JP4808492 A JP 4808492A JP H05218275 A JPH05218275 A JP H05218275A
Authority
JP
Japan
Prior art keywords
island
lead frame
dimple
warp
dimples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4048084A
Other languages
English (en)
Inventor
Kosuke Sato
紘介 佐藤
Yuichi Takei
裕一 武井
Noboru Imai
昇 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP4048084A priority Critical patent/JPH05218275A/ja
Publication of JPH05218275A publication Critical patent/JPH05218275A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Punching Or Piercing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、リードフレームと封止材の密着性
が高く、生産性に優れ、かつ、ディンプル加工によるア
イランドの反りを無くすことを目的とする。 【構成】 本発明の半導体装置用リードフレームは、ア
イランド片面に、リードフレームの板厚の2/3程度
(50〜150μm)の深さにプレス成形された多数の
ディンプルが形成された構成を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置を製造するた
めの半導体装置用リードフレームに関し、特に、半導体
チップを組み付けるアイランド部にディンプル加工を施
して、樹脂密着性を向上させた半導体装置用リードフレ
ームに関する。
【0002】
【従来の技術】近年、半導体チップの小型軽量化に伴
い、リードフレームも同様にコンパクト化の傾向にあ
る。また、このような半導体チップにおいては、封止効
率の向上による信頼性向上が要求される。
【0003】このため、従来より、リードフレームのア
イランド(半導体チップをチップボンドするための部
分)に凹部(ディンプル)を形成することによって、モ
ールド成形時に封止材を当該凹部に入り込ませて、封止
材をリードフレームに喰い付かせて密着性を向上させて
いる。
【0004】図8には、従来のリードフレームのアイラ
ンドの平面状態が示されている。図から分かるように、
従来のリードフレームにおいては、アイランド部12の
片面に、最大15μmの深さにプレス成形されたディン
プル11が略均一に形成されている。これにより、モー
ルド成形時に封止材(図示せず)がディンプル11の凹
部に入り込み、リードフレームと封止材が喰い付き、密
着性が向上する。リードフレームと封止材の密着性は、
ディンプル11の深さを大きくして表面積を大きくする
ほど、その効果が大になる。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の方式では、ディンプル加工時の加工歪がア
イランドに残留歪として残り、ディンプル加工側に凸状
の反りが発生するという問題点があった。すなわち、一
般にアイランドの反りは、実用上X軸,Y軸共に20μ
m以下に抑える必要があるのに対し、従来のリードフレ
ームの反りは、ディンプル深さを30μmとした場合に
X軸20〜30μm,Y軸70〜100μm、ディンプ
ル深さを5〜10μmとした場合にX軸10〜20μ
m,Y軸30〜40μmとなる。
【0006】上記のようなアイランドの反りは、反対方
向に突起物を設けた修正駒で強制的に修正することも可
能であるが、修正可能な反り量は30〜40μmが限界
であるため、ディンプル深さ5〜10μmの場合の修正
後のアイランドの反りは、一般的にX軸10μm,Y軸
20μm程度が限界とされている。
【0007】そして、上記のようなアイランドの反り
は、チップボンディング不良や、ワイヤボンディング不
良,封止不良等を引き起こす原因となっていた。
【0008】他方、上記のような問題を解決する手段と
して、図9に示されているように、リードフレームのア
イランド部12の両面にディンプル11を形成し、アイ
ランド表面の残留歪を表裏で打ち消すことにより、反り
を減少させる方法もあるが、プレス加工時のバラツキに
より量産上安定した品質を得るのは困難である。
【0009】また、ディンプルの加工方法としては、プ
レス加工の他にエッチング加工による方法もあり、エッ
チング加工によれば加工歪の影響が小さく所望の形状,
深さのディンプルを形成することが可能であるが、製造
工程が複雑となり生産性が低下するという不都合があ
る。
【0010】従って、本発明の目的はリードフレームと
封止材の密着性が高く、生産性に優れ、かつ、ディンプ
ル加工によるアイランドの反りがない半導体装置用リー
ドフレームをを提供することである。
【0011】
【課題を解決するための手段】本発明は上記問題点に鑑
み、リードフレームと封止材の密着性が高く、生産性に
優れ、かつ、ディンプル加工によるアイランドの反りを
無くすため、アイランドの片面に、リードフレームの板
厚の2/3程度(50〜150μm)の深さにプレス成
形された多数のディンプル(凹部)が形成された半導体
装置用リードフレームを提供するものである。
【0012】
【作用】アイランドの反りは、ディンプの深さが大きく
なるにつれて増大するが、その深さが40〜50μmを
超えると減少する傾向にある。この理由としては、ディ
ンプルの深さを大にすると、ディンプル加工によって形
成されたディンプル外周の盛り上り部が比例して大きく
なり、これが金型で平打ちされて曲げ加工を受けると、
アイランドに反りと逆方向の力を与えるからである。こ
のため、上記のようにアイランドの片面に形成するディ
ンプルの深さを、リードフレームの板厚の2/3程度
(50〜150μm)にすると、アイランドの反りを緩
和することができる。従って、ディンプル加工後に、修
正駒と受駒等によって若干の修正を加えることにより、
アイランド部の反りが殆どなくなる。
【0013】一方、ディンプルはリードフレームの板厚
の2/3(50〜150μm)と、従来の約10倍の深
さに成形しているため、封止材との密着性も高い。ま
た、ディンプルはアイランドの片面にプレス加工によっ
て成形されるため、1回のプレス工程によって容易に形
成することができる。
【0014】
【実施例】以下、本発明の半導体装置用リードフレーム
について添付図面を参照しつつ詳細に説明する。
【0015】図1には実施例に係るリードフレーム10
の全体の構造が示され、図2には、リードフレーム10
の中央に形成されたアイランド12の表面状態が示され
ている。
【0016】尚、図1においては、リードフレーム10
としての通常のデュアル・インライン・パッケージ(D
IP)タイプを一例として示すが、半導体の用途によっ
て種々の形状のリードフレーム,及びアイランド形状と
なることはいうまでもない。
【0017】アイランド12の片面には、後述する第1
ディンプル加工,及び第2のディンプル加工によって複
数のディンプル14が形成されている。この複数のディ
ンプル14は、アイランド成形打抜きの前,或いは後に
ディンプル・コイニング加工を行うことによって形成さ
れる。成形されるディンプル14の形状は、図3に示す
ような円錐形や、四角錐形等の凹形状であり、リードフ
レームの板厚の2/3程度の深さ(50〜150μm)
を有している。
【0018】図4には、第1ディンプル加工によって形
成されたアイランド12のディンプル配置構造が示され
ており、最初、この加工で配置密度が低い複数のディン
プル14が形成される。この後、第2のディンプル加工
が施され、図2に示すようなディンプル配置構造とされ
る。また、ディンプル数によっては、第3ディンプル加
工,第4ディンプル加工を施すことも可能である。
【0019】上記のように構成された半導体装置用リー
ドフレームは、アイランド12の片面に、リードフレー
ムの板厚の2/3程度の深さ(50〜150μm)にプ
レス成形されたディンプル14が形成されているため、
アイランド12の反りが大幅に緩和されている。
【0020】次に、この理由について図5,及び図6を
参照しながら説明する。図5には、ディンプル14の深
さとアイランド12の反り量の関係が示されている(実
線Aは銅系素材を、点線Bは鉄系素材をそれぞれ示
す)。このグラフから分かるように、アイランド12の
反り量は、ディンプル14の深さが大きくなるにつれて
増大するが、その深さが40〜50μmを超えると減少
する傾向にある。この理由としては、図6のディンプル
14の断面構造に示されているディンプル外周の盛り上
がり部23の大きさに起因している。盛り上り部23は
金型で平打ちされ、曲げ加工を受けると、アイランド1
2に反りと逆方向の力を与えるため、ディンプル14の
深さを大にして盛り上がり部23を大にすれば、アイラ
ンド12の反りを矯正する力が大きくなる。このため、
上記のようにアイランドの片面に形成するディンプルの
深さを、リードフレームの板厚の2/3程度(50〜1
50μm)にすると、アイランドの反りを緩和すること
ができる。従って、ディンプル加工後に、修正駒と受駒
等によって若干の修正を加えることにより、アイランド
部の反りが殆ど無くすことができる。
【0021】ここで、アイランド反りの修正方法を簡単
に説明する。図7には、修正駒16と受駒18によって
アイランド12の反りを修正している様子が示されてい
る。アイランド12の端部を修正駒16と受駒18によ
って挟持し、修正駒16の突起16aでアイランド12
を反り方向と反対方向の力で押圧することにより修正し
ている。突起16aの高さは自由に設定することがで
き、アイランド反りの修正量は無段階で修正可能となっ
ている。この修正駒16と受駒18は同一金型内に組み
込み1回のプレス工程によって成形することができる。
【0022】一方、ディンプルはリードフレームの板厚
の2/3(50〜150μm)と、従来の約10倍の深
さに成形しているため、封止材との密着性も高い。ま
た、ディンプルはアイランドの片面にプレス加工によっ
て成形されるため、1回のプレス工程によって容易に形
成することができる。
【0023】なお、本発明は上記実施例に限定されるも
のではなく、ディンプル14の配置を放射線状等にして
も良い。また、アイランド反りの修正を同一金型内で行
わずに、ディプレス機能(アイランドをリード位置より
概ね板厚程度に下げるもの)等を持った別型に組み込ん
で行っても良い。
【0018】
【発明の効果】以上説明した通り、本発明の半導体装置
用リードフレームによると、アイランドの片面に、リー
ドフレームの板厚の2/3程度(50〜150μm)の
深さにプレス成形された多数のディンプル(凹部)が形
成されたているため、リードフレームと封止材の密着性
が高く、生産性に優れ、かつ、ディンプル加工によるア
イランドの反りを無くすことができる。
【図面の簡単な説明】
【図1】リードフレームの全体構造を示す平面図。
【図2】本発明の実施例に係るリードフレームのアイラ
ンドのディンプル配置を示す平面図。
【図3】本発明の実施例に係るリードフレームのアイラ
ンドのディンプル配置を示す断面図。
【図4】第1ディンプル加工が施されたアイランドのデ
ィンプル配置を示す平面図。
【図5】ディンプル深さとアイランド反り量の関係を表
すグラフ。
【図6】ディンプルの詳細を示す断面図。
【図7】アイランド反りの修正方法を示す説明図。
【図8】従来のリードフレームのアイランドの構造を示
す平面図。
【図9】従来のリードフレームのアイランドの構造を示
す断面図。
【符号の説明】
10 リードフレーム 11 デ
ィンプル 12 アイランド 14 デ
ィンプル 16 修正駒 18 受

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを組み付けるためのアイラ
    ンドを有する半導体装置用リードフレームにおいて、 前記アイランドの片面に、リードフレームの板厚の2/
    3程度の深さにプレス成形された多数のディンプル(凹
    部)が形成されていることを特徴とする半導体装置用リ
    ードフレーム。
JP4048084A 1992-02-04 1992-02-04 半導体装置用リードフレーム Pending JPH05218275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4048084A JPH05218275A (ja) 1992-02-04 1992-02-04 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4048084A JPH05218275A (ja) 1992-02-04 1992-02-04 半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
JPH05218275A true JPH05218275A (ja) 1993-08-27

Family

ID=12793462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4048084A Pending JPH05218275A (ja) 1992-02-04 1992-02-04 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JPH05218275A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122697A (ja) * 1993-10-27 1995-05-12 Goto Seisakusho:Kk 半導体装置用リードフレームの反り矯正方法
US6331728B1 (en) 1999-02-26 2001-12-18 Cypress Semiconductor Corporation High reliability lead frame and packaging technology containing the same
JP2007305916A (ja) * 2006-05-15 2007-11-22 Rohm Co Ltd リードフレームの製造方法および製造装置
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011146736A (ja) * 2011-03-22 2011-07-28 Rohm Co Ltd リードフレームおよび半導体装置
JP2015060916A (ja) * 2013-09-18 2015-03-30 セイコーインスツル株式会社 半導体装置
US9882291B2 (en) 2014-10-31 2018-01-30 Yazaki Corporation Electric wire with terminal, and method for manufacturing same
JP2021077718A (ja) * 2019-11-07 2021-05-20 Shプレシジョン株式会社 リードフレームおよびリードフレームの製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122697A (ja) * 1993-10-27 1995-05-12 Goto Seisakusho:Kk 半導体装置用リードフレームの反り矯正方法
US6331728B1 (en) 1999-02-26 2001-12-18 Cypress Semiconductor Corporation High reliability lead frame and packaging technology containing the same
US6576491B1 (en) 1999-02-26 2003-06-10 Cypress Semiconductor Corporation Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame
JP2007305916A (ja) * 2006-05-15 2007-11-22 Rohm Co Ltd リードフレームの製造方法および製造装置
JP4739111B2 (ja) * 2006-05-15 2011-08-03 ローム株式会社 リードフレームの製造方法および製造装置
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
US8367479B2 (en) 2009-04-09 2013-02-05 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8994159B2 (en) 2009-04-09 2015-03-31 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2011146736A (ja) * 2011-03-22 2011-07-28 Rohm Co Ltd リードフレームおよび半導体装置
JP2015060916A (ja) * 2013-09-18 2015-03-30 セイコーインスツル株式会社 半導体装置
US9882291B2 (en) 2014-10-31 2018-01-30 Yazaki Corporation Electric wire with terminal, and method for manufacturing same
JP2021077718A (ja) * 2019-11-07 2021-05-20 Shプレシジョン株式会社 リードフレームおよびリードフレームの製造方法

Similar Documents

Publication Publication Date Title
US20010042904A1 (en) Frame for semiconductor package
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
JPH05218275A (ja) 半導体装置用リードフレーム
JP3339173B2 (ja) リードフレーム及びその製造方法及びそれを用いた半導体装置
JP2957335B2 (ja) リードフレームの製造方法
JPH09129659A (ja) 半導体封止用シート状樹脂
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH061797B2 (ja) リードフレームの製造方法
JPH10284516A (ja) 半導体装置およびその製造方法
JP4455166B2 (ja) リードフレーム
JP2621814B2 (ja) 樹脂封止型半導体装置
JP6083740B2 (ja) 半導体素子搭載用リードフレームの製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2002026192A (ja) リードフレーム
JP5585637B2 (ja) 樹脂封止型半導体装置用フレーム
JPH04309256A (ja) リードフレーム
KR200205168Y1 (ko) 반도체 몰딩 머신의 받침 블록
JPH0689960A (ja) 半導体素子用リードフレーム
JP4018595B2 (ja) 半導体装置、半導体装置に用いるリードフレーム及びその製造方法
JPH08204108A (ja) 半導体装置用リードフレームおよびその製造方法
JPH0997866A (ja) リード成形方法及びリード成形用金型
JP2818369B2 (ja) 樹脂封止型半導体装置用リードフレーム
JPS63250849A (ja) ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム
JPH08298306A (ja) 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法
JPH09129803A (ja) ホール素子及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees