JPH08298306A - 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法 - Google Patents

半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法

Info

Publication number
JPH08298306A
JPH08298306A JP7103461A JP10346195A JPH08298306A JP H08298306 A JPH08298306 A JP H08298306A JP 7103461 A JP7103461 A JP 7103461A JP 10346195 A JP10346195 A JP 10346195A JP H08298306 A JPH08298306 A JP H08298306A
Authority
JP
Japan
Prior art keywords
lead
leads
frame
pitch
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7103461A
Other languages
English (en)
Inventor
Akihiko Iwatani
昭彦 岩谷
Masachika Masuda
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7103461A priority Critical patent/JPH08298306A/ja
Publication of JPH08298306A publication Critical patent/JPH08298306A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードピッチの狭小化および多ピン化。 【構成】 パッケージと、前記パッケージの内部に位置
する半導体チップと、前記パッケージの内外に亘って延
在するインナーリードとアウターリードとからなるリー
ドと、前記リードの内端と前記半導体チップの電極を電
気的に接続する接続手段とを有する半導体装置であっ
て、前記パッケージの内部に延在するインナーリードの
少なくとも内端部分はパッケージの外部のアウターリー
ドの厚さよりも薄くなっている。前記インナーリードの
内端リードピッチは前記アウターリードの厚さにおける
リードピッチ加工限界値よりも小さくなっている。 【効果】 リード数を多くしてもインナーリードは狭ピ
ッチ化できるため、アウターリードも最小値のリードピ
ッチとすることができ、半導体装置の多ピン化,リード
狭ピッチ化が達成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置およびその製
造に用いるリードフレームならびにリードフレームの製
造方法に関し、特にリードピッチが狭い半導体装置の製
造技術に適用して有効な技術に関する。
【0002】
【従来の技術】IC,LSI等半導体装置は、高機能,
高集積化から入出力端子(リード,ピンと呼称されてい
る)はより多くなっている。
【0003】半導体装置の製造に使用されるリードフレ
ームは、プレス加工やエッチング加工によって形成され
る。
【0004】リードフレームの加工については、たとえ
ば、日経BP社発行「日経マイクロデバイス」1988年8
月号、同年8月1日発行、P54〜P60に記載されてい
る。この文献には、リードフレームのプレス限界につい
て記載されている。この文献には、「プレス加工したリ
ードフレームは,基本的に薄板に多数の細いスロットを
開けて残った桟である。微細なリードの加工は,どこま
で細いスロットが打ち抜けるか,どこまで細いリードを
残せるかにかかっている。この加工限界は,打ち抜きの
際にパンチの刃先にかかる圧縮応力にどこまで刃が耐え
られるかで決まる。厚さ0.15mmのリードフレーム
で,スロット幅,リード幅ともに0.1mm(ピン密度
5本/mm)が,現状の物理的加工限界である。」と記
載されている。また、「QFPのリードフレームの代表
例である42合金(Fe−Ni系)製,厚さ0.15m
mの場合,スロット幅が0.2mmより狭くなるあたり
から圧縮応力は徐々に増え,0.1mm以下では急増す
る。0.1mmで約200kg/mm2 を超える。」旨
記載されている。
【0005】
【発明が解決しようとする課題】リードフレームの打ち
抜き加工においては、たとえば、リードピッチは板厚の
80%程度が、量産における最小の加工寸法である。し
たがって、汎用的に用いられている板厚のリードフレー
ム素材を用いるならば、おのずとリードピッチの最小値
は決定されてしまう。
【0006】リード狭ピッチの加工を実現するために
は、板厚の薄いリードフレーム素材を用いれば良い。し
かし、従来の板厚よりも薄いリードフレーム素材を使用
すると、下記の不都合が発生することが判明した。
【0007】(1)モールド工程,切断・成形工程等で
使用する治工具の共用ができない。
【0008】(2)汎用性の無いリードフレーム素材は
コストが高い。
【0009】(3)板厚の薄いリードフレームは機械的
強度が弱く、取扱性が悪い。
【0010】一方、本発明者は、リードフレームのパタ
ーンを再検討した結果、要請されているリードピッチの
狭小化は、半導体装置のパッケージ内においてのみ狭小
化すれば良い場合が多いことに気が付いた。すなわち、
パッケージの外に並ぶリード(アウターリード)のピッ
チは、使用するリードフレーム素材の板厚によって最小
値は決まる。しかし、リード数が多くなると、インナー
リードの引回しからアウターリードのピッチは、プレス
加工限界による最小リードピッチとはならず、リードピ
ッチは大きくなってしまう。
【0011】また、リードフレームの厚さが決まれば、
リード(アウターリード)の最小リードピッチも決まっ
てしまう。
【0012】そこで、本発明者はインナーリードの内端
側を薄くすることを思い付き本発明をなした。
【0013】本発明の目的は、リードピッチの狭小化,
多ピン化が達成できる半導体装置を提供することにあ
る。
【0014】本発明の他の目的は、リードピッチの狭小
化,多ピン化が達成できるリードフレームおよびその製
造方法を提供することにある。
【0015】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【0016】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【0017】(1)パッケージと、前記パッケージの内
部に位置する半導体チップと、前記パッケージの内外に
亘って延在するインナーリードとアウターリードとから
なるリードと、前記リードの内端と前記半導体チップの
電極を電気的に接続する接続手段とを有する半導体装置
であって、前記パッケージの内部に延在するインナーリ
ードの少なくとも内端部分はパッケージの外部のアウタ
ーリードの厚さよりも薄くなっている。前記パッケージ
内のインナーリードの内端側は薄板部となり、外端側は
厚板部となっている。前記インナーリードの内端リード
ピッチは前記アウターリードの厚さにおけるリードピッ
チ加工限界値よりも小さくなっている。
【0018】(2)金属板の打ち抜きによって形成され
たインナーリードとアウターリードとからなるリードや
リードを連結する枠等を有するリードフレームであっ
て、前記インナーリードの少なくとも内端部分はアウタ
ーリードの板厚よりも薄くなっている。前記インナーリ
ードの少なくとも内端部分のリードピッチはアウターリ
ードの厚さにおけるリードピッチ加工限界値よりも小さ
くなっている。また、少なくともアウターリードを連結
する枠部分の厚さはアウターリードと同じ厚さとなって
いる。
【0019】(3)金属板を所望パターンに打ち抜いて
インナーリードとアウターリードとからなるリードやリ
ードを連結する枠等を有するリードフレームの製造方法
であって、前記金属板のインナーリード形成領域全体を
押し潰して薄板部を形成する工程と、前記薄板部を薄板
部の周囲の厚板部では打ち抜き不可能な狭ピッチで打ち
抜いてインナーリード部分を形成する工程と、前記厚板
部を打ち抜いてアウターリード部分を形成する工程とを
有する。
【0020】
【作用】前記(1)の手段によれば、インナーリードの
先端のリードピッチは、アウターリードでは形成できな
い狭いリードピッチとなっていることから、リード数を
多くしてもインナーリードは狭ピッチ化できる。また、
必要によりアウターリードもより狭ピッチ化できる。こ
の結果、半導体装置の多ピン,リード狭ピッチ化が達成
できる。
【0021】また、狭ピッチ化によってインナーリード
の内端を薄くしても、前記パッケージ内のインナーリー
ドの外端側は厚板部となっていることから、パッケージ
から突出するアウターリードの機械的強度が高くなる。
【0022】前記(2)の手段によれば、半導体装置製
造用のリードフレームにおいて、インナーリードのリー
ドピッチは、アウターリードでは形成できない狭いリー
ドピッチとなっていることから、リード数を多くしても
インナーリードは狭ピッチ化できるため、アウターリー
ドも最小値のリードピッチとすることができる。したが
って、半導体装置の多ピン化,リード狭ピッチ化が達成
できる。
【0023】また、リードフレームのアウターリードお
よび枠部分は厚くても良く、従来多用されている厚さに
できるため、モールド工程,切断・成形工程等で使用す
る治工具の共用ができ、半導体装置の製造コストの低減
が図れる。
【0024】また、リードフレームのアウターリードお
よび枠部分は厚くても良く、汎用性の高いリードフレー
ム素材の使用が可能となり、半導体装置の製造コストの
低減が達成できる。
【0025】また、インナーリードの狭ピッチ化を図っ
ても、リードフレームのアウターリードおよび枠部分は
厚くでき、リードフレームの機械的強度が高くなり、取
扱性が良くなる。
【0026】前記(3)の手段によれば、金属板のイン
ナーリード形成部分を押し潰して薄板部とした後インナ
ーリードを形成するため、素材のままでは厚くて打ち抜
くことができないスロット幅でインナーリードを形成で
き、リードピッチの狭小化および多ピン化に適用できる
リードフレームを製造できる。
【0027】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
【0028】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【0029】図1は本発明の一実施例である半導体装置
の断面図、図2は同じく一部の平面的説明図である。半
導体装置は、外観的にはレジンで形成されたパッケージ
1と、このパッケージ1の周囲から突出する複数の入出
力端子(リード)2とからなっている。
【0030】前記パッケージ1の内部には、半導体チッ
プ3が位置している。この半導体チップ3は支持板4に
固定されている。前記リード2はパッケージ1の内外に
亘って延在している。パッケージ1の内側部分のリード
2はインナーリード5と呼称され、パッケージ1の外側
のリード2はアウターリード6と呼称されている。
【0031】前記インナーリード5の内端と半導体チッ
プ3の図示しない電極は、接続手段、たとえば、導電性
のワイヤ7で電気的に接続されている。また、アウター
リード6はガルウィング型となっている。
【0032】本実施例の半導体装置は、図1に示すよう
に、インナーリード5の多くの部分、少なくとも内端部
分の板厚は、アウターリード6の板厚よりも薄く形成さ
れている。薄板部8と、その外側の厚い板部分(厚板部
9)との段差10は、パッケージ1内に位置している。
これによって、パッケージ1の外には薄板部分は突出せ
ず、厚板部分しか突出しないので、パッケージの外に突
出するアウターリード6の機械的強度が低下しなくな
る。
【0033】また、図2に示すように、インナーリード
5の内端部分のリードピッチaは、前記アウターリード
6を形成する際の打ち抜きのリードピッチ加工限界値
(プレス加工限界値)よりも小さくなっている。これ
は、後述するが、半導体装置を製造する際使用するリー
ドフレームのインナーリード部分が薄板部に形成される
ことによって可能となる。
【0034】この結果、本実施例の半導体装置は、アウ
ターリードのリードピッチをアウターリードの板厚にと
ってはプレス加工限界に近い小さなリードピッチとする
ことができるとともに、パッケージ内部のインナーリー
ドでは、アウターリードのリードピッチよりもさらに小
さなリードピッチにすることができる。したがって、多
ピン化によってインナーリードが引き回されても、イン
ナーリード部分のパターンの微細化が図れることから、
アウターリードのリードピッチの狭小化が達成できる。
【0035】また、インナーリードのリードピッチの狭
小化が可能となることから、半導体チップの電極間隔の
狭小化も可能となる。
【0036】つぎに、本発明の半導体装置の製造に用い
るリードフレームおよびその製造方法について説明す
る。図3は本発明の一実施例であるリードフレームの平
面図、図4は同じくリードフレームの製造において薄板
部を形成したリードフレーム素材の平面図、図5は同じ
くインナーリードを形成したリードフレーム素材の平面
図である。
【0037】リードフレーム15は、厚さ0.15〜
0.1mm程度の鉄−ニッケル合金板あるいは銅合金板
をプレスによって所望パターンに打ち抜いた形状となっ
ている。リードフレーム15は、図3に示すように、一
対の平行に延在する外枠16と、この一対の外枠16を
連結し外枠16に直交する方向に延在する一対の内枠1
7とによって形成される枠構造となっている。
【0038】また、前記枠の中央には矩形状の支持板
(タブ)4が配置されているとともに、この支持板4は
枠の隅部の太幅部18から斜めに延在するタブ吊りリー
ド19によって支持されている。また、前記内枠17お
よび外枠16から前記支持板4に向かって複数のリード
2が延在している。また、相互に平行に延在するリード
部分において、各リード2はダム20によって連結され
ている。このダム20は、前記内枠17または外枠16
に平行に配置されるとともに、前記太幅部18に連結さ
れている。また、図示はしないが、前記外枠16には、
リードフレームの搬送や位置決めに使用するガイド孔が
設けられている。
【0039】このようなリードフレーム15は、チップ
ボンディング,ワイヤボンディングがなされた後、トラ
ンスファモールドによって封止されてパッケージが形成
される。トランスファモールドによるモールド領域21
を、図3において二点鎖線枠で示す。モールド領域21
内に入るリード部分をインナーリード5と呼称し、モー
ルド領域21から突出するリード部分をアウターリード
6と呼称する。
【0040】一方、これが本発明の特徴の一つである
が、前記二点鎖線枠で示されるモールド領域21の内側
の一点鎖線枠内の部分の板厚は、一点鎖線枠の外側の部
分の板厚よりも薄い薄板部8となっている。したがっ
て、一点鎖線枠の外側のリード部分,外枠16,内枠1
7,ダム20は厚板部9となる。前記薄板部8は、たと
えば、厚板部9の板厚のおよそ50〜60%またはそれ
以下となる。
【0041】したがって、薄板部8で形成されるインナ
ーリード5の内端のリードピッチaは、厚板部9で形成
されるアウターリード6のリードピッチbよりも大幅に
小さくできる。
【0042】なお、リードフレーム15は、図では、説
明の便宜上リード2の数を大幅に少なくしてあるが、実
際には百数十〜二百数十と多い。
【0043】つぎに、本実施例のリードフレーム15の
製造について説明する。最初に厚さ0.15〜0.1m
m程度の薄い鉄−ニッケル合金板あるいは銅合金板から
なる細長のリードフレーム素材25が用意される。
【0044】つぎに、図4に示すように、プレスによっ
て中央部分が一定間隔で押し潰され(叩かれ)て、矩形
状に薄板部8が形成される。図4において二点鎖線で区
切られる矩形部分が、単一のリードフレームとなる。し
たがって、薄板部8の外側の部分を厚板部9と呼称す
る。薄板部8は、たとえば、厚板部9の板厚のおよそ5
0〜60%またはそれ以下となる。
【0045】つぎに、図5に示すように、一点鎖線枠で
囲まれる薄板部8に対してプレスによって打ち抜き、イ
ンナーリード5となる部分を形成する。この際、薄板部
8は薄いことから、インナーリード5のリードピッチの
狭ピッチ化(インナーリードの微細化)が達成できる。
【0046】つぎに、厚板部9の打ち抜きを行って、図
3に示すようなアウターリード6を形成する。この際、
打ち抜きは薄板部8の一部(外端)部分をも打ち抜き、
インナーリード5からアウターリード6に繋がるリード
2を形成することになる。
【0047】厚板部9の打ち抜きは、たとえば、厚板部
9の板厚のプレスの加工最小限界となるようにする。こ
れにより、厚板部9におけるアウターリード6のリード
ピッチbは、厚板部9の板厚における最小値とすること
が可能となる。
【0048】プレスによる打ち抜きの加工寸法は、金属
板を打ち抜くスロットの幅で決まる。したがって、リー
ドフレーム素材の板厚が薄くなる程スロット幅は狭くで
き、リードピッチやリードパターンは微細となる。この
結果、本実施例のリードフレームによれば、薄板部8に
形成するインナーリード5のリードピッチa(リードパ
ターン)は、厚板部9に形成するアウターリード6のリ
ードピッチbよりも十分狭くなり、リードピッチの狭小
化,多ピン化に対応できるようになる。
【0049】このことは、機械強度面で使用限界に近い
薄い厚さのリードフレームであっても、本発明のリード
フレーム構造によれば、インナーリード内端部分でのリ
ードピッチは、実質的にさらに薄いリードフレームを用
いたと同様の狭ピッチ化をインナーリード部分で実現で
きることになる。
【0050】つぎに、応力歪み(特にインナーリード
部)の除去のため、必要に応じて熱処理を実施する。熱
処理は、たとえば、ヒータを局所(インナーリード部
分)に接近させて加熱することによって行う。また、全
体の加熱でも良い。
【0051】つぎに、このようなリードフレームを用い
て半導体装置を製造(組立)する方法について説明す
る。最初に図3に示すリードフレーム15を用意する。
その後、図6に示すように、支持板4上に半導体チップ
3を固定する。
【0052】つぎに、半導体チップ3の図示しない電極
とインナーリード5の内端部分を常用のワイヤボンディ
ング装置によって電気的に接続する。
【0053】つぎに、図7に示すように、組立が終了し
たリードフレーム15を、トランスファモールド装置の
金型30に型締めして封止を行う。前記金型30は、下
型31と、上型32とからなり、それぞれのパーティン
グ面に窪んだキャビティ33,34を有している。上・
下型32,31の型締めによって形成されたモールド空
間35に、ゲート36から溶けたレジンを圧入してトラ
ンスファモールドを行う。この際、薄板部8は前記モー
ルド空間35内に入り、下型31や上型32のパーティ
ング面には接触しないことから、金型30は従来使用し
ているものをそのまま使用することができる。これは、
後述する不要リードフレーム部分を切断除去する切断型
やリードを成形する成形型でも同様に従来使用している
ものを使用できる。
【0054】つぎに、リードフレーム15を金型30か
ら取り出し、切断型でリードフレーム15のダム20を
切断除去する。
【0055】つぎに、成形型でリード2を切断するとと
もに、リード2の成形を行う。本実施例ではリード2は
ガルウィング型に成形される。これにより、図1に示す
半導体装置が製造される。
【0056】本実施例の半導体装置は、インナーリード
部分の板厚がアウターリードの板厚に比較して薄く形成
されていることから、インナーリードのリードピッチが
アウターリードのリードピッチよりも小さくなってい
る。したがって、インナーリードパターンの微細化が可
能となり、多ピン化が達成できる。
【0057】本実施例の半導体装置は、インナーリード
パターンがアウターリードパターンに比較して微細化で
きることから、アウターリードおよびインナーリードの
リードピッチの狭小化が可能となる。
【0058】本実施例の半導体装置は、インナーリード
部分の板厚がアウターリードの板厚に比較して薄く形成
されているが、アウターリードはパッケージのつけ根部
分をも含めて厚く機械強度的に強く、折れや曲がりが起
き難い構造となっている。
【0059】本実施例のリードフレームは、インナーリ
ード形成部分は板厚が薄くなっていることから、アウタ
ーリードのリードピッチに比較してリードピッチを小さ
くすることができる。したがって、多ピン化,リードピ
ッチ狭小化に対応した半導体装置製造用のリードフレー
ムとして好適となる。
【0060】本実施例のリードフレームの製造方法によ
れば、リードフレーム素材の一部を押し潰しによって薄
板化した後、薄板部と厚板部を別々に打ち抜くため、薄
板部ではリードピッチが小さくできる微細化が可能とな
る。このため、実質的により薄いリードフレームを用い
たと同様にアウターリードおよびインナーリードのリー
ドピッチの狭小化および多ピン化を図ることができる。
【0061】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記薄板部は、プレスによる押し潰し(叩き)によって
形成したが、エッチングによって形成しても良い。この
場合、薄板部に歪みは発生しないことから、薄板部形成
後の熱処理加工は不要となる。
【0062】また、前記実施例では、インナーリードの
薄板化は、リードフレーム上面の叩ききによって形成し
たが、下面を叩き、リード全体として上面が同一面とす
るようにしても良い。
【0063】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるガルウ
ィング型の半導体装置の製造技術に適用した場合につい
て説明したが、それに限定されるものではなく、たとえ
ば、LOC(リード・オン・チップ)構造の半導体装置
の製造技術などに適用できる。
【0064】本発明は少なくとも半導体装置の製造技術
には適用できる。
【0065】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0066】(1)インナーリードのリードピッチは、
アウターリードでは形成できない狭いリードピッチとな
っていることから、リード数を多くしてもインナーリー
ドは狭ピッチ化できるため、アウターリードも最小値の
リードピッチとすることができ、半導体装置の多ピン,
リード狭ピッチ化が達成できる。
【0067】(2)狭ピッチ化によってインナーリード
の内端を薄くしても、前記パッケージ内のインナーリー
ドの外端側は厚板部となっていることから、パッケージ
から突出するアウターリードの機械的強度が高くなる。
【0068】(3)インナーリードのリードピッチは、
アウターリードでは形成できない狭いリードピッチとな
っていることから、リード数を多くしてもインナーリー
ドは狭ピッチ化できるため、アウターリードも最小値の
リードピッチとすることができる。したがって、多ピン
化,リード狭ピッチ化を目的とするリードフレームとな
る。
【0069】(4)リードフレームにおいてインナーリ
ードのリードピッチ,パターンの微細化を図っても、外
枠,内枠,ダムおよびアウターリード部分は、従来使用
している板厚であることから、半導体装置の製造におい
て各工程での治具が使用でき、製造コストの低減が図れ
る。
【0070】(5)インナーリードのリードピッチ,パ
ターンの微細化を図るにしても、従来使用されている汎
用性の高いリードフレーム素材の使用が可能となり、半
導体装置の製造コストの低減が達成できる。
【0071】(6)インナーリードのリードピッチ,パ
ターンの微細化を図っても、リードフレームのアウター
リードおよび枠部分は厚いため、リードフレームの機械
的強度は高く取扱性に難がない。
【0072】(7)金属板のインナーリード形成部分を
押し潰して薄板部とした後インナーリードを形成するた
め、素材のままでは厚くて打ち抜くことができないスロ
ット幅でインナーリードを形成でき、リードピッチの狭
小化および多ピン化に適用できるリードフレームを製造
できる。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体装置の断面図で
ある。
【図2】本実施例の半導体装置の一部の平面的説明図で
ある。
【図3】本発明の一実施例であるリードフレームの概略
構成を示す平面図である。
【図4】本実施例のリードフレームの製造において薄板
部を形成したリードフレーム素材の平面図である。
【図5】本実施例のリードフレームの製造においてイン
ナーリードを形成したリードフレーム素材の平面図であ
る。
【図6】本実施例の半導体装置の製造においてワイヤボ
ンディングが終了したリードフレームを示す断面図であ
る。
【図7】本実施例の半導体装置の製造におけるトランス
ファモールド状態を示す断面図である。
【符号の説明】
1…パッケージ、2…リード、3…半導体チップ、4…
支持板、5…インナーリード、6…アウターリード、7
…ワイヤ、8…薄板部、9…厚板部、10…段差、15
…リードフレーム、16…外枠、17…内枠、18…太
幅部、19…タブ吊りリード、20…ダム、21…モー
ルド領域、25…リードフレーム素材、30…金型、3
1…下型、32…上型、33,34…キャビティ、35
…モールド空間、36…ゲート。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 パッケージと、前記パッケージの内部に
    位置する半導体チップと、前記パッケージの内外に亘っ
    て延在するインナーリードとアウターリードとからなる
    リードと、前記リードの内端と前記半導体チップの電極
    を電気的に接続する接続手段とを有する半導体装置であ
    って、前記パッケージの内部に延在するインナーリード
    の少なくとも内端部分はパッケージの外部のアウターリ
    ードの厚さよりも薄くなっていることを特徴とする半導
    体装置。
  2. 【請求項2】 前記パッケージ内のインナーリードの内
    端側は薄板部となり、外端側は厚板部となっていること
    を特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記インナーリードの内端リードピッチ
    は前記アウターリードの厚さにおけるリードピッチ加工
    限界値よりも小さくなっていることを特徴とする請求項
    1記載の半導体装置。
  4. 【請求項4】 金属板の打ち抜きによって形成されたイ
    ンナーリードとアウターリードとからなるリードやリー
    ドを連結する枠等を有するリードフレームであって、前
    記インナーリードの少なくとも内端部分はアウターリー
    ドの板厚よりも薄くなっていることを特徴とするリード
    フレーム。
  5. 【請求項5】 前記インナーリードの少なくとも内端部
    分のリードピッチはアウターリードの厚さにおけるリー
    ドピッチ加工限界値よりも小さくなっていることを特徴
    とする請求項3記載のリードフレーム。
  6. 【請求項6】 少なくともアウターリードを連結する枠
    部分の厚さはアウターリードと同じ厚さとなっているこ
    とを特徴とする請求項3または請求項4記載のリードフ
    レーム。
  7. 【請求項7】 金属板を所望パターンに打ち抜いてイン
    ナーリードとアウターリードとからなるリードやリード
    を連結する枠等を有するリードフレームの製造方法であ
    って、前記金属板のインナーリード形成領域全体を薄板
    化して薄板部を形成する工程と、前記薄板部を薄板部の
    周囲の厚板部では打ち抜き不可能な狭ピッチで打ち抜い
    てインナーリード部分を形成する工程と、前記厚板部を
    打ち抜いてアウターリード部分を形成する工程とを有す
    ることを特徴とするリードフレームの製造方法。
JP7103461A 1995-04-27 1995-04-27 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法 Pending JPH08298306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7103461A JPH08298306A (ja) 1995-04-27 1995-04-27 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7103461A JPH08298306A (ja) 1995-04-27 1995-04-27 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法

Publications (1)

Publication Number Publication Date
JPH08298306A true JPH08298306A (ja) 1996-11-12

Family

ID=14354664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7103461A Pending JPH08298306A (ja) 1995-04-27 1995-04-27 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JPH08298306A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012325B2 (en) 2001-03-05 2006-03-14 Samsung Electronics Co., Ltd. Ultra-thin semiconductor package device and method for manufacturing the same
JP2007096357A (ja) * 2007-01-11 2007-04-12 Rohm Co Ltd 面実装型電子部品の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012325B2 (en) 2001-03-05 2006-03-14 Samsung Electronics Co., Ltd. Ultra-thin semiconductor package device and method for manufacturing the same
US7253026B2 (en) 2001-03-05 2007-08-07 Samsung Electronics Co., Ltd. Ultra-thin semiconductor package device and method for manufacturing the same
JP2007096357A (ja) * 2007-01-11 2007-04-12 Rohm Co Ltd 面実装型電子部品の製造方法
JP4500819B2 (ja) * 2007-01-11 2010-07-14 ローム株式会社 面実装型電子部品の製造方法

Similar Documents

Publication Publication Date Title
CN100517682C (zh) 半导体器件及其制造方法
US6611047B2 (en) Semiconductor package with singulation crease
GB1571173A (en) Stamped lead frame for semiconductor packages
JPH11260983A (ja) リードフレームの製造方法
JP2000294711A (ja) リードフレーム
JPH09129808A (ja) 樹脂封止型半導体装置およびその製造方法
JP2008113021A (ja) 半導体装置の製造方法
US5521430A (en) Semiconductor apparatus and its manufacturing method
JP2001326316A (ja) 樹脂封止型半導体装置用フレーム
JPH08298306A (ja) 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法
JP2003068962A (ja) 半導体装置製造用のフレームおよび半導体装置の製造方法
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
JPH05144988A (ja) 半導体装置の製造方法並びに半導体製造装置及びリードフレーム
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JP2700902B2 (ja) リードフレームの製造方法
JPH03123063A (ja) 半導体装置用リードフレーム及びその製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
US20220270957A1 (en) Quad flat no-lead (qfn) manufacturing process
JPS63308358A (ja) リ−ドフレ−ム
JPH0783081B2 (ja) 半導体装置に用いるリードフレームの製造方法
JPH11260991A (ja) 半導体装置用リードフレームの製造方法
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPH0444255A (ja) リードフレームの製造方法
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JP2504860B2 (ja) リ―ドフレ―ムの製造方法