DE102011017585B4 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102011017585B4
DE102011017585B4 DE102011017585.7A DE102011017585A DE102011017585B4 DE 102011017585 B4 DE102011017585 B4 DE 102011017585B4 DE 102011017585 A DE102011017585 A DE 102011017585A DE 102011017585 B4 DE102011017585 B4 DE 102011017585B4
Authority
DE
Germany
Prior art keywords
electrode
substrate
sealing resin
semiconductor device
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102011017585.7A
Other languages
English (en)
Other versions
DE102011017585A1 (de
Inventor
Yoshihiro Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102011017585A1 publication Critical patent/DE102011017585A1/de
Application granted granted Critical
Publication of DE102011017585B4 publication Critical patent/DE102011017585B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Halbleitervorrichtung (1), aufweisend:
ein Substrat (2) mit einem Leiter (2a);
einen Halbleiterchip (3), der auf dem Substrat (2) angeordnet und elektrisch mit dem Leiter (2a) verbunden ist;
eine röhrenförmige Elektrode (4), deren eines Ende (41) elektrisch mit dem Leiter (2a) verbunden ist; und
ein Dichtungsharz (5), welches das Substrat (2), den Halbleiterchip (3) und die Elektrode (4) abdichtet,
wobei die Elektrode (4) so konfiguriert ist, dass sie in Stapelrichtung, in welcher das Substrat (2) und der Halbleiterchip (3) gestapelt sind, in einem Zustand vor dem Abdichten mit dem Dichtungsharz (5) ausdehnbar und kontrahierbar ist,
wobei eine Kante (42a) des anderen Endes (42) der Elektrode (4) aus dem Dichtungsharz (5) frei liegt, und
die Elektrode (4) einen Hohlraum (6) aufweist, der an der Kante (42a) des anderen Endes (42) offen ist und eine Faltenbalgform aufweist,
wobei das eine Ende (41) der Elektrode (4) elektrisch mit dem Leiter (2a) durch eine Lötverbindung verbunden und so konfiguriert ist, dass es einen Durchmesser aufweist, der sich zum Leiter (2a) zu einer Kante (41a) des einen Endes (41) hin verringert.

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung und insbesondere eine Halbleitervorrichtung, welche mit einem Dichtungsharz abgedichtet ist, und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Halbleitervorrichtungen sind allgemein so konfiguriert, dass ein Chip, eine Leitung und dergleichen einem Spritzpressen (einem Transfergießen) mit Harz unterzogen werden. Ein Beispiel der Halbleitervorrichtung umfasst ein Leistungshalbleitermodul, das für einen Leistungskonverter und dergleichen verwendet wird, um elektrische Vorrichtungen, wie beispielsweise einen Motor, zu steuern. Bei dem Leistungshalbleitermodul werden ein IGBT (Bipolartransistor mit isoliertem Gate) zum Steuern des Stroms zum Versorgen einer Last, ein Leistungshalbleiterchip, der als Rückflussdiode dient, ein Substrat für die Isolation, eine Grundplatte für die Kühlung und eine Elektrode für die Anwendung einem Spritzpressen mit Harz für eine Modularisierung unterzogen.
  • DE 11 2008 000 229 T5 beschreibt eine im RTM-Verfahren gebildete, harzgekapselte Leistungshalbleitervorrichtung mit einem Schaltungssubstrat mit einem Verbindungsmuster, einem Leistungshalbleiterelement, das mit dem Verdrahtungsmuster verbunden ist, und einem zylindrischen Verbindungsbereich für den externen Anschluss. Der zylindrische Verbindungsbereich ist auf dem Verdrahtungsmuster in elektrischer Verbindung mit dem Leistungshalbleiterelement vorgesehen und ein externer Anschluss ist in den zylindrischen Verbindungsbereich einsetzbar. Der zylindrische Verbindungsbereich ist derart vorgesehen, dass er im wesentlichen rechtwinklig zu dem Substrat ist.
  • DE 10 2008 008 141 A1 offenbart ein Leistungshalbleitermodul zum Montieren an einem Kühlelement mit mindestens einem Substrat, auf dem eine oder mehrere Komponenten montiert sind, und einem Modulgehäuse, das das mindestens eine Substrat zumindest teilweise umgibt.
  • Die ältere Anmeldung DE 10 2009 042 399 A1 beschreibt eine Leistungshalbleitervorrichtung mit einem Substrat, das ein Schaltungsmuster enthält. Ein Halbleiterelement ist an dem Leitungsmuster befestigt. Eine zylindrische Elektrode weist ein offenes Ende an einem Ende davon auf und ist aufrecht auf dem Substrat derart angebracht, dass ein anderes Ende davon an dem Schaltungsmuster befestigt ist.
  • DE 10 2008 029 829 A1 offenbart ein vertikal nach oben kontaktierendes Halbleitermodul mit einem Schaltungsträger, der ein Substrat aufweist, einem auf dem Substrat angeordneten Halbleiter und elektrischen Kontakten, wobei die Kontakte, ausgehend von einer Leiterebene, als nach oben entgegen der unter der Leitebene liegenden Substratseite gerichtete leitfähige Kontaktkörper ausgebildet sind und sich die Kontakte wenigstens teilweise in einer den Halbleiter umgebenden gespritzten Umhüllungs-Moldmasse befinden.
  • JP H09-283 681 A beschreibt eine Halbleitervorrichtung, deren Elemente mit Harz umgeben sind. Die Halbleitervorrichtung weist eine Wärmesenke und externe Anschlüsse auf. Auf der Spitze eines externen Anschlusses ist ein nicht durchgebohrtes Gewindeloch vorgesehen und die obere Seite des Gewindelochs ist flächenbündig mit der oberen Seite des Harzes vom Harz frei gelegt.
  • DE 10 2009 032 973 A1 offenbart eine Leistungshalbleitervorrichtung mit einem zylindrischen Verbindungsbereich für den externen Anschluss auf einem Verdrahtungsmuster. Der zylindrische Verbindungsbereich ist derart angeordnet, dass er im Wesentlichen rechtwinklig zu dem Verdrahtungsmuster ist. Ein elektrischer Anschluss kann in den zylindrischen Verbindungsbereich eingesetzt und mit diesem verbunden werden. Der zylindrische Verbindungsbereich gestattet eine elektrische Verbindung des eingesetzten externen Anschlusses mit dem Verdrahtungsmuster. Eine Abschrägung ist zumindest an dem mit dem Verdrahtungsmuster verbundenen Ende des zylindrischen Verbindungsbereichs ausgebildet.
  • Beispielsweise offenbart die JP 2004-165 281 A eine Leistungshalbleitervorrichtung mit Gießharzdichtung, welche ein Gehäuse aufweist, in dem ein Leistungshalbleiterchip und dergleichen mit dem Gießharz abgedichtet sind. Der Leistungshalbleiterchip ist durch eine Lötschicht an einer Wärmesenke innerhalb des Gehäuses befestigt, welches eine Seite aufweist, durch die der erste Leitungsrahmen, der an der Wärmesenke befestigt ist, nach außen vorsteht. Ferner steht der zweite Leitungsrahmen, der elektrisch mit dem Leistungshalbleiterchip über eine Metallverdrahtung verbunden ist, durch die Seite des Gehäuses nach außen vor.
  • Beim Transfergießen wird ein Dichtungsharz in einem Zustand injiziert, in dem obere und untere Formwerkzeuge unter hohem Druck miteinander in Kontakt gebracht und aneinander hermetisch abgedichtet sind. Dies erfordert Genauigkeit bei den Formwerkzeug, um die Luftdichtigkeit der oberen und unteren Formwerkzeuge zu verbessern. Jedoch ist es schwierig, die Maßabweichung bzw. das Spiel der Komponenten der Halbleitervorrichtung, die in Kontakt mit den oberen und unteren Formwerkzeugen stehen, so einzustellen, dass sie in den Bereich der Genauigkeit der Formwerkzeuge fallen. Dementsprechend wird die Elektrode der Halbleitervorrichtung in der Richtung entfernt, in der die Elektrode nicht in Kontakt mit den oberen und unteren Formwerkzeugen gebracht ist.
  • Auch bei der Leistungshalbleitervorrichtung mit Gießharzdichtung, welche in der vorstehend erwähnten Druckschrift offenbart ist, stehen die ersten und zweiten Leitungsrahmen durch die Seite des Gehäuses, das durch Gießharz abgedichtet ist, nach außen vor. In dem Raum für die ersten und zweiten Leitungsrahmen, die durch die Seite dieses Gehäuses nach außen vorstehen, können keine anderen Halbleitervorrichtungen und dergleichen angeordnet werden. Dementsprechend dient der Raum für die ersten und zweiten Leitungsrahmen, welche nach außen durch die Seite dieses Gehäuses vorstehen, als Elektrodenentfernungsabschnitt, welcher einem ungenutzten Bereich entspricht, in dem andere Halbleitervorrichtungen und dergleichen in dem Fall, dass eine Mehrzahl an Halbleitervorrichtungen parallel angeordnet ist, nicht angeordnet werden können.
  • Die Erfindung wurde im Licht der vorstehend beschriebenen Probleme gemacht. Es ist eine Aufgabe der Erfindung, eine Halbleitervorrichtung mit verringerter Größe und ein Verfahren zum Herstellen der Halbleitervorrichtung anzugeben.
  • Erfindungsgemäß wird diese Aufgabe durch eine Halbleitervorrichtung nach Anspruch 1 sowie durch ein Herstellungsverfahren nach Anspruch 7 gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.
  • Eine Halbleitervorrichtung gemäß der Erfindung umfasst ein Substrat mit einem Leiter; einen Halbleiterchip, welcher auf dem Substrat angeordnet und elektrisch mit dem Leiter verbunden ist; eine röhrenförmige Elektrode, deren eines Ende elektrisch mit dem Leiter verbunden ist; und ein Dichtungsharz, das das Substrat, den Halbleiterchip und die Elektrode abdichtet. Die Elektrode ist so konfiguriert, dass sie in Stapelrichtung, in der das Substrat und der Halbleiterchip gestapelt sind, in einem Zustand vor dem Dichten mit dem Dichtungsharz ausdehnbar und kontrahierbar ist. Eine Kante eines anderen Endes der Elektrode liegt aus dem Dichtungsharz frei. Die Elektrode weist einen Hohlraum auf, welcher an der Kante des anderen Endes offen ist.
  • Da die Elektrode so konfiguriert ist, dass sie in Stapelrichtung, in der das Substrat und der Halbleiterchip gestapelt sind, im Zustand vor dem Abdichten mit dem Dichtungsharz ausdehnbar und kontrahierbar ist, ermöglichen gemäß der Halbleitervorrichtung der Erfindung die Ausdehnung und Kontraktion der Elektrode in Stapelrichtung die Absorption der Maßabweichung des Substrats, des Halbleiterchips oder dergleichen in Stapelrichtung. Darüber hinaus ist die Elektrode in Stapelrichtung vorhanden, was verhindert, dass die Elektrode durch die Seite des Dichtungsharzes nach außen vorsteht. Folglich kann die Größe der Halbleitervorrichtung reduziert werden.
  • Zusätzlich steht die Elektrode nicht durch die Seite des Dichtungsharzes nach außen vor, was das Auftreten eines ungenutzten Bereichs verhindert, in welchem andere Halbleitervorrichtungen aufgrund des Vorhandenseins der Elektrode nicht angeordnet werden können. Deshalb können, wenn eine Mehrzahl an Halbleitervorrichtungen parallel angeordnet ist, diese Halbleitervorrichtungen in einem kleinen Raum angeordnet werden, was die Verringerung der Größe des Systems (Produktes) einschließlich einer Mehrzahl an Halbleitervorrichtungen ermöglicht.
  • Die vorstehenden und andere Aufgaben, Merkmale, Aspekte und Vorteile der Erfindung gehen deutlicher aus der folgenden detaillierten Beschreibung der Erfindung zusammen mit den beigefügten Zeichnungen hervor.
  • 1 ist eine konzeptionelle Darstellung, welche schematisch den Querschnitt einer Halbleitervorrichtung einer Ausführungsform der Erfindung zeigt.
  • 2 ist eine konzeptionelle Darstellung, welche schematisch die obere Oberfläche der Halbleitervorrichtung einer Ausführungsform der Erfindung zeigt.
  • 3 ist eine Vergrößerungsansicht, welche schematisch einen Bereich P1 von 1 zeigt.
  • 4 ist eine konzeptionelle Darstellung, welche schematisch den Zustand zeigt, in dem die Halbleitervorrichtung einer Ausführungsform der Erfindung auf einer Schaltungsplatine angebracht wird.
  • 5 ist eine konzeptionelle Darstellung, welche schematisch den Zustand zeigt, in dem ein Relaisanschluss in eine Elektrode der Halbleitervorrichtung einer Ausführungsform der Erfindung geschoben wird.
  • 6 ist eine konzeptionelle Darstellung, welche schematisch den Zustand zeigt, in dem der Relaisanschluss, der in die Elektrode der Halbleitervorrichtung einer Ausführungsform der Erfindung eingeschoben ist, in ein Durchgangsloch der Schaltungsplatine eingeschoben wird.
  • 7A 7B, und 7C sind jeweils schematische Darstellungen, welche den Zustand zeigen, in dem die Elektrode der Halbleitervorrichtung einer Ausführungsform der Erfindung einem Transfergießen mit Harz unterzogen wird, wobei 7A eine Darstellung ist, welche den Zustand während des Einsetzens zeigt, 7B eine Darstellung ist, welche den Zustand während des Klemmens der Formwerkzeuge zeigt, und 7C eine Darstellung ist, welche den Zustand während des Füllens mit Harz zeigt.
  • 8 ist eine konzeptionelle Darstellung, welche schematisch den Querschnitt einer Halbleitervorrichtung eines Vergleichsbeispiels zeigt.
  • 9 ist eine konzeptionelle Darstellung, welche schematisch die obere Oberfläche der Halbleitervorrichtung des Vergleichsbeispiels zeigt.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Eine Ausführungsform der Erfindung wird nachstehend mit Bezug auf die Zeichnungen beschrieben.
  • Zunächst wird die Konfiguration der Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung beschrieben. In Bezug auf die Konfiguration der Halbleitervorrichtung ist beispielhaft eine durch Transfergießen hergestellte Halbleitervorrichtung gezeigt.
  • Mit Bezug auf die 1 und 2 umfasst eine Halbleitervorrichtung 1 hauptsächlich ein Substrat 2, einen Halbleiterchip 3, eine Elektrode 4, ein Dichtungsharz 5 und einen Wärmeverteiler 7. Die Halbleitervorrichtung 1 wird durch Transfergießen ausgebildet, bei dem das Substrat 2, der Halbleiterchip 3, die Elektrode 4, der Wärmeverteiler 7 und dergleichen mit dem Dichtungsharz 5 abgedichtet werden.
  • Das Substrat 2 weist eine Oberfläche und die andere Oberfläche auf, von denen jede mit einem Leiter 2a versehen ist, welcher beispielsweise aus einer Metallstruktur ausgebildet ist. Auf der einen Oberflächenseite des Substrats 2 ist ein Halbleiterchip 3 auf einem Teil des Leiters 2a angeordnet, wobei ein Lot 8 zwischengesetzt ist. Der Halbleiterchip 3 ist elektrisch mit dem Leiter 2a verbunden. Dieser Halbleiterchip 3 weist beispielsweise einen Schalthalbleiter und eine Diode auf.
  • Auf der einen Oberflächenseite des Substrats 2 ist die röhrenförmige Elektrode 4 auf dem Leiter 2a angeordnet. Die Elektrode 4 weist beispielsweise eine Kollektor-(C)-Elektrode 4a, eine Emitter-(E)-Elektrode 4b und eine Gate-(G)-Elektrode 4c auf.
  • Beispielsweise ist der Halbleiterchip 3 durch Löten auf den Leiter 2a gebondet, welcher durch Löten an die Kollektorelektrode 4a gebondet ist. Darüber hinaus ist der Halbleiterchip 3 elektrisch durch einen (nicht gezeigten) Draht mit dem Leiter 2a verbunden, an den die Emitterelektrode 4b durch Löten gebondet ist. Darüber hinaus ist ein Gatewiderstand 9 elektrisch mit dem Leiter 2a verbunden, an den die Gateelektrode 4c durch Löten gebondet ist. Der Halbleiterchip 3 ist elektrisch über einen Draht 10 mit dem Gatewiderstand 9 verbunden. Dieser Draht 10 ist beispielsweise ein Aluminiumdraht (Al-Draht).
  • Die röhrenförmige Elektrode 4 weist eine Longitudinalrichtung in Stapelrichtung auf, in welcher das Substrat 2 und der Halbleiterchip 3 gestapelt sind. Die Elektrode 4 ist so konfiguriert, dass sie in Stapelrichtung, in der das Substrat 2 und der Halbleiterchip 3 gestapelt sind, im Zustand vor dem Abdichten mit dem Dichtungsharz 5 ausdehnbar und kontrahierbar ist. Die Elektrode 4 ist so konfiguriert, dass sie in dem Zustand vor dem Abdichten mit dem Dichtungsharz 5 für die Kontraktion zwischen die Formwerkzeuge geschichtet ist, wobei auch verhindert wird, dass sie sich nach der Aushärtung des Dichtungsharzes 5 ausdehnt. Die Elektrode 4 ist beispielsweise aus einem Metall mit niedrigem Widerstand gemacht. Dieses Metall kann beispielsweise Kupfer oder Aluminium sein.
  • Die Elektrode 4 kann einen gekrümmten Umrissabschnitt 43 in einem Bereich, der in Kontakt mit dem Dichtungsharz 5 steht, aufweisen. Dabei weist die Elektrode 4 in dem Bereich, der in Kontakt mit dem Dichtungsharz 5 ist, eine Faltenbalgform auf. Der gekrümmte Umrissabschnitt 43 kann gebogen sein oder eine sanft gekrümmte Oberfläche aufweisen. Der innere Winkel des gekrümmten Umrissabschnitts 43 kann ein spitzer Winkel oder ein stumpfer Winkel sein. Die Anzahl an gekrümmten Umrissabschnitten 43 kann gleich 1 oder größer als 1 sein.
  • Die Elektrode 4 weist ein Ende 41 auf, das elektrisch mit dem Leiter 2a verbunden ist. Mit Bezug auf 3 ist das eine Ende 41 durch Lötbonden mit einem Lot 11 elektrisch mit dem Leiter 2a verbunden. Darüber hinaus ist das eine Ende 41 so konfiguriert, dass es einen Durchmesser aufweist, der gegen den Leiter 2a zu einer Kante 41a des einen Endes 41 verringert ist. Das Lot 11 ist zwischen die Kante 41a des einen Endes 41 und den Leiter 2a geschichtet. Darüber hinaus steht das Lot 11 vor und erstreckt sich zum äußeren Umfang des einen Endes 41.
  • Mit erneutem Bezug auf die 1 und 2 weist das andere Ende 42 der Elektrode 4 eine Kante 42a auf, welche nicht mit dem Dichtungsharz 5 bedeckt ist, sondern frei liegt. Die Elektrode 4 weist einen Hohlraum 6 auf, der an der Kante 42a des anderen Endes 42 geöffnet ist. Der Hohlraum 6 ist auf der Seite des inneren Umfangs der röhrenförmigen Elektrode 4 vorhanden. Das andere Ende 42 der Elektrode 4 kann so konfiguriert sein, dass es einen Durchmesser aufweist, der zu einer Öffnung 44 des Hohlraums 6 zur Kante 42a des anderen Endes 42 hin größer ist.
  • Darüber hinaus kann die Elektrode 4 so konfiguriert sein, dass sie in dem Zustand vor der Abdichtung mit dem Dichtungsharz 5 in Stapelrichtung durch eine Kraft ausdehnbar und kontrahierbar ist, welche geringer ist als die Biegefestigkeit des Substrats 2. In diesem Fall wird die Konfiguration so gestaltet, dass die Kraft, welche für die Kontraktion der Elektrode 4 erforderlich ist, zum Zeitpunkt des Klemmens durch das Formwerkzeug in dem Zustand vor dem Abdichten mit dem Dichtungsharz 5 geringer ist als die Biegefestigkeit des Substrats 2. Diese Biegefestigkeit beträgt beispielsweise etwa 40 MPa.
  • Darüber hinaus kann die Elektrode 4 so konfiguriert sein, dass verhindert wird, dass das Dichtungsharz 5 durch den Injektionsdruck zur Zeit des Abdichtens mit dem Dichtungsharz 5 durch die Öffnung 44 in den Hohlraum 6 fließt. In diesem Fall ist die Elektrode 4 so konfiguriert, dass verhindert wird, dass die Kante 42a des anderen Endes 42 der Elektrode 4 durch den Injektionsdruck des Dichtungsharzes 5 zum Zeitpunkt des Abdichtens mit dem Dichtungsharz 5 von den Formwerkzeugen getrennt wird. Dieser Injektionsdruck beträgt beispielsweise etwa 10 MPa.
  • Darüber hinaus kann das Dichtungsharz 5 so abdichten, dass der Zustand erreicht wird, in dem die Elektrode 4 in Stapelrichtung innerhalb des elastischen Bereichs kontrahiert ist. In diesem Fall ist die Elektrode 4 so konfiguriert, dass sie in Stapelrichtung im Zustand des Abdichtens mit dem Dichtungsharz 5 kontrahiert wird.
  • Darüber hinaus ist auf der anderen Oberflächenseite des Substrats 2 der Wärmeverteiler 7 unterhalb des Leiters 2a angeordnet, wobei das Lot 8 zwischen sie gesetzt ist. Die untere Oberfläche des Wärmeverteilers 7 ist nicht vom Dichtungsharz 5 bedeckt. Dieser Wärmeverteiler 7 ist beispielsweise aus Cu (Kupfer), AlSiC (Aluminiumsiliziumcarbid), Cu-(Kupfer-)Mo(Molybdän) und dergleichen gemacht.
  • Dann werden das Substrat 2, der Halbleiterchip 3, die Elektrode 4, der Wärmeverteiler 7, der Gatewiderstand 9 und der Draht 10 mit dem Dichtungsharz 5 zwischen der Kante 42a des anderen Endes 42 der Elektrode 4 und dem Boden des Wärmeverteilers 7 abgedichtet. Das Dichtungsharz 5 ist so ausgebildet, dass die Kante 42a des anderen Endes 42 der Elektrode 4 und der Boden des Wärmeverteilers 7 frei liegen.
  • Nun wird eine Beschreibung in Bezug auf den Zustand gegeben, in dem die Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung auf der Schaltungsplatine montiert wird. Es ist anzumerken, dass diese Halbleitervorrichtung in Details der Konfiguration von der vorstehend beschriebenen Halbleitervorrichtung verschieden ist.
  • Mit Bezug auf 4 ist die Halbleitervorrichtung 1 elektrisch über einen Relaisanschluss 22, der in die Elektrode 4 eingeschoben ist, mit einer Schaltungsplatine 21 verbunden. Die Halbleitervorrichtung 1 ist auch durch eine Schraube 23 mit einer Kühlrippe 24 verbunden. Ein Klebstoff ist zwischen den Wärmeverteiler 7 der Halbleitervorrichtung 1 und die Kühlrippe 24 eingebracht. Es ist anzumerken, dass der Draht in 4 nicht gezeigt ist.
  • Nun wird das Verfahren des elektrischen Verbindens der Halbleitervorrichtung 1 und der Schaltungsplatine 21 über den Relaisanschluss 22 beschrieben.
  • Mit Bezug auf 5 ist der Relaisanschluss 22 an jedem seiner Enden mit einem Einschubabschnitt 22a versehen, welcher einen hohlen Abschnitt aufweist. Der Relaisanschluss 22 ist leitend. Der Einschubabschnitt 22a ist so konfiguriert, dass er elastisch deformierbar ist. Wenn der Relaisanschluss 22 in die Richtung bewegt wird, welche in der Figur durch einen Pfeil angezeigt ist, wird der Einschubabschnitt 22a auf einer Seite in die Elektrode 4 der Halbleitervorrichtung 1 eingeschoben. Mit Bezug auf 6 ist in dem Zustand, in dem der Einschubabschnitt 22a auf der einen Seite in die Elektrode 4 eingeschoben wird, der Einschubabschnitt 22a auf der einen Seite gegen die innere umfangsseitige Wand der Elektrode 4 gedrückt, wodurch eine Kontraktion des hohlen Abschnitts des Einschubabschnitts 22a auf der einen Seite bewirkt wird. Folglich ist der Relaisanschluss 22 fest in der Elektrode 4 gehalten.
  • Dann wird die Schaltungsplatine 21 in die Richtung bewegt, welche durch den in der Figur gezeigten Pfeil angedeutet ist, so dass der Einschubabschnitt 22 auf der anderen Seite in ein Durchgangsloch 21a der Schaltungsplatine 21 eingeschoben wird. Wenn der Einschubabschnitt 22a auf der anderen Seite in das Durchgangsloch 21a der Schaltungsplatine 21 eingeschoben ist, wird der Einschubabschnitt 22a auf der anderen Seite gegen die innere umfangsseitige Wand des Durchgangsloches 21a gedrückt, wodurch eine Kontraktion des hohlen Abschnitts des Einschubabschnitts 22a auf der anderen Seite bewirkt wird. Folglich ist der Relaisanschluss 22 fest in der Schaltungsplatine 21 gehalten. Auf diese Weise sind die Halbleitervorrichtung 1 und die Schaltungsplatine 21 durch den Relaisanschluss 22 elektrisch miteinander verbunden und fest aneinander angebracht.
  • Nun wird das Verfahren zum Herstellen der Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung beschrieben.
  • Mit Bezug auf 1 und die 7A–7C ist der Halbleiterchip 3 auf dem Substrat 2 angeordnet, welches den Leiter 2a umfasst, so dass er elektrisch mit dem Leiter 2a verbunden ist. Die röhrenförmige Elektrode 4 ist in Stapelrichtung, in welcher das Substrat 2 und der Halbleiterchip 3 gestapelt sind, ausdehnbar und kontrahierbar. Diese röhrenförmige Elektrode 4 ist so angeordnet, dass das eine Ende 41 der Elektrode 4 elektrisch mit dem Leiter 2a verbunden ist. Der Gatewiderstand 9 ist so angeordnet, dass er über den Draht 10 elektrisch mit dem Halbleiterchip 3 verbunden ist. Der Wärmeverteiler 7 ist so angeordnet, dass er elektrisch mit dem Leiter 2a verbunden ist.
  • Das Substrat 2, der Halbleiterchip 3, die Elektrode 4, der Wärmeverteiler 7 und dergleichen sind zwischen ein oberes Formwerkzeug 31 und ein unteres Formwerkzeug 32 (ein Paar Formwerkzeuge) von einer Seite der Stapelrichtung geschichtet. Folglich wird das andere Ende 42 der Elektrode 4 durch das obere Formwerkzeug 31 gepresst, so dass die Elektrode 4 in Stapelrichtung kontrahiert wird.
  • In dem Zustand, in dem das obere Formwerkzeug 31 und das untere Formwerkzeug 32 unter hohem Druck miteinander in Kontakt gebracht und hermetisch abgedichtet werden, wird das Dichtungsharz 5 in das obere Formwerkzeug 31 und untere Formwerkzeug 32 (in das Formwerkzeugpaar) injiziert, um das Substrat 2, den Halbleiterchip 3, die Elektrode 4, den Wärmeverteiler 7 und dergleichen mit dem Dichtungsharz 5 abzudichten. Das Einfüllen und das Unterdrucksetzen des Dichtungsharzes 5 führen zum Transfergießen der Halbleitervorrichtung 1.
  • Nun wird die Elektrode 4 im Zustand des Abdichtens mit dem Dichtungsharz 5 beschrieben.
  • Mit Bezug auf 7A ist die Elektrode 4 zum Zeitpunkt des Ein setzens, in dem die Elektrode 4, die an das Substrat 2 durch Löten gebondet ist, in den Raum (Hohlraum) zwischen dem oberen Formwerkzeug 31 und dem unteren Formwerkzeug 32 gesetzt wird, nicht in Kontakt mit dem oberen Formwerkzeug 31. Dementsprechend wird die Elektrode 4 nicht komprimiert.
  • Mit Bezug auf 7B, wird zum Zeitpunkt des Festklemmens, in dem das obere Formwerkzeug 31 und das untere Formwerkzeug 32 festgeklemmt werden, durch das obere Formwerkzeug 31 und das untere Formwerkzeug 32 ein Druck in die Richtung ausgeübt, welche durch den in der Figur gezeigten Pfeil A angedeutet ist. Dies bringt das obere Formwerkzeug 31 in Kontakt mit der Elektrode 4, wodurch eine Kontraktion der Elektrode 4 bewirkt wird. In diesem Zustand tendiert die Elektrode 4 aufgrund ihrer Kontraktion dazu, sich durch die elastische Kraft in die Richtung entgegengesetzt zu der Richtung, welche durch den in der Figur gezeigten Pfeil A angedeutet ist, auszudehnen. Dementsprechend wird die Elektrode 4 durch die Reaktionskraft, welche durch die elastische Kraft hervorgerufen wird, in der Richtung, welche in der Figur durch den Pfeil B angedeutet ist, in Kontakt mit dem oberen Formwerkzeug 31 gebracht.
  • Mit Bezug auf 7C wird zum Zeitpunkt des Einfüllens des Harzes, in dem geschmolzenes Harz in den Raum zwischen dem oberen Formwerkzeug 31 und dem unteren Formwerkzeug 32 injiziert wird, der Druck zum Injizieren des Harzes auf die Elektrode 4 in der Richtung ausgeübt, welche durch den in der Figur gezeigten Pfeil C angedeutet ist, und zwar in dem Zustand, in dem die Elektrode 4 unter Druck gesetzt ist und in Richtung des in der Figur gezeigten Pfeils A kontrahiert wird. Folglich tendiert die Elektrode 4 dazu, sich in der Richtung entgegengesetzt zu der Richtung, welche durch den in der Figur gezeigten Pfeil A angedeutet ist, auszudehnen. Mit anderen Worten, tendiert die Elektrode 4, wenn die Elektrode 4 durch das injizierte Harz in die Richtung, welche durch den in der Figur gezeigten Pfeil C angedeutet ist, gedrückt wird, dazu, sich in der Richtung senkrecht zu der Richtung, welche durch den in der Figur gezeigten Pfeil C angedeutet ist, auszudehnen.
  • Dementsprechend bewirkt, zusätzlich zu der durch die elastische Kraft hervorgerufen Reaktionskraft in der Richtung, welche durch den in der Figur gezeigten Pfeil B angedeutet ist, der Druck für die Harzinjektion, welcher in der Richtung ausgeübt wird, die durch den in der Figur gezeigten Pfeil C angedeutet ist, dass sich die Elektrode 4 in der Richtung entgegengesetzt zu derjenigen Richtung, welche durch den in der Figur gezeigten Pfeil A angedeutet ist und der Richtung des ausgeübten Drucks entspricht, ausdehnt. Dies bringt die Elektrode 4 durch die Kraft, die größer ist als diejenige vor dem Ausüben des Druckes für die Harzinjektion, in Kontakt mit dem oberen Formwerkzeug 31.
  • Wie dies in 7C gezeigt ist, dient darüber hinaus, wenn die Elektrode 4 eine Faltenbalgform aufweist, das injizierte Harz dazu, eine Ausdehnung der Krümmungen im Faltenbalg zu bewirken, mit dem Ergebnis, dass die Elektrode 4 dazu tendiert, sich mit starker Kraft in die Richtung entgegengesetzt zu der Richtung, welche durch den in der Figur gezeigten Pfeil A angedeutet ist, auszudehnen. Folglich wird die Elektrode 4 mit einer relativ starken Kraft in Kontakt mit dem oberen Formwerkzeug 31 gebracht.
  • Nun werden die Wirkungen und Effekte der Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung im Vergleich mit einem Vergleichsbeispiel beschreiben.
  • Mit Bezug auf die 8 und 9 stehen in der Halbleitervorrichtung des Vergleichsbeispiels die Kollektorelektrode 4a, die Emitterelektrode 4b und die Gateelektrode 4c von der Seite der Halbleitervorrichtung 1 vor. Dementsprechend können, wenn eine Mehrzahl an Halbleitervorrichtungen 1 parallel zueinander angeordnet ist, andere Halbleitervorrichtungen 1 nicht in dem Raum angeordnet werden, in dem diese Kollektorelektrode 4a, Emitterelektrode 4b und Gateelektrode 4c vorhanden sind.
  • Im Gegensatz dazu ist gemäß der Halbleitervorrichtung 1 einer Ausführungsform der Erfindung die Elektrode 4 so konfiguriert, dass sie in dem Zustand vor dem Abdichten mit dem Dichtungsharz 5 in Stapelrichtung, in welcher das Substrat 2 und der Halbleiterchip 3 gestapelt sind, ausdehnbar und kontrahierbar ist. Folglich ermöglichen die Ausdehnung und Kontraktion der Elektrode 4 in Stapelrichtung die Absorption der Maßabweichung des Substrats 2, des Halbleiterchips 3 oder dergleichen in Stapelrichtung. Darüber hinaus steht, da die Elektrode 4 in Stapelrichtung vorhanden ist, die Elektrode 4 nicht von der Seite des Dichtungsharzes nach außen vor. Deshalb kann die Größe der Halbleitervorrichtung 1 verringert werden.
  • Zusätzlich steht die Elektrode 4 nicht von der Seite des Dichtharzes 5 nach außen vor, was das Auftreten eines ungenutzten Bereichs verhindert, in welchem andere Halbleitervorrichtungen aufgrund des Vorhandenseins der Elektrode 4 nicht angeordnet werden können. Deshalb können in dem Fall, dass eine Mehrzahl an Halbleitervorrichtungen 1 parallel zueinander angeordnet ist, diese Halbleitervorrichtungen 1 in einem kleinen Raum angeordnet werden, was eine Reduktion der Größe des Systems (Produktes) mit der Mehrzahl an Halbleitervorrichtungen 1 ermöglicht.
  • Gemäß der Halbleitervorrichtung 1 einer Ausführungsform der Erfindung kann die Elektrode 4 einen gekrümmten Umrissabschnitt 43 in einem Bereich aufweisen, welcher in Kontakt mit dem Dichtungsharz 5 steht. Dementsprechend tendiert im Zustand des Abdichtens mit dem Dichtungsharz 5, da das injizierte Dichtungsharz 5 dazu dient, eine Ausdehnung des gekrümmten Umrissabschnitts 43 zu bewirken, die Elektrode 4 dazu, sich in Stapelrichtung mit einer relativ starken Kraft auszudehnen. Dies bringt die Elektrode 4 mit einer relativ starken Kraft in Kontakt mit dem oberen Formwerkzeug 31. Folglich kann der Bereich, in dem die Kante 42a des anderen Endes 42 der Elektrode 4 und das obere Formwerkzeug 31 miteinander in Kontakt sind, auf zuverlässigere Weise hermetisch abgedichtet werden.
  • Gemäß der Halbleitervorrichtung 1 der Erfindung ist ein Ende 41 der Elektrode 4 elektrisch mit dem Leiter 2a durch Lötbonden verbunden und ist so konfiguriert, dass es einen Durchmesser aufweist, welcher gegen den Leiter 2a zur Kante 41a des einen Endes 41 reduziert ist. Folglich steht das Lot 11 vor und erstreckt sich zum äußeren Umfang des einen Endes 41, was es ermöglicht, dass das Lötbonden auf einfache Weise ausgeführt wird. Darüber hinaus kann die Lötbondfläche sichergestellt werden, was eine Verbesserung des Wärmezyklusverhaltens ermöglicht.
  • Gemäß der Halbleitervorrichtung 1 einer Ausführungsform der Erfindung kann das andere Ende 42 der Elektrode 4 so konfiguriert sein, dass es einen Durchmesser aufweist, welcher zu der Öffnung 44 des Hohlraums 6 zur Kante 42a des anderen Endes 42 hin zunimmt. Dementsprechend kann der Relaisanschluss 22 leicht in die Elektrode 4 eingefügt werden. Deshalb kann die Anbringung des Relaisanschlusses 42 an der Elektrode 4 auf einfache Weise ausgeführt werden.
  • Darüber hinaus kann, da der Einschubgrad (Einschubbetrag) des Relaisanschlusses 22 eingestellt werden kann, der Freiheitsgrad der Größe des Relaisanschlusses 22 verbessert werden.
  • Gemäß der Halbleitervorrichtung 1 einer Ausführungsform der Erfindung kann die Elektrode 4 so konfiguriert sein, dass sie in Stapelrichtung in dem Zustand vor dem Abdichten mit dem Dichtungsharz 5 durch eine Kraft ausgedehnt und kontrahiert werden kann, welche geringer ist als die Biegefestigkeit des Substrats 2. Dementsprechend kann verhindert werden, dass das Substrat 2 Defekte, wie beispielsweise Risse, erleidet, welche aus einer Überlastung des Substrats 2 durch die Elektrode 4 resultieren. Dies ermöglicht das Ausdehnen und Kontrahieren der Elektrode 4 ohne dass eine Beschädigung des Substrats 2 hervorgerufen wird. Deshalb wird gewährleistet, dass die Eigenschaften der Elektrode 4 eine Verbesserung der Zuverlässigkeit ermöglichen.
  • Gemäß der Halbleitervorrichtung 1 einer Ausführungsform der Erfindung kann die Elektrode 4 so konfiguriert sein, dass verhindert wird, dass das Dichtungsharz 5 durch den Injektionsdruck zum Zeitpunkt des Abdichtens mit dem Dichtungsharz 5 durch die Öffnung 44 in den Hohlraum 6 fließt. Dementsprechend kann sichergestellt werden, dass der Kontakt zwischen der Kante 42a des anderen Endes 42 der Elektrode 4 und dem oberen Formwerkzeug 31 verhindert, dass das Dichtungsharz 5 durch die Öffnung 44 in den Hohlraum 6 fließt.
  • Folglich kann verhindert werden, dass die Kante 42a des anderen Endes 42 der Elektrode 4 und die innere Umfangsseite der Elektrode 4 durch das Dichtungsharz 5 bedeckt werden. Deshalb kann die Leitfähigkeit der Elektrode 4 gewährleistet werden. Darüber hinaus kann das Transfergießen auf einfache Art ausgeführt werden.
  • Gemäß der Halbleitervorrichtung 1 einer Ausführungsform der Erfindung kann das Dichtungsharz 5 abdichten, um den Zustand zu erreichen, in dem die Elektrode 4 in Stapelrichtung innerhalb des elastischen Bereiches komprimiert wird. Dies führt zu dem Zustand, in dem die Elektrode 4 in Stapelrichtung im Zustand des Abdichtens des Dichtungsharzes 5 kontrahiert wird, was eine zuverlässige Absorption der Maßabweichung des Substrats 2, des Halbleiterchips 3 und dergleichen in Stapelrichtung ermöglicht.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung 1 einer Ausführungsform der Erfindung umfasst die folgenden Schritte: Der Halbleiterchip 3 wird auf dem Substrat 2, das den Leiter 2a aufweist, so angeordnet, dass er elektrisch mit dem Leiter 2a verbunden ist. Die röhrenförmige Elektrode 4, welche in Stapelrichtung, in der das Substrat 2 und der Halbleiterchip 3 gestapelt sind, ausdehnbar und kontrahierbar ist, wird ebenfalls so angeordnet, dass das eine Ende 41 der Elektrode 4 elektrisch mit dem Leiter 2a verbunden ist. Wenn das Substrat 2, der Halbleiterchip 3 und die Elektrode 4 zwischen die Formwerkzeuge 31 und 32 von einer Seite der Stapelrichtung geschichtet sind, wird das andere Ende 42 der Elektrode 4 durch ein Formwerkzeug aus dem Formwerkzeugpaar 31 und 32 gedrückt, wodurch eine Kontraktion der Elektrode 4 in Stapelrichtung bewirkt wird. Das Dichtungsharz 5 wird in das Formwerkzeugpaar 31 und 32 injiziert, um das Substrat 2, den Halbleiterchip 3 und die Elektrode 4 mit dem Dichtungsharz 5 abzudichten.
  • Somit können durch Schichten des Substrats 2, des Halbleiterchips 3 und der Elektrode 4 zwischen das Formwerkzeugpaar 32 und 33 ausgehend von irgendeiner Seite in Stapelrichtung das Substrat 2, der Halbleiterchip 3 und die Elektrode 4 mit dem Dichtungsharz 5 in dem Zustand abgedichtet werden, in dem die Elektrode 4 in Stapelrichtung kontrahiert ist. Folglich kann die Maßabweichung des Substrats 2, des Halbleiterchips 3 oder dergleichen in Stapelrichtung absorbiert werden, indem die Ausdehnung und Kontraktion der Elektrode 4 bewirkt wird. Darüber hinaus steht die Elektrode 4, da die Elektrode 4 in Stapelrichtung abgedichtet ist, nicht durch die Seite des Dichtungsharzes nach außen vor. Deshalb kann die Größe der Halbleitervorrichtung 1 verringert werden.

Claims (7)

  1. Halbleitervorrichtung (1), aufweisend: ein Substrat (2) mit einem Leiter (2a); einen Halbleiterchip (3), der auf dem Substrat (2) angeordnet und elektrisch mit dem Leiter (2a) verbunden ist; eine röhrenförmige Elektrode (4), deren eines Ende (41) elektrisch mit dem Leiter (2a) verbunden ist; und ein Dichtungsharz (5), welches das Substrat (2), den Halbleiterchip (3) und die Elektrode (4) abdichtet, wobei die Elektrode (4) so konfiguriert ist, dass sie in Stapelrichtung, in welcher das Substrat (2) und der Halbleiterchip (3) gestapelt sind, in einem Zustand vor dem Abdichten mit dem Dichtungsharz (5) ausdehnbar und kontrahierbar ist, wobei eine Kante (42a) des anderen Endes (42) der Elektrode (4) aus dem Dichtungsharz (5) frei liegt, und die Elektrode (4) einen Hohlraum (6) aufweist, der an der Kante (42a) des anderen Endes (42) offen ist und eine Faltenbalgform aufweist, wobei das eine Ende (41) der Elektrode (4) elektrisch mit dem Leiter (2a) durch eine Lötverbindung verbunden und so konfiguriert ist, dass es einen Durchmesser aufweist, der sich zum Leiter (2a) zu einer Kante (41a) des einen Endes (41) hin verringert.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Elektrode (4) einen gekrümmten Umrissabschnitt (43) in einem Bereich aufweist, der in Kontakt mit dem Dichtungsharz (5) steht.
  3. Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass das andere Ende (42) der Elektrode (4) so konfiguriert ist, dass es einen Durchmesser aufweist, welcher gegen eine Öffnung (44) des Hohlraums (6) zu der Kante (42a) des anderen Endes (42) vergrößert ist.
  4. Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Elektrode (4) so konfiguriert ist, dass sie im Zustand vor dem Abdichten mit dem Dichtungsharz (5) in der Stapelrichtung durch eine Kraft ausdehnbar und kontrahierbar ist, welche geringer ist als die Biegefestigkeit des Substrats (2).
  5. Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Elektrode (4) so konfiguriert ist, dass sie verhindert, dass das Dichtungsharz (5) durch einen Injektionsdruck während des Abdichtens mit dem Dichtungsharz (5) durch die Öffnung (44) in den Hohlraum (6) fließt.
  6. Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Dichtungsharz (5) so abdichtet, dass die Elektrode (4) in Stapelrichtung innerhalb eines elastischen Bereiches komprimiert ist.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung (1), aufweisend die folgenden Schritte: Anordnen eines Halbleiterchips (3) auf einem Substrat (2), das einen Leiter (2a) aufweist, wobei der Halbleiterchip (3) elektrisch mit dem Leiter (2a) zu verbinden ist, und Anordnen einer röhrenförmigen Elektrode (4) so, dass ein Ende (41) der Elektrode (4) elektrisch mit dem Leiter (2a) verbunden ist, wobei die röhrenförmige Elektrode (4) eine Faltenbalgform aufweist und in Stapelrichtung, in welcher das Substrat (2) und der Halbleiterchip (3) gestapelt sind, ausdehnbar und kontrahierbar ist; Schichten des Substrats (2), des Halbleiterchips (3) und der Elektrode (4) zwischen ein Paar Formwerkzeuge (31, 32) von einer Seite der Stapelrichtung aus und Pressen eines anderen Endes (42) der Elektrode (4) mittels eines Formwerkzeugs (31) des Formwerkzeugpaares, um eine Kontraktion der Elektrode (4) in Stapelrichtung zu bewirken; und Injizieren eines Dichtungsharzes (5) in das Formwerkzeugpaar (31, 32), um das Substrat (2), den Halbleiterchip (3) und die Elektrode (4) mit dem Dichtungsharz (5) abzudichten, wobei das eine Ende (41) der Elektrode (4) elektrisch mit dem Leiter (2a) durch eine Lötverbindung verbunden und so konfiguriert ist, dass es einen Durchmesser aufweist, der sich zum Leiter (2a) zu einer Kante (41a) des einen Endes (41) hin verringert.
DE102011017585.7A 2010-04-28 2011-04-27 Halbleitervorrichtung und Verfahren zum Herstellen derselben Expired - Fee Related DE102011017585B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-103508 2010-04-28
JP2010103508A JP5481680B2 (ja) 2010-04-28 2010-04-28 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102011017585A1 DE102011017585A1 (de) 2011-11-03
DE102011017585B4 true DE102011017585B4 (de) 2016-06-23

Family

ID=44786658

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011017585.7A Expired - Fee Related DE102011017585B4 (de) 2010-04-28 2011-04-27 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (4)

Country Link
US (1) US8987912B2 (de)
JP (1) JP5481680B2 (de)
CN (1) CN102237332B (de)
DE (1) DE102011017585B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8677176B2 (en) 2010-12-03 2014-03-18 International Business Machines Corporation Cable redundancy and failover for multi-lane PCI express IO interconnections
JP5885545B2 (ja) * 2012-03-09 2016-03-15 三菱電機株式会社 樹脂封止型パワーモジュール
DE102012222679A1 (de) * 2012-12-10 2014-06-12 Robert Bosch Gmbh Verfahren zur Herstellung eines Schaltmoduls und eines zugehörigen Gittermoduls sowie ein zugehöriges Gittermodul und korrespondierende elektronische Baugruppe
JP6016611B2 (ja) * 2012-12-20 2016-10-26 三菱電機株式会社 半導体モジュール、その製造方法およびその接続方法
JP6162643B2 (ja) 2014-05-21 2017-07-12 三菱電機株式会社 半導体装置
US9706643B2 (en) 2014-06-19 2017-07-11 Panasonic Intellectual Property Management Co., Ltd. Electronic device and method for manufacturing the same
JP6569293B2 (ja) * 2015-05-18 2019-09-04 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法
DE102017110722B4 (de) * 2017-05-17 2021-03-18 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung und elektrisches Fahrzeug hiermit
JP7031347B2 (ja) * 2018-02-14 2022-03-08 三菱電機株式会社 パワーモジュール及び半導体装置
DE102018123994B4 (de) * 2018-09-28 2022-05-25 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Kontaktiervorrichtung zum federbaren Kontaktieren einer Platine mit einem Kontaktelement für eine Magnetspule oder einen Sensor für ein Fahrzeugsystem, Fahrzeugsystem mit einer Kontaktiervorrichtung und Verfahren zum Herstellen einer Kontaktiervorrichtung
JP6680391B2 (ja) * 2019-05-13 2020-04-15 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法
DE102019210902A1 (de) * 2019-07-23 2021-01-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbindungsmethode für leistungsmodule mit einer zwischenkreisverschienung
JP6750721B1 (ja) * 2019-11-06 2020-09-02 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11444002B2 (en) * 2020-07-29 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
CN111987068B (zh) * 2020-08-11 2022-08-26 四川旭茂微科技有限公司 一种引线结构及使用该结构的引线框架
CN115621232B (zh) * 2022-11-10 2024-04-12 北京智慧能源研究院 功率半导体器件封装结构和功率半导体器件模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JP2004165281A (ja) * 2002-11-11 2004-06-10 Mitsubishi Electric Corp モールド樹脂封止型パワー半導体装置及びその製造方法
DE102008008141A1 (de) * 2007-02-12 2008-08-21 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE112008000229T5 (de) * 2007-01-22 2009-12-24 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
DE102009032973A1 (de) * 2008-07-18 2010-01-21 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
DE102008029829A1 (de) * 2008-06-25 2010-03-18 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
DE102009042399A1 (de) * 2009-02-13 2010-10-14 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung und Herstellungsverfahren dafür

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE350874B (de) * 1970-03-05 1972-11-06 Asea Ab
JPH04326580A (ja) * 1991-04-26 1992-11-16 Nec Corp 電歪効果素子
JPH1174422A (ja) 1997-08-28 1999-03-16 Hitachi Ltd 半導体装置およびその樹脂封止体の成形方法並びに成形装置
JP3954314B2 (ja) * 2001-01-23 2007-08-08 株式会社東芝 圧接型半導体装置
JP4262453B2 (ja) * 2002-07-15 2009-05-13 三菱電機株式会社 電力半導体装置
JP4289198B2 (ja) 2004-04-06 2009-07-01 トヨタ自動車株式会社 半導体モジュールおよびその製造方法
DE102005024900B4 (de) * 2004-06-08 2012-08-16 Fuji Electric Co., Ltd. Leistungsmodul
JP4979909B2 (ja) * 2005-08-19 2012-07-18 株式会社日立製作所 電力変換装置
JP4569473B2 (ja) 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
US20070200146A1 (en) 2006-02-28 2007-08-30 Keiji Onishi Electronic device, method for producing the same, and communication apparatus including the same
WO2007132612A1 (ja) 2006-05-17 2007-11-22 Murata Manufacturing Co., Ltd. 複合基板及びその製造方法
JP2009081346A (ja) 2007-09-27 2009-04-16 Panasonic Corp 光学デバイスおよびその製造方法
JP5012772B2 (ja) 2008-11-28 2012-08-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP5345017B2 (ja) 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JP2004165281A (ja) * 2002-11-11 2004-06-10 Mitsubishi Electric Corp モールド樹脂封止型パワー半導体装置及びその製造方法
DE112008000229T5 (de) * 2007-01-22 2009-12-24 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
DE102008008141A1 (de) * 2007-02-12 2008-08-21 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102008029829A1 (de) * 2008-06-25 2010-03-18 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
DE102009032973A1 (de) * 2008-07-18 2010-01-21 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
DE102009042399A1 (de) * 2009-02-13 2010-10-14 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
US20110266686A1 (en) 2011-11-03
JP2011233753A (ja) 2011-11-17
US8987912B2 (en) 2015-03-24
CN102237332B (zh) 2014-07-02
JP5481680B2 (ja) 2014-04-23
DE102011017585A1 (de) 2011-11-03
CN102237332A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
DE102011017585B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE102009042399B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102008064789B3 (de) Harzabgedichtete Halbleitervorrichtung
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014212376B4 (de) Halbleitervorrichtung
DE102014212519B4 (de) Halbleitervorrichtung
DE102006051454B4 (de) Halbleitervorrichtung
DE102009011233B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112005003614B4 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
EP1772902B1 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102009055691A1 (de) Leistungshalbleitermodul
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE10221891A1 (de) Halbleitervorrichtung
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102018121403A1 (de) Verfahren zur Herstellung einer stabilisierten Platine
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102015101146A1 (de) Halbleitervorrichtung mit mehreren Kontaktclips
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE112014003204B4 (de) Leistungsmodul
DE112018004816T5 (de) Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
DE102011087353A1 (de) Halbleitervorrichtung
DE102020206464A1 (de) Verfahren zur Herstellung eines Halbbrückenmoduls, eines Inverters, Halbbrückenmodul und Inverter
DE102016211479A1 (de) Leistungsmodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee