JP2011233753A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2011233753A
JP2011233753A JP2010103508A JP2010103508A JP2011233753A JP 2011233753 A JP2011233753 A JP 2011233753A JP 2010103508 A JP2010103508 A JP 2010103508A JP 2010103508 A JP2010103508 A JP 2010103508A JP 2011233753 A JP2011233753 A JP 2011233753A
Authority
JP
Japan
Prior art keywords
electrode
sealing resin
substrate
semiconductor device
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010103508A
Other languages
English (en)
Other versions
JP5481680B2 (ja
Inventor
Yoshihiro Yamaguchi
義弘 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010103508A priority Critical patent/JP5481680B2/ja
Priority to US13/020,235 priority patent/US8987912B2/en
Priority to DE102011017585.7A priority patent/DE102011017585B4/de
Priority to CN201110108351.0A priority patent/CN102237332B/zh
Publication of JP2011233753A publication Critical patent/JP2011233753A/ja
Application granted granted Critical
Publication of JP5481680B2 publication Critical patent/JP5481680B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】小型化された半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１は、導電体を有する基板２と、基板２の上に配置され、かつ導電体２ａに電気的に接続された半導体チップ３と、一方端部４１が導電体２ａと電気的に接続された管状の電極４と、基板２、半導体チップ３および電極４を封止する封止樹脂５とを備えている。電極４は封止樹脂５を封止する前の状態で基板２と半導体チップ３とが積層する積層方向に伸縮可能に構成されている。電極４の他方端部４２の先端部４２ａは封止樹脂５から露出している。電極４は他方端部４２の先端部４２ａにおいて開口する中空空間６を有している。
【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に封止樹脂で封止される半導体装置およびその製造方法に関するものである。
半導体装置では、一般的にチップおよびリードなどが樹脂でトランスファーモールド（トランスファー成形）されている。半導体装置の一例として、モーターなどの電気機器を制御する電力変換装置などに用いられるパワー半導体モジュールがある。パワー半導体モジュールでは、負荷を供給する電流の制御を行うＩＧＢＴ（Insulated Gate Bipolar Transistor）、還流ダイオードであるパワー半導体チップ、絶縁のための基板、冷却のためのベース板がアプリケーションのための電極が樹脂でトランスファーモールドされてモジュール化されている。
たとえば、特開２００４−１６５２８１号公報（特許文献１）には、モールド樹脂封止型パワー半導体装置が開示されている。このモールド樹脂封止型パワー半導体装置は、パワー半導体チップなどがモールド樹脂で封止された筐体を有している。筐体内でヒートシンクにパワー半導体チップが半田層によって固着されており、ヒートシンクに固着された第１リードフレームが筐体の側面から外部に突出している。またパワー半導体チップと金属配線を介して電気的に接続された第２リードフレームが筐体の側面から外部に突出している。
特開２００４−１６５２８１号公報
トランスファー成形では上下の金型を高圧で接触密閉した状態で封止樹脂が射出される。この際、上下の金型の気密性を高めるために金型精度が必要とされる。一方、上下の金型に接する半導体装置の部品の寸法公差を金型精度の範囲内に収めることは困難である。そのため、上下の金型に接触しない方向に半導体装置の電極が取り出されている。
上記公報のモールド樹脂封止型パワー半導体装置でも第１および第２リードフレームがモールド樹脂で封止された筐体の側面から外部に突出している。この筐体の側面から外部に突出している第１および第２のリードフレームのスペースには他の半導体装置などを配置することができない。そのため、この筐体の側面から外部に突出している第１および第２のリードフレームのスペースである取り出し電極部分は、複数の半導体装置を並列配置する場合、他の半導体装置などを配置することができない無効領域となる。
本発明は上記課題を鑑みてなされたものであり、その目的は、小型化された半導体装置およびその製造方法を提供することである。
本発明の半導体装置は、導電体を有する基板と、基板の上に配置され、かつ導電体に電気的に接続された半導体チップと、一方端部が導電体と電気的に接続された管状の電極と、基板、半導体チップおよび電極を封止する封止樹脂とを備えている。電極は封止樹脂を封止する前の状態で基板と半導体チップとが積層する積層方向に伸縮可能に構成されている。電極の他方端部の先端部は封止樹脂から露出している。電極は他方端部の先端部において開口する中空空間を有している。
本発明の半導体装置によれば、電極は封止樹脂を封止する前の状態で基板と半導体チップとが積層する積層方向に伸縮可能に構成されているため、電極が積層方向に伸縮することによって積層方向の基板または半導体チップなどの寸法公差を吸収することができる。また、積層方向に電極が設けられているため、電極が封止樹脂の側面から外部に突出しない。そのため、半導体装置を小型化することができる。
そして、電極が封止樹脂の側面から外部に突出しないため、電極によって他の半導体装置を配置することができない無効領域は形成されない。したがって、複数の半導体装置を並列配置する際、複数の半導体装置を小さいスペースに配置することができるため、複数の半導体装置を有するシステム（製品）を小型化することができる。
本発明の一実施の形態における半導体装置の断面を概略的に示す概念図である。 本発明の一実施の形態における半導体装置の上面を概略的に示す概念図である。 図１のＰ１部を概略的に示す拡大図である。 本発明の一実施の形態における半導体装置がプリント基板に実装された状態を概略的に示す概念図である。 本発明の一実施の形態の形態における半導体装置の電極に中継端子が挿入される様子を概略的に示す概念図である。 本発明の一実施の形態の形態における半導体装置の電極に挿入された中継端子がプリント基板のスルーホールに挿入される様子を概略的に示す概念図である。 本発明の一実施の形態における半導体装置の電極が樹脂でトランスファーモールドされる様子を示す概略図であって、セッティング時の様子を示す図（Ａ）と、金型締付け時の様子を示す図（Ｂ）と、樹脂充填時の様子を示す図（Ｃ）である。 比較例の半導体装置の断面を概略的に示す概念図である。 比較例の半導体装置の上面を概略的に示す概念図である。
以下、本発明の一実施の形態について図に基づいて説明する。
最初に本発明の一実施の形態の半導体装置の構成について説明する。半導体装置の構成についてトランスファーモールド型のパワー半導体装置を例に説明する。
図１および図２を参照して、半導体装置１は、基板２と、半導体チップ３と、電極４と、封止樹脂５と、ヒートスプレッダ７とを主に有している。半導体装置１はトランスファー成形により形成されており、基板２、半導体チップ３、電極４、ヒートスプレッダ７などが封止樹脂５によって封止されている。
基板２は一方面および他方面に導電体２ａを有している。この導電体２ａはたとえば金属パターンからなっている。基板２の一方面側では、一部の導電体２ａの上にはんだ８を挟んで半導体チップ３が配置されている。半導体チップ３は導電体２ａに電気的に接続されている。この半導体チップ３は、たとえばスイッチング半導体およびダイオードを有している。
基板２の一方面側では、導電体２ａの上に管状の電極４が配置されている。電極４は、たとえば、コレクタ（Ｃ）電極４ａと、エミッタ（Ｅ）電極４ｂと、ゲート（Ｇ）電極４ｃとを有している。
たとえば、半導体チップ３は、Ｃ電極４ａとはんだ接合された導電体２ａの上にはんだ接合されている。また、半導体チップ３は、Ｅ電極４ｂがはんだ接合された導電体２ａに図示しないワイヤーで電気的に接続されている。また、Ｇ電極４ｃがはんだ接合された導電体２ａにゲート抵抗９が電気的に接続されている。半導体チップ３は、ゲート抵抗９にワイヤー１０によって電気的に接続されている。このワイヤー１０は、たとえばＡｌ（アルミニウム）ワイヤーである。
管状の電極４は基板２と半導体チップ３とが積層する積層方向に長手方向が配置されている。電極４は、封止樹脂５を封止する前の状態で基板２と半導体チップ３とが積層する積層方向に伸縮可能に構成されている。電極４は、封止樹脂５で封止する前の状態で金型に挟まれることによって縮められて、かつ封止樹脂５が固化した後は伸びないように構成されている。電極４は、たとえば低抵抗の金属からなっており、この金属としてはたとえば銅、アルミニウムがあげられる。
電極４は、封止樹脂５が接触する部分に曲線の外形部４３を有していてもよい。たとえば、電極４は、封止樹脂５が接触する部分にベローズ（蛇腹）形状を有していてもよい。曲線の外形部４３は、屈曲していてもよく、また滑らかな曲面で形成されていてもよい。曲線の外形部４３の内角は鋭角であってもよく、また鈍角であってもよい。曲線の外形部４３は、単数であってもよく、また複数であってもよい。
電極４の一方端部４１は、導電体２ａと電気的に接続されている。図３を参照して、一方端部４１は、導電体２ａとはんだ１１によってはんだ接合で電気的に接続されていてもよい。また、一方端部４１は、導電体２ａに向かって一方端部４１の先端部４１ａに至るまで径が小さくなるように構成されていてもよい。はんだ１１は一方端部４１の先端部４１ａと導電体２ａに挟まれている。また、はんだ１１は一方端部４１の外周側にまわり込んでいる。
再び図１および図２を参照して、電極４の他方端部の先端部４２ａは、封止樹脂５で覆われておらず、封止樹脂５から露出している。電極４は、他方端部の先端部４２ａにおいて開口する中空空間６を有している。中空空間６は、管状の電極４の内周側に設けられている。電極４の他方端部４２は、中空空間６の開口４４に向かって他方端部の先端部４２ａに至るまで径が大きくなるように構成されていてもよい。
また、電極４は、封止樹脂５を封止する前の状態で基板２の抗折強度より小さい力で積層方向に伸縮可能に構成されていてもよい。この場合、封止樹脂５で封止される前の状態で金型に締め付けられた際、電極４の収縮に要する力が基板２の抗折強度より小さい力となるように構成されている。この抗折強度はたとえば約４０ＭＰａである。
また、電極４は、封止樹脂５の封止時における射出圧力によって、封止樹脂が開口４４から中空空間６に流入しないように構成されていてもよい。この場合、電極４は、封止樹脂５で封止される際に封止樹脂５の射出圧力より電極４の他方端部の先端部４２ａが金型から離れないように構成されている。この射出圧力はたとえば約１０ＭＰａである。
また、電極４が積層方向において弾性領域内で圧縮された状態となるように封止樹脂５が封止されていてもよい。この場合、電極４は封止樹脂５で封止される状態で積層方向に縮んだ状態となるように構成されている。
また、基板２の他方面側では導電体２ａの下にはんだ８を挟んでヒートスプレッダ７が配置されている。ヒートスプレッダ７の下面は封止樹脂５で覆われていない。このヒートスプレッダ７の材質は、たとえばＣｕ（銅）、ＡｌＳｉＣ（アルミニウムシリコンカーバイド）、Ｃｕ（銅）−Ｍｏ（モリブデン）などである。
そして、電極４の他方端部４２の先端部４２ａとヒートスプレッダ７の底面との間で、基板２、半導体チップ３、電極４、ヒートスプレッダ７、ゲート抵抗９およびワイヤー１０が封止樹脂５で封止されている。電極４の他方端部の先端部４２ａとヒートスプレッダ７の底面とが露出するように、封止樹脂５は形成されている。
次に、本発明の一実施の形態の半導体装置をプリント基板に実装した状態について説明する。なお、この半導体装置は上記の半導体装置とは構成の細部においては相違点を有している。
図４を参照して、半導体装置１は、電極４に挿入されて中継端子２２を介してプリント基板２１に電気的に接続されている。また、半導体装置１は、ねじ２３によって冷却フィン２４に接続されている。半導体装置１のヒートスプレッダ７と冷却フィン２４との間には接着剤が塗布されている。なお、図４ではワイヤーは図示されていない。
続いて、中継端子２２で半導体装置１とプリント基板２１とを電気的に接続する方法について説明する。
図５を参照して、中継端子２２は中空部分を有する挿入部２２ａを中継端子２２の両端に有している。中継端子２２は導電性を有している。挿入部２２ａは弾性変形可能に構成されている。図中矢印方向に中継端子２２が移動されて、一方側の挿入部２２ａが半導体装置１の電極４に挿入される。図６を参照して、電極４に一方側の挿入部２２ａが挿入されると、一方側の挿入部２２ａが電極４の内周壁に押圧されることにより一方側の挿入部２２ａの中空部分が縮小する。これにより、中継端子２２が電極４にしっかりと保持される。
この後、図中矢印方向にプリント基板２１が移動されて、他方側の挿入部２２ａがプリント基板２１のスルーホール２１ａに挿入される。プリント基板２１のスルーホール２１ａに他方側の挿入部２２ａが挿入されると、他方側の挿入部２２ａがスルーホール２１ａの内周壁に押圧されることにより他方側の挿入部２２ａの中空部分が縮小する。これにより、中継端子２２がプリント基板２１にしっかりと保持される。このようにして、半導体装置１とプリント基板２１とが、中継端子２２によって、電気的に接続されるとともに、しっかりと取り付けられる。
次に、本発明の一実施の形態の半導体装置の製造方法について説明する。
図１および図７（Ａ）〜（Ｃ）を参照して、導電体２ａを有する基板２の上に、導電体２ａに電気的に接続するように半導体チップ３が配置される。基板２と半導体チップ３とが積層する積層方向に伸縮可能な管状の電極４は、電極４の一方端部４１が導電体２ａに電気的に接続するように配置される。ゲート抵抗９が半導体チップ３とワイヤー１０によって電気的に接続するように配置される。ヒートスプレッダ７が導電体２ａと電気的に接続するように配置される。
積層方向の両側から基板２、半導体チップ３、電極４、ヒートスプレッダ７などが上金型３１および下金型３２（１対の金型）内で挟み込まれる。これにより、電極４の他方端部４２が上金型３１で押されて電極４が積層方向に収縮される。
上金型３１および下金型３２を高圧で接触密閉させた状態で、上金型３１および下金型３２（１対の金型）内に封止樹脂５が注入されて、基板２、半導体チップ３、電極４、ヒートスプレッダ７などが封止樹脂５で封止される。封止樹脂５が充填、加圧されて半導体装置１がトランスファー成形される。
続いて、封止樹脂５で封止される状態における電極４の様子について説明する。
図７（Ａ）を参照して、上金型３１および下金型３２の間の空間（キャビティ）に、基板２にはんだ接合された電極４がセッティングされたセッティング時においては、電極４は上金型３１に接触していない。そのため、電極４は圧縮されていない。
図７（Ｂ）を参照して、上金型３１および下金型３２が締め付けられた金型締付け時においては、上金型３１および下金型３２によって図中矢印Ａ方向に加圧されることにより上金型３１と電極４が接触し、電極４が収縮する。この状態では、電極４が収縮しているため、電極４は弾性力により図中矢印Ａ方向と反対方向に伸びようとする。そのため、電極４は、この弾性力による図中矢印Ｂ方向の反力で上金型３１に接触する。
図７（Ｃ）を参照して、上金型３１および下金型３２の間の空間に溶融樹脂が射出された樹脂充填時においては、電極４が図中矢印Ａ方向に加圧されて収縮した状態で、樹脂射出圧力が図中矢印Ｃ方向に電極４に加えられる。これにより、電極４は図中矢印Ａ方向と反対方向に伸びようとする。つまり、射出された樹脂によって電極４が図中矢印Ｃ方向に押されることにより、図中矢印Ｃ方向に交差する方向に伸びようとする。
そのため、電極４は弾性力による図中矢印Ｂ方向の反力に加えて、図中矢印Ｃ方向に加えられた樹脂射出圧力によって、加圧方向である図中矢印Ａ方向と反対方向に伸びようとする。このため、電極４は、樹脂射出圧力が加わる前に比べて強い力で上金型３１に接触する。
また、図７（Ｃ）に示すように、電極４がベローズ形状を有している場合には、射出された樹脂がベローズ形状の曲線を伸ばすように作用するため、電極４は図中矢印Ａ方向と反対方向により強い力で伸びようとする。このため、電極４はより強い力で上金型３１に接触する。
次に、本発明の一実施の形態の半導体装置の作用効果について比較例と比較して説明する。
図８および図９を参照して、比較例の半導体装置では、Ｃ電極４ａ、Ｅ電極４ｂおよびＧ電極４ｃが半導体装置１の側面から突出している。そのため、これらのＣ電極４ａ、Ｅ電極４ｂおよびＧ電極４ｃが設けられたスペースには、複数の半導体装置１を並列配置する場合、他の半導体装置１などを配置することができない。
一方、本発明の一実施の形態の半導体装置１によれば、電極４は封止樹脂５を封止する前の状態で基板２と半導体チップ３とが積層する積層方向に伸縮可能に構成されているため、電極４が積層方向に伸縮することによって積層方向の基板２または半導体チップ３などの寸法公差を吸収することができる。また、積層方向に電極４が設けられているため、電極４が封止樹脂の側面から外部に突出しない。そのため、半導体装置１を小型化することができる。
そして、電極４が封止樹脂５の側面から外部に突出しないため、電極４によって他の半導体装置１を配置することができない無効領域は形成されない。したがって、複数の半導体装置１を並列配置する際、複数の半導体装置１を小さいスペースに配置することができるため、複数の半導体装置１を有するシステム（製品）を小型化することができる。
本発明の一実施の形態の半導体装置１によれば、電極４は、封止樹脂５が接触する部分に曲線の外形部４３を有していてもよい。これにより、封止樹脂５で封止される状態で射出された封止樹脂５が曲線の外形部４３を伸ばすように作用するため、電極４はより強い力で積層方向に伸びようとする。このため、電極４はより強い力で上金型３１に接触する。したがって、電極４の他方端部４２の先端部４２ａと上金型３１との接触部分をより確実に密封することができる。
本発明の一実施の形態の半導体装置１によれば、電極４の一方端部４１は、導電体２ａとはんだ接合で電気的に接続されており、かつ導電体２ａに向かって一方端部４１の先端部４１ａに至るまで径が小さくなるように構成されていてもよい。これにより、はんだ１１が一方端部４１の外周側にまわり込むため、はんだ接合を容易にすることができる。また、はんだ接合面積を確保することができるため、ヒートサイクル性を向上することができる。
本発明の一実施の形態の半導体装置１によれば、電極４の他方端部４２は、中空空間６の開口４４に向かって他方端部４２の先端部４２ａに至るまで径が大きくなるように構成されていてもよい。これにより、中継端子２２の電極４への挿入を容易にすることができる。このため、中継端子２２の電極４への取り付けを容易にすることができる。
また、中継端子２２の挿入量を調整することができるため、中継端子２２の寸法自由度を向上することができる。
本発明の一実施の形態の半導体装置１によれば、電極４は、封止樹脂５を封止する前の状態で基板２の抗折強度より小さい力で積層方向に伸縮可能に構成されていてもよい。これにより、電極４によって基板２に過荷重が加えられることにより基板２にクラックなどの不具合が発生することを防止することができる。そのため、基板２を損傷することなく電極４を伸縮させることができる。このため、基板２の特性を確保することにより信頼性を向上することができる。
本発明の一実施の形態の半導体装置１によれば、電極４は、封止樹脂５の封止時における射出圧力によって、封止樹脂５が開口４４から中空空間６に流入しないように構成されていてもよい。これにより、電極４の他方端部４２の先端部４２ａと上金型３１との接触を確保して、封止樹脂５が開口４４から中空空間６に流入することを防止することができる。
このため、電極４の他方端部４２の先端部４２ａおよび電極４の内周側が封止樹脂５で覆われることを防止することができる。したがって、電極４の導電性を確保することができる。また、トランスファー成形を容易にすることができる。
本発明の一実施の形態の半導体装置１によれば、電極４は、積層方向において弾性領域内で圧縮された状態となるように封止樹脂５が封止されていてもよい。これにより、電極４は封止樹脂５を封止する状態で積層方向に縮んだ状態になるため、積層方向の基板２、半導体チップ３などの寸法公差を確実に吸収することができる。
本発明の一実施の形態の半導体装置１の製造方法によれば、以下の工程を備えている。導電体２ａを有する基板２の上に、導電体２ａに電気的に接続するように半導体チップ３を配置し、かつ基板２と半導体チップ３とが積層する積層方向に伸縮可能な管状の電極４を電極４の一方端部４１が導電体２ａに電気的に接続するように配置する。積層方向の両側から基板２、半導体チップ３および電極４を１対の金型３１，３２内で挟み込むことにより、電極４の他方端部４２を１対の金型３１，３２の一方で押して電極４を積層方向に縮ませる。１対の金型３１，３２内に封止樹脂５を注入して、基板２、半導体チップ３および電極４を封止樹脂５で封止する。
このため、積層方向の両側から基板２、半導体チップ３および電極４を１対の金型３１，３２内で挟み込むことによって電極４を積層方向に縮ませた状態で、基板２、半導体チップ３および電極４を封止樹脂５で封止することができる。これにより、電極４を伸縮させることで積層方向の基板２または半導体チップ３などの寸法公差を吸収することができる。また、積層方向に電極４が封止されるため、電極４が封止樹脂の側面から外部に突出しない。そのため、半導体装置１を小型化することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１ 半導体装置、２ 基板、２ａ 導電体、３ 半導体チップ、４ 電極、４ａ コレクタ（Ｃ）電極、４ｂ エミッタ（Ｅ）電極、４ｃ ゲート（Ｇ）電極、５ 封止樹脂、６ 中空空間、７ ヒートスプレッダ、８，１１ はんだ、９ ゲート抵抗、１０ ワイヤー、２１ プリント基板、２１ａ スルーホール、２２ 中継端子、２２ａ 挿入部、２３ ねじ、２４ 冷却フィン、３１ 上金型、３２ 下金型、４１ 一方端部、４１ａ 一方端部の先端部、４２ 他方端部、４２ａ 他方端部の先端部、４３ 曲線の外形部、４４ 開口。

Claims (8)

  1. 導電体を有する基板と、
    前記基板の上に配置され、かつ前記導電体に電気的に接続された半導体チップと、
    一方端部が前記導電体と電気的に接続された管状の電極と、
    前記基板、前記半導体チップおよび前記電極を封止する封止樹脂とを備え、
    前記電極は前記封止樹脂を封止する前の状態で前記基板と前記半導体チップとが積層する積層方向に伸縮可能に構成されており、
    前記電極の他方端部の先端部は前記封止樹脂から露出しており、
    前記電極は前記他方端部の先端部において開口する中空空間を有している、半導体装置。
  2. 前記電極は、前記封止樹脂が接触する部分に曲線の外形部を有している、請求項１に記載の半導体装置。
  3. 前記電極の前記一方端部は、前記導電体とはんだ接合で電気的に接続されており、かつ前記導電体に向かって前記一方端部の先端部に至るまで径が小さくなるように構成されている、請求項１または２に記載の半導体装置。
  4. 前記電極の前記他方端部は、前記中空空間の開口に向かって前記他方端部の前記先端部に至るまで径が大きくなるように構成されている、請求項１〜３のいずれかに記載の半導体装置。
  5. 前記電極は、前記封止樹脂を封止する前の状態で前記基板の抗折強度より小さい力で前記積層方向に伸縮可能に構成されている、請求項１〜４のいずれかに記載の半導体装置。
  6. 前記電極は、前記封止樹脂の封止時における射出圧力によって、前記封止樹脂が前記開口から前記中空空間に流入しないように構成されている、請求項１〜５のいずれかに記載の半導体装置。
  7. 前記電極が前記積層方向において弾性領域内で圧縮された状態となるように前記封止樹脂が封止されている、請求項１〜６のいずれかに記載の半導体装置。
  8. 導電体を有する基板の上に、前記導電体に電気的に接続するように半導体チップを配置し、かつ前記基板と前記半導体チップとが積層する積層方向に伸縮可能な管状の電極を前記電極の一方端部が前記導電体に電気的に接続するように配置する工程と、
    前記積層方向の両側から前記基板、前記半導体チップおよび前記電極を１対の金型内で挟み込むことにより、前記電極の他方端部を前記１対の金型の一方で押して前記電極を前記積層方向に縮ませる工程と、
    前記１対の金型内に封止樹脂を注入して、前記基板、前記半導体チップおよび前記電極を前記封止樹脂で封止する工程とを備えた、半導体装置の製造方法。
JP2010103508A 2010-04-28 2010-04-28 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5481680B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010103508A JP5481680B2 (ja) 2010-04-28 2010-04-28 半導体装置および半導体装置の製造方法
US13/020,235 US8987912B2 (en) 2010-04-28 2011-02-03 Semiconductor device and method of manufacturing the same
DE102011017585.7A DE102011017585B4 (de) 2010-04-28 2011-04-27 Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN201110108351.0A CN102237332B (zh) 2010-04-28 2011-04-28 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010103508A JP5481680B2 (ja) 2010-04-28 2010-04-28 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011233753A true JP2011233753A (ja) 2011-11-17
JP5481680B2 JP5481680B2 (ja) 2014-04-23

Family

ID=44786658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010103508A Expired - Fee Related JP5481680B2 (ja) 2010-04-28 2010-04-28 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8987912B2 (ja)
JP (1) JP5481680B2 (ja)
CN (1) CN102237332B (ja)
DE (1) DE102011017585B4 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187437A (ja) * 2012-03-09 2013-09-19 Mitsubishi Electric Corp 樹脂封止型パワーモジュール
JP2014123618A (ja) * 2012-12-20 2014-07-03 Mitsubishi Electric Corp 半導体モジュール、その製造方法およびその接続方法
JP2015536579A (ja) * 2012-12-10 2015-12-21 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 切換モジュールおよび付属の格子モジュールを作製する方法ならびに付属の格子モジュールおよび対応した電子ユニット
JP2016219554A (ja) * 2015-05-18 2016-12-22 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法
US9706643B2 (en) 2014-06-19 2017-07-11 Panasonic Intellectual Property Management Co., Ltd. Electronic device and method for manufacturing the same
JP2019169726A (ja) * 2019-05-13 2019-10-03 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法
US11756868B2 (en) * 2019-11-06 2023-09-12 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8677176B2 (en) 2010-12-03 2014-03-18 International Business Machines Corporation Cable redundancy and failover for multi-lane PCI express IO interconnections
JP6162643B2 (ja) 2014-05-21 2017-07-12 三菱電機株式会社 半導体装置
DE102017110722B4 (de) * 2017-05-17 2021-03-18 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung und elektrisches Fahrzeug hiermit
JP7031347B2 (ja) * 2018-02-14 2022-03-08 三菱電機株式会社 パワーモジュール及び半導体装置
DE102018123994B4 (de) * 2018-09-28 2022-05-25 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Kontaktiervorrichtung zum federbaren Kontaktieren einer Platine mit einem Kontaktelement für eine Magnetspule oder einen Sensor für ein Fahrzeugsystem, Fahrzeugsystem mit einer Kontaktiervorrichtung und Verfahren zum Herstellen einer Kontaktiervorrichtung
DE102019210902A1 (de) * 2019-07-23 2021-01-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbindungsmethode für leistungsmodule mit einer zwischenkreisverschienung
US11444002B2 (en) * 2020-07-29 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
CN111987068B (zh) * 2020-08-11 2022-08-26 四川旭茂微科技有限公司 一种引线结构及使用该结构的引线框架
CN115621232B (zh) * 2022-11-10 2024-04-12 北京智慧能源研究院 功率半导体器件封装结构和功率半导体器件模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JP2010027813A (ja) * 2008-07-18 2010-02-04 Mitsubishi Electric Corp 電力用半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE350874B (ja) * 1970-03-05 1972-11-06 Asea Ab
JPH04326580A (ja) * 1991-04-26 1992-11-16 Nec Corp 電歪効果素子
JPH1174422A (ja) 1997-08-28 1999-03-16 Hitachi Ltd 半導体装置およびその樹脂封止体の成形方法並びに成形装置
JP3954314B2 (ja) * 2001-01-23 2007-08-08 株式会社東芝 圧接型半導体装置
JP4262453B2 (ja) * 2002-07-15 2009-05-13 三菱電機株式会社 電力半導体装置
JP3740116B2 (ja) 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP4289198B2 (ja) 2004-04-06 2009-07-01 トヨタ自動車株式会社 半導体モジュールおよびその製造方法
DE102005024900B4 (de) * 2004-06-08 2012-08-16 Fuji Electric Co., Ltd. Leistungsmodul
JP4979909B2 (ja) * 2005-08-19 2012-07-18 株式会社日立製作所 電力変換装置
JP4569473B2 (ja) 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
US20070200146A1 (en) 2006-02-28 2007-08-30 Keiji Onishi Electronic device, method for producing the same, and communication apparatus including the same
WO2007132612A1 (ja) 2006-05-17 2007-11-22 Murata Manufacturing Co., Ltd. 複合基板及びその製造方法
JP5350804B2 (ja) 2007-01-22 2013-11-27 三菱電機株式会社 電力用半導体装置
US7701054B2 (en) 2007-02-12 2010-04-20 Infineon Technologies Ag Power semiconductor module and method for its manufacture
JP2009081346A (ja) 2007-09-27 2009-04-16 Panasonic Corp 光学デバイスおよびその製造方法
DE102008029829B4 (de) 2008-06-25 2012-10-11 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
JP5012772B2 (ja) 2008-11-28 2012-08-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP5262793B2 (ja) 2009-02-13 2013-08-14 三菱電機株式会社 電力用半導体装置とその製造方法
JP5345017B2 (ja) 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JP2010027813A (ja) * 2008-07-18 2010-02-04 Mitsubishi Electric Corp 電力用半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187437A (ja) * 2012-03-09 2013-09-19 Mitsubishi Electric Corp 樹脂封止型パワーモジュール
JP2015536579A (ja) * 2012-12-10 2015-12-21 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 切換モジュールおよび付属の格子モジュールを作製する方法ならびに付属の格子モジュールおよび対応した電子ユニット
JP2014123618A (ja) * 2012-12-20 2014-07-03 Mitsubishi Electric Corp 半導体モジュール、その製造方法およびその接続方法
US9706643B2 (en) 2014-06-19 2017-07-11 Panasonic Intellectual Property Management Co., Ltd. Electronic device and method for manufacturing the same
JP2016219554A (ja) * 2015-05-18 2016-12-22 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法
US10199314B2 (en) 2015-05-18 2019-02-05 Fuji Electric Co., Ltd. Semiconductor device, metal member, and method of manufacturing semiconductor device
JP2019169726A (ja) * 2019-05-13 2019-10-03 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法
US11756868B2 (en) * 2019-11-06 2023-09-12 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP5481680B2 (ja) 2014-04-23
US20110266686A1 (en) 2011-11-03
CN102237332A (zh) 2011-11-09
US8987912B2 (en) 2015-03-24
DE102011017585A1 (de) 2011-11-03
DE102011017585B4 (de) 2016-06-23
CN102237332B (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
JP5481680B2 (ja) 半導体装置および半導体装置の製造方法
CN111373524B (zh) 功率半导体装置及其制造方法
JP5067267B2 (ja) 樹脂封止型半導体装置とその製造方法
JP5518000B2 (ja) パワーモジュールとその製造方法
US10056309B2 (en) Electronic device
JP6115738B2 (ja) 半導体装置およびその製造方法
CN113016068B (zh) 半导体模块、功率转换装置及半导体模块的制作方法
JP6319137B2 (ja) 半導体装置及びその製造方法
US20130069215A1 (en) Semiconductor device
JP2006253516A (ja) パワー半導体装置
JP7491707B2 (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
US20090127681A1 (en) Semiconductor package and method of fabricating the same
KR20150072898A (ko) 반도체 패키지 및 그 제조 방법
KR101073286B1 (ko) 전력용 반도체 모듈
JP4096741B2 (ja) 半導体装置
JP5407674B2 (ja) 半導体装置
KR20170008023A (ko) 반도체 패키지 및 그의 제조 방법
CN111354709B (zh) 半导体装置及其制造方法
JP2015076441A5 (ja)
CN111769090A (zh) 塑封功率模块、塑封模具及塑封方法
JP7171516B2 (ja) パワー半導体モジュール、電力変換装置およびパワー半導体モジュールの製造方法
CN218996706U (zh) 一种铜带键合的环氧塑封车用功率模块封装结构
JP6887476B2 (ja) 半導体パワーモジュール
JP5741526B2 (ja) 半導体装置及びその製造方法
US20240194576A1 (en) Power module for a vehicle

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140124

R150 Certificate of patent or registration of utility model

Ref document number: 5481680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees