SE1251008A1 - Semiconductor device including cladded base plate - Google Patents

Semiconductor device including cladded base plate Download PDF

Info

Publication number
SE1251008A1
SE1251008A1 SE1251008A SE1251008A SE1251008A1 SE 1251008 A1 SE1251008 A1 SE 1251008A1 SE 1251008 A SE1251008 A SE 1251008A SE 1251008 A SE1251008 A SE 1251008A SE 1251008 A1 SE1251008 A1 SE 1251008A1
Authority
SE
Sweden
Prior art keywords
metal layer
thickness
layer
semiconductor device
substrate
Prior art date
Application number
SE1251008A
Other languages
English (en)
Other versions
SE537969C2 (sv
Inventor
Olaf Hohlfeld
Andreas Lenniger
Andreas Uhlemann
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of SE1251008A1 publication Critical patent/SE1251008A1/sv
Publication of SE537969C2 publication Critical patent/SE537969C2/sv

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227Connecting the strap to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247Connecting the strap to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/4813Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8484Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858Bonding techniques
    • H01L2224/8584Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12043Photo diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13062Junction field-effect transistor [JFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Abstract

En halvledaranordning innefattar ett halvledarchip sammanfogat med ett substrat(122) och en grundplatta sammanfogad med substratet (122). Grundplattan innefattar ettförsta metallskikt (108) beklätt på ett andra metallskikt (106). Det andra metallskiktet (106) ärdeformerat till att bilda en kylstruktur (112) med nålflänsar eller flänsar. Det andra metall-skiktet (106) har ett underskikt (113) som saknar nålar och nålflänsar. Det första metallskiktet(108) har en första tjocklek (d108), och underskiktet (113) har en andra tjocklek (d113).Förhållandet mellan den första tjockleken (d108) och den andra tjockleken (d113) är minst4 : 1. Figur 5

Description

1 Bakgrund Kraftelektronikmoduler är halvledarpaket som anvands i kraftelektronikkretsar. Kraft- elektronikmoduler anvands i regel i fordon och inom industrin, sasom i vaxelriktare och likriktare. De halvledarkomponenter som ingar i kraftelektronikmodulerna är i regel halvledar- chips med bipolara transistorer med isolerat styre (IGBT) eller halvledarchips med falteffekttransistorer med metalloxidhalvledare (MOSFET). IGBT- och MOSFET-halvledarchipsen har varierande spannings- och strOmvarden. De halvledarkomponenter som ingar i kraftelektronikmodulerna kan ocksa innefatta dioder, tyristorer, falteffekttransistorer med kopplingsstyre (JFET) och bipolara transistorer. Bade passiva komponenter och kontroll- elektronik kan inga i kraftelektronikmodulerna. Halvledarkomponenterna tillverkas av Si, SIC, GaN, GaAs eller andra lampliga substrat. Vissa kraftelektronikmoduler innefattar ytterligare halvledardioder (d v s skyddsdioder) i halvledarpaketet for skydd mot Overspanning.
I allmanhet anvands tva olika utformningar has kraftelektronikmoduler. En utform- ning är avsedd fOr anvandningsomraden med stOrre kraft och den andra utformningen for anvandningsomraden med mindre kraft. FOr anvandningsomraden med storre kraft innefattar en kraftelektronikmodul i regel flera halvledarchips, integrerade pa ett enda substrat. Substratet innefattar i regel ett isolerande keramiskt substrat, sasom A1203, AIN, S13N4 eller nagot annat lampligt material, for att isolera kraftelektronikmodulen. Atminstone oversidan av det keramiska substratet är metallbelagd med antingen ren eller platerad Cu, Al eller annat lampligt material for att tillhandahalla elektriska och mekaniska kontakter fOr halvledarchipsen. Metallskiktet är i regel bundet till det keramiska substratet med anvandande av en process med direkt kopparbindande (DCB), en process med direkt aluminiumbindande (DAB) eller en process med aktiv hardlodning av metaller (AM B).
I regel anvands mjuklOdning med Sn-Pb, Sn-Ag, Sn-Ag-Cu eller flagon annan lamplig lOdlegering for att foga samman ett halvledarchip med ett metallbelagt keramiskt substrat. 1 regel kombineras flera substrat pa en plan grundplatta av metall. I detta fall är plattans baksida ocksa metallbelagd med antingen ren eller platerad Cu, Al eller nagot annat lampligt material for att foga samman substraten med den plana grundplattan av metal!. F6r 30 att foga samman substraten med den plana grundplattan av metall anvands i regel mjukIiidning med Sn-Pb, Sn-Ag, Sn-Ag-Cu eller nagon annan lamplig lOdlegering. Den plana grundplattan av metall kan i sin tur vara fastad vid ett kylelement, genom vilket ett kylmedel kan strOmma fOr att fOrhindra overhettning av kraftelektronikmodulen under arbetet.
Med de tilltagande onskernalen att anvanda kraftelektronik i ogastvanliga miljOer (t ex i bilar) och den pagaende integreringen av halvledarchips fortsatter det varme som skingras utvandigt och invandigt att Oka. Det finns daft!" en Okande efterfragan pa kraftelektronikmoduler for hoga temperaturer som kan fungera vid inre och yttre temperaturer av 2 upp till och aver 200° C. Vidare fortsatter den nuvarande tatheten hos kraftelektronik att aka, vilket leder till en Okning av tatheten hos kraftfarlusterna. Vatskekylning av kraftelektroniken via kylelement far farhindrande av Overhettning blir darfar alit viktigare.
Av dessa och andra orsaker finns det ett behov av fareliggande uppfinning.
Sammanfattning En ufforingsform tillhandahaller en halvledaranordning. Halvledaranordningen innefattar ett halvledarchip sammanfogat med ett substrat och en grundplatta sammanfogad med substratet. Grundplattan innefattar ett farsta metallskikt beklatt pa ett andra metallskikt. Det andra metallskiktet är deformerat for aft bilda en nalflans- eller kyfflansstruktur. Det andra metallskiktet har ett underskikt som inte har nagra nalar eller nalflansar. Den farsta metallen har en forsta tjocklek, och underskiktet har en andra tjocklek. Forhallandet mellan den forsta tjockleken och den andra tjockleken är minst 4: 1.
Kort beskrivning av ritningarna De bifogade ritningarna ingar for att ge en battre farstaelse far utfaringsformerna, och de är inkorporerade i och utgor en del av denna beskrivning. Ritningarna belyser ufforingsformer och tjanar tillsammans med beskrivningen till att farklara principerna for utfaringsformerna. Andra utfaringsformer och manga av de avsedda fardelarna med ufforingsformerna kommer iatt att inses nar de forstas [Atte genom hanvisning till foljande utfarliga beskrivning. Elementen i ritningarna är inte nadvandigtvis skalenliga inbardes. Samma referenssiffror betecknar motsvarande och liknande delar.
Figur 1 belyser en tvarsnittsbild av en utforingsform av en halvledaranordning.
Figur 2 belyser en tvarsnittsbild av en utforingsform av eft bimetallband (d v s en bekladd bimetallremsa).
Figur 3 belyser en tvarsnittsbild av en uffaringsform av ett trimetallband (d v s en bekladd trimetallremsa).
Figur 4 belyser en tvarsnittsbild av en ufforingsform av en grundplatta som inne- fattar en kylstruktur.
Figur belyser en tvarsnittsbild av en annan ufforingsform av en grundplatta som innefattar en kylstruktur.
Figur 6 belyser en tvarsnittsbild av en uffaringsform av en substratansamling.
Figur 7 belyser en tvarsnittsbild av en utfaringsform av substratansamlingar sammanfogade med en grundplatta. 3 Figur 8 belyser en tvarsnittsbild av en annan utfOringsform av substratansamlingar sammanfogade med en grundplatta.
Figur 9 belyser en tvarsnittsbild av en utfOringsform av substratansamlingarna, grundplattan, terminaler och en ram.
Figur belyser en tvarsnittsbild av en utforingsform av substratansamlingarna, grundplattan, terminalerna, ramen och inkapslingsmaterial.
Figur 11 belyser en tvarsnittsbild av en utfOringsform av substratansamlingarna, grundplattan, terminalerna, ramen, inkapslingsmaterialet och ett lock.
Figur 12 belyser en tvarsnittsbild av en utfOringsform av en halvledaranordning som innefattar en kammare far att ta emot en kylvatska.
Figur 13 belyser en tvarsnittsbild av en annan utforingsform av en halvledaranordning som innefattar en kammare fOr att ta emot en kylvatska.
Figur 14 belyser en perspektivbild av en annan utforingsform av en halvledaranordning.
Figur belyser en perspektivbild av en annan utforingsform av en halvledar- anordning.
Figur 16 är ett fladesdiagram som belyser en utfOringsform av ett forfarande for tillverkning av en halvledaranordning.
Utfarlig beskrivning I fOljande utfarliga beskrivning gars hanvisningar till de bifogade ritningarna, som utgOr en del av den och som fOr belysande andamal visar specifika utfaringsformer enligt vilka uppfinningen kan genomfaras. I detta sammanhang anvands termer for riktningar, sasom "Oversta", "understa", "framre", "bakre", "framsta", "sista", med hanvisning till rikt- ningen i den eller de figurer som beskrivs. Eftersom komponenterna inom utfaringsformerna kan placeras i ett antal olika riktningar anvands termerna far riktningar for belysande aridamat och är inte pa nagot sail begransande. Markas bOr att andra utfaringsformer kan anvandas och strukturella eller logiska fOrandringar Was utan avvikelse fran denna beskriv- flings omfang. Foljande ufforliga beskrivning skall saledes inte uppfattas som begransande, och omfanget hos foreliggande uppfinning definieras av de bifogade patentkraven.
Markas bOr att egenskaperna hos de olika exempel pa utforingsformer som beskrivs har kan kombineras inbOrdes, om inget annat specifikt anges.
Uttrycket "elektriskt kopplad" innebar har inte att elementen maste vara direkt sammankopplade, utan mellanliggande element kan tillhandahallas mellan de "elektriskt kopplade" elementen. 4 Figur 1 belyser en tvarsnittsbild av en utforingsform av en halvledaranordning 100. !nom en utfOringsform är halvledaranordningen 100 en stark kraftelektronikmodul fOr hOga temperaturer (t ex upp till och Over 200° C). Kraftelektronikmodulen 100 innefattar en kammare 102 fOr aft ta emot en kylvatska, en grundplatta 104, fogar 118, substratansam- lingar 132a och 132b, en ram 134, terminaler 136, inkapslingsmaterial 138 och ett lock 140.
Varje substratansamling 132a och 132b innefattar metallbelagda keramiska substrat 122 som innefattar metallytor eller -skikt 120 och 124, fogar 126, halvledarchips 128 och sammanbindande ledningar 130.
Grundplattan 104 innefattar ett fOrsta metallskikt 108 och ett andra metallskikt 106.
Det forsta metallskiktet 108 och det andra metallskiktet 106 bestar av olika material. !nom en utfOringsform är det fOrsta metallskiktet 108 ett kopparskikt eller ett skikt av en kopparlegering, och det andra metallskiktet 106 är ett aluminiumskikt eller ett skikt av en aluminiumlegering. lnom andra utfOringsformer bestar det fOrsta metallskiktet 108 och det andra metallskiktet 106 av andra lampliga material. morn en utfOringsform innefattar grundplattan 104 ocksa ett tredje metallskikt 110 mittemot det andra metallskiktet 106. Det tredje metallskiktet 110 och det forsta metallskiktet 108 bestar av olika material. lnom en utfOringsform är det tredje metallskiktet 110 ett aluminiumskikt eller ett skikt av en aluminiumlegering. lnom andra utfOringsformer är det tredje metallskiktet 110 ett silverskikt, ett skikt av en silverlegering, ett palladiumskikt, ett skikt av en palladiumlegering eller ett skikt av nagot annat lampligt material. Det fOrsta metallskiktet 108 är beklatt pa det andra metallskiktet 106. Det tredje metallskiktet 110 är beklatt pa det fOrsta metallskiktet 108. Det andra metallskiktet 106 är strukturerat for aft tillhandahalla nalflansar eller flansar 112 och utrymmen 114 mellan nalflansarna eller flansarna 112.
Grundplattan 104 bestar av ett bimetall- eller trimetallband (d v s en bekladd remsa).
Grundplattan 104 tillhandahaller en billig grundplatta som kan Itidas val pa ena sidan till foljd av det fOrsta metallskiktet. Dessutom innefattar grundplattan 104 kylflansar eller nalar pa den andra sidan, vilka är kombinerbara med en kylvatska till foljd av det andra metallskiktet. Kammaren 102 Mr att ta emot en kylvatska innefattar ett inlopp 142 och ett utlopp 144 for att leda en kylvatska genom utrymmen 114 mellan nalflansarna eller flansarna 112 i grundplattan 104. Kammaren 102 ãr sammanfogad med grundplattan 104 via skruvar 116. !nom andra utfOringsformer anvands inga skruvar 116, utan kammaren 102 är limmad eller laserlodd pa grundplattan 104. Varje substratansamling 132a och 132b är sammanfogad med grundplattan 104 via fogar 118. Fogarna 118 är mjuklOdda fogar, sintrade fogar, diffusionslodda fogar eller andra lampliga fogar.
De keramiska substraten 122 innefattar A1203, AIN, Si3N4 eller nagot annat lampligt material. !nom en utfOringsform har de keramiska substraten 122 vardera en tjocklek av 0,2 till 2,0 mm. Metallskikten 120 och 124 innefattar Cu, Al eller nagot annat lampligt material. !nom en utforingsform ar metallskikten 120 och/eller 124 platerade med ett eller flera skikt av Ni, Ag, Au eller Pd. !nom en utfOringsform har metallskikten 120 och 124 vardera en tjocklek av 0,1 till 0,6 mm. Inom en utfOringsform är metallskikten 120 och 124 bundna till det keramiska substratet 122 med anvandande av en process med direkt kopparbindande (DCB) fOr att ge ett DCB-substrat, en process med direkt aluminiumbindande (DAB) fOr att ge ett DAB-substrat eller ett fOrrarande med aktiv hardlodning av metaller (AMB) for aft ge ett AMBsubstrat. Fogar 126 binder samman metallskikten 124 med halvledarchips 128. Fogarna 126 ar mjuklodda fogar, sintrade fogar, diffusionslodda fogar eller andra lampliga fogar.
Halvledarchipsen 128 dr elektriskt kopplade till metallskikten 124 via samman- bindande ledningar 130. Inom en utfOringsform är halvledarchipsen 128 krafthalvledarchips som kan innefatta IGBT, MOSFET, JFET, bipolara transistorer, tyristorer, dioder och/eller andra lampliga kraftkomponenter. De sammanbindande ledningarna 130 innefattar Al, Cu, Al-Mg, Au eller nagot annat lampligt material. Inom en utfOringsform ar de sammanbindande ledningarna 130 sammanbundna med halvledarchipsen 128 och metallskikten 124 med anvandande av ultraljudsbindande av ledningar. Metallskikten 124 och/eller halvledarchipsen 128 är elektriskt kopplade till terminalerna 136. Terminalerna 136 stacker sig genom ramen 134 fOr att ge yttre elektriska kopplingar till kraftelektronikmodulen 100 fOr bade kraft- och kontrollkopplingar.
Ramen 134 innesluter fogarna 118, substratansamlingarna 132a och 132b, de sammanbindande ledningarna 130 och delar av terminalerna 136. Ramen 134 innefattar teknisk plast eller nagot annat lampligt material. Ramen 134 är sammanfogad med grundplattan 104 genom skruvning, limning, klamning, lodning eller nagon annan lamplig metod. Inkapslingsmaterial 138 fyller omraden inom ramen 134 runt omkring fogarna 118, substratansamlingarna 132a och 132b, de sammanbindande ledningarna 130 och delarna av terminalerna 136. Inkapslingsmaterialet 138 innefattar silikongel, en belaggning av silikon, en belaggning av polyimid, en belaggning av epoxi eller nagot annat lampligt material fOr att ge elektrisk isolering. Inkapslingsmaterialet 138 fOrhindrar skador pa kraftelektronikmodulen 100 till fOljd av dielektriskt sammanbrott. Locket 140 fasts pa ramen 134 fOr att tacka substratansamlingarna 132a och 132b och inkapslingen 138. Inom en utfOringsform ar locket 140 ett andra inkapslande skikt, sasom epoxi eller nagot annat lampligt lockmaterial. Inom en annan uffOringsform ar locket 104 en tackande anordning som fasts vid ramen 134 genom fastsnappning, lOdning, limning eller nagon annan lamplig metod.
De fOljande figurerna 2 till 13 belyser ett fOrfarande fOr tillverkning av en halvledaranordning, sasom den halvledaranordning 100 som tidigare har beskrivits och belysts med hanvisning till figur 1.
Figur 2 belyser en tvarsnittsbild av en utfOringsform av ett bimetallband (d v s en bekladd bimetallremsa) 200a. Bimetallbandet 200a innefattar ett f6rsta metallskikt 108 och 6 ett andra metallskikt 107. Det forsta metallskiktet 108 och det andra metallskiktet 107 är olika material. lnom en utforingsform bestar det forsta metallskiktet 108 av ett lodbart material som vid 20° C har en varmeexpansionskoefficient (CTE) mindre an 18 ppm/K. Det andra metallskiktet 107 valjs sa att det !au kan bearbetas (t ex formas, fOrses med kanter och avrundas). !nom en ufforingsform ar det andra metallskiktet 107 kemiskt kompatibelt med aluminium i kretsar fOr kylvatska. lnom en utfOringsform är det fOrsta metallskiktet 108 ett kopparskikt eller ett skikt av en kopparlegering, och det andra metallskiktet 107 är ett aluminiumskikt eller ett skikt av en aluminiumlegering. !nom andra utfOringsformer ar det fOrsta metallskiktet 108 och det andra metallskiktet 107 andra lampliga metaller. !nom en utfOringsform ar den sammantagna tjockleken has bimetallbandet 200a mellan 5 mm och 6 mm. lnom en utfOringsform är tjockleken hos det forsta metallskiktet 108 lika med tjockleken has det andra metallskiktet 107. lnom en utfOringsform ar tjockleken hos det fOrsta metallskiktet 108 mellan 2,5 mm och 3 mm, och tjockleken hos det andra metallskiktet 107 ar mellan 2,5 mm och 3 mm. !nom en annan utforingsform ar tjockleken has det fOrsta metallskiktet 108 mellan 2,5 mm och 10 mm, och tjockleken hos det andra metall- skiktet 107 är mellan 2,5 mm och 10 mm. lnom andra utfOringsformer har tjockleken hos det fOrsta metallskiktet 108 och tjockleken hos det andra metallskiktet 107 andra varden, lampliga for erhallande av en grundplatta.
Det fOrsta metallskiktet 108 beklads pa det andra metallskiktet 107. lnom en utforingsform beklads det fOrsta metallskiktet 108 pa det andra metallskiktet 107 genom aft de separata skikten fOrs samman i valsarna i en bekladnadsstallning. Enhetligt tryck fran valsarna pressar samman de enskilda skikten och ger en bindning mellan kontaktytorna. De sammanbundna skikten utsatts darefter for omkristallisering, anlOpning och valsning till den slutliga storleken. Efter valsningen till den slutliga storleken utsatts de sammanbundna skikten fOr annu en varmebehandling for att skikten skall smaltas samman sa de inte kan separeras. lnom andra utfOringsformer beklads det fOrsta metallskiktet 108 pa det andra metallskiktet 108 med anvandande av nagon annan lamplig metod.
Figur 3 belyser en tvarsnittsbild av en utfOringsform av ett trimetallband (d v s en bekladd trimetallremsa) 200b. Trimetallbandet 200b innefattar ett fOrsta metallskikt 108 och ett andra metallskikt 107, enligt vad som har beskrivits tidigare och belysts med hanvisning till figur 2, och ett tredje metallskikt 109. Det tredje metallskiktet 109 och det fOrsta metallskiktet 108 bestar av olika material. 'nom en utforingsform best& det tredje metallskiktet 109 och det andra metallskiktet 107 av samma material. !nom en utfOringsform best& det tredje metallskiktet 109 av aluminium eller en aluminiumlegering. 'nom andra utfOringsformer best& det tredje metallskiktet 109 av silver, en silverlegering, palladium, en palladium- legering eller flagon annan lamplig metall. Det tredje metallskiktet 109 har en tjocklek som ar mindre an tjockleken hos det fOrsta metallskiktet 108 och tjockleken hos det andra metall- 7 skiktet 107. lnom en utfOringsform har det tredje metallskiktet 109 en tjocklek som är mellan 1 tari och 0,1 mm. Det tredje metallskiktet 109 beklads pa det fOrsta metallskiktet 108 mittemot det andra metallskiktet 107 med anvandande av en lamplig metod, sasom den bekladnadsprocess som har beskrivits tidigare med hanvisning till figur 2.
De foljande figurerna 4 till 13 belyser visserligen tillverkningen av en halvledar- anordning med anvandande av det trimetallband 200b som tidigare har beskrivits och belysts med hanvisning till figur 3, men den belysta processen kan ocksa tillampas pa det bimetallband 200a som tidigare har beskrivits och belysts med hanvisning till figur 2.
Figur 4 belyser en tvarsnittsbild av en utforingsform av en grundplatta 210 som innefattar en kylstruktur. Det andra metallskiktet 107 i grundplattan 200b, som tidigare har beskrivits och belysts med hanvisning till figur 3, struktureras till att bilda en kylstruktur med nalflansar eller flansar 112 med utrymmen 114 mellan nalflansarna eller flansarna 112. Det andra metallskiktet 107 deformeras genom skarning, stansning eller mikrodeformeringsteknik (MDT) till att ge det andra metallskiktet 106. MDT deformerar det andra metallskiktet 107 mekaniskt och plastiskt och bildar nalflansar eller flansar 112 utan att avlagsna nagon metal!.
Det andra metallskiktet 107 deformeras pa ett sadant satt att ingen del av den yta hos det forsta metallskiktet 108 som är riktad mot det andra metallskiktet 106 frilaggs. Genom att ytan hos det fOrsta metallskiktet 108 inte frilaggs skyddas det fOrsta metallskiktet 108 mot korrosion. !nom en utfOringsform framstalls nalflansar eller flansar 112 genom MDT, tryck- gjutning eller formgjutning till att ge nalflansar eller flansar 112 med en langd av 5,5 mm till 6 mm. !nom en annan utforingsform framstalls nalflansar eller flansar 112 genom MDT till att ge nalflansar eller flansar 112 med en langd d112 av 2 mm till 10 mm och mellanrum 114 med en bredd w115 av 1 till 10 mm. !nom en annan utforingsform framstalls nalflansar eller flansar 112 genom tryckgjutning eller formgjutning till att ge nalflansar eller flansar 112 med en langd d112 av 2 mm till 20 mm och mellanrum 114 med en bredd w115 av 1 mm till 20 mm. !nom andra utforingsformer framstalls nalflansar eller flansar 112 sá att de har andra lampliga langder. !nom en utforingsform skars eller stansas hal 212 genom grundplattan 210 fOr montering av grundplattan 210 pa andra strukturer i anordningen, sasom en kammare 102 fOr att ta emot en kylvatska, enligt vad som tidigare har beskrivits och belysts med hanvisning till figur 1.
Som det belyses i figur 4 kan det andra metallskiktet 106 innefatta ett underskikt 113 som inte har nagra nalar eller nagra nalflansar 112. I en riktning vinkelratt mot gransytan 168 mellan det fOrsta och det andra metallskiktet 108, 106 har underskiktet 113 en tjocklek d113.
Mom en utforingsform kan tjockleken d113 vara mellan 0,2 mm och 0,5 mm. Alternativt eller dessutom kan fOrhallandet mellan tjockleken d108 hos det fOrsta metallskiktet 108 och tjockleken d113 hos underskiktet 113 vara minst 4: 1 eller minst 10: 1. 8 I allmanhet kan materialet och tjockleken hos det forsta metallskiktet 108 och materialet, tjockleken och strukturen hos det andra metallskiktet 106 och underskiktet 113 valjas sá att kompositen av det forsta metallskiktet 108 och det andra metallskiktet 106, inklusive underskiktet 113 och nalflansarna eller flansarna 112, i alla riktningar som är parallella med gransytan 168 mellan det fOrsta och det andra metallskiktet 108, 106 har en CTE som är mindre an eller lika med 18 ppm/K eller till och med mindre an 17 ppm/K. Figur 5 belyser en tvarsnittsbild av en annan utfOringsform av en grundplatta 220 som innefattar en kylstruktur. Grundplattan 220 liknar den grundplatta 210 som tidigare har beskrivits och belysts med hanvisning till figur 4, med det undantaget att grundplattan 2 saknar hal 212 och att det tredje metallskiktet har strukturerats till att ge ett tredje metallskikt 110. Delar av det tredje metallskiktet 109 etsas, skrapas, skalas av eller avlagsnas med nagot annat fOrfarande fiir att frilagga delar 222 av det forsta metallskiktet 108 och fOr att ge ett tredje metallskikt 110. Det tredje metallskiktet 109 kan struktureras für att ge det tredje metallskiktet 110 fOre eller efter bildandet av nalflansar eller flansar 112. Inom en utforings- form innefattar det fOrsta metallskiktet 108 koppar, och struktureringen av det tredje metall- skiktet forbereder grundplattan 220 fiir paliidning av det fOrsta metallskiktet. !nom en utfOringsform innefattar det tredje metallskiktet 110 aluminium och tillhandahaller en Iiidmask och ett Itidstopp.
Figur 6 belyser en tvarsnittsbild av en utforingsform av en substratansamling 132a.
Substratansamlingen 132a innefattar metallbelagda keramiska substrat 122 som innefattar metallytor eller -skikt 120 och 124, fogar 126a och 126b, halvledarchips 128a och 128b och sammanbindande ledningar 130. Ett fOrsta halvledarchip 128a är fastat vid metallskiktet 124 via en fOrsta fog 126a. Ett andra halvledarchip 128b ar fastat vid metallskiktet 124 via en andra fog 126b. Fogarna 126a och 126b är mjuklodda fogar, sintrade fogar, diffusionslOdda fogar eller andra lampliga fogar.
Halvledarchipsen 128a och 128b är elektriskt kopplade till metallskiktet 124 via sammanbindande ledningar 130. !nom en utfOringsform är halvledarchipsen 128a och 128b krafthalvledarchips som kan innefatta IGBT, MOSFET, JFET, bipolara transistorer, tyristorer, dioder och/eller andra lampliga kraftkomponenter. De sammanbindande ledningarna 1 innefattar Al, Cu, Al-Mg, Au eller nagot annat lampligt material. 'nom en utfOringsform är de sammanbindande ledningarna 130 sammanbundna med halvledarchipsen 128a och 128b och metallskikten 124 med anvandande av ultraljudsbindande av ledningar. !nom andra uffOringsformer anvands klammor eller kopparremsor och sintring for att koppla halvledarchipsen 128a och 128b elektriskt till metallskiktet 124. Andra substratansamlingar, sasom den substratansamling 132b som tidigare har beskrivits och belysts med hanvisning till figur 1, kan ocksa tillverkas. 9 Figur 7 belyser en tvarsnittsbild av en utforingsform av substratansamlingarna 132a och 132b, sammanfogade med en grundplatta 104. Substratansamlingarna 132a och 132b är sammanfogade med det forsta metallskiktet 108 via fogar 118. lnom andra ufforingsformer tillverkas substratansamlingarna 132a och 132b pa grundplattan 104. lnom en utfOringsform mjuklods substratansamlingarna 132a och 132b pa det forsta metallskiktet 108 kir att ge lodfogar 118. Ladfogarna 118 innefattar Sn-Pb, Sn-Ag, Sn-Ag-Cu, Sn-Sb eller flagon annan lam pug lOdiegering. [nom en utfOringsform innefattar det fOrsta metallskiktet 108 koppar eller en kopparlegering, och det tredje metallskiktet 110 innefattar aluminium eller en aluminiumlegering och tillhandahaller en lodmask och ett lodstopp fOr lOdningsprocessen. lnom en annan utfOringsform diffusionsliids substratansamlingarna 132a och 132b pa det forsta metallskiktet 108 for att tillhandahalla diffusionslOdda fogar 118. Under diffusionslOdningsprocessen Overt'Ors mjuk lOcImassa fullstandigt till fast form for att ge en ren intermetallisk fog (t ex Cu3Sn, Cu6Sn, Ag3Sn) efter diffusionslOdningsprocessen. lnom en annan utfOringsform sintras substratansamlingarna 132a och 132b pa det fOrsta metallskiktet 108 Mr att tillhandahalla sintrade fogar 118. Varje sintrad fog 118 är ett sintrat metallskikt som innefattar sintrade nanopartiklar, sasom Ag-nanopartiklar, Au-nanopartiklar, Cunanopartiklar eller andra lampliga nanopartiklar. Substratansamlingen 132a ar elektriskt sammanfogad med substratansamlingen 132b via sammanbindande ledningar 130.
Figur 8 belyser en tvarsnittsbild av en annan utfOringsform av substratansam- lingarna 132a och 132b, sammanfogade med en grundplatta som innefattar eft tredje metallskikt 109. !nom denna utforingsform har det tredje metallskiktet 109 inte strukturerats fOr att frilagga det fOrsta metallskiktet 108. Substratansamlingarna 132a och 132b är mjuklOdda, diffusionslOdda eller sintrade pa det tredje metallskiktet 109 till att ge fogar 242. !nom en utforingsform innefattar det tredje metallskiktet 109 silver, en silverlegering, palladium eller en palladiumlegering. Det tredje metallskiktet 109 kan tillhandahalla en gransyta for sintring eller diffusionsladning.
De ftiljande figurerna 9 till 13 innefattar visserligen fogar 118 som sammanfogar substratansamlingarna 132a och 132b med det fOrsta metallskiktet 108, men utfiiringsformerna kan ocksa tillampas nar fogar 242 anvands for att sammanfoga substrat- ansamlingarna 132a och 132b med det tredje metallskiktet 109.
Figur 9 belyser en tvarsnittsbild av en utfOringsform av substratansamlingarna 132a och 132b, grundplattan 104, terminalerna 136 och en ram 134. Ramen 134 ar fastad vid grundplattan 104 genom skruvning, limning, fastklamning, lOdning eller nagot annat lampligt fOrfarande. lnom en ufforingsform kommer ramen 134 i kontakt med den Ovre ytan hos det tredje metallskiktet 110 och sidovaggarna hos det fOrsta metallskiktet 108, det andra metall- skiktet 106 och det tredje metallskiktet 110. lnom andra utforingsformer (t ex figur 1) kommer ramen 134 bara i kontakt med den Ovre ytan hos det tredje metallskiktet 110 eller det farsta metallskiktet 108 (d v s om det tredje metallskiktet 110 utesluts).
Terminalerna 136 satts in i eller bildas genom ramen 134 pa ett sadant sail att en del av terminalerna 136 stracker sig utanfOr ramen 134 for elektriska kraftfarbindelser och kontrollforbindelser. En del av terminalerna 136 stracker sig in i ramen 134 Mr inre elektriska kopplingar till substratansamlingarna 132a och 132b. Terminalerna 136 är elektriskt sammanbundna med substratansamlingarna 132a och 132b via sammanbindande ledningar 130. !nom andra utforingsformer är terminalerna 136 elektriskt kopplade direkt till substratansamlingarna 132a och 132b via lodning eller flagon annan lamplig metod.
Figur 10 belyser en tvarsnittsbild av en utforingsform av substratansamlingarna 132a och 132b, grundplattan 104, terminalerna 136, ramen 134 och inkapslingsmaterial 138. lnom en utforingsform anbringas en silikongel Over substratansamlingarna 132a och 132b inom ramen 134 for att ge inkapslingen 138. lnom andra utfaringsformer belaggs substratansamlingarna 132a och 132b med silikon, polyimid, epoxi eller annat lampligt material for att ge elektrisk isolering.
Figur 11 belyser en tvarsnittsbild av en utforingsform av substratansamlingarna 132a och 132b, grundplattan 104, terminalerna 136, ramen 134, inkapslingsmaterialet 138 och ett lock 140. !nom en utfaringsform anbringas ett andra inkapslingsmaterial, sasom epoxi, Over inkapslingsmaterialet 138 for att ge locket 140. !nom en annan utfaringsform fasts en tackande anordning pa ramen 134 genom fastsnappning, lodning, limning eller nagot annat lampligt forfarande for att ge locket 140.
Figur 12 belyser en tvarsnittsbild av en utfaringsform av en halvledaranordning 100 som innefattar en kammare 102 for att ta emot en kylvatska. Kammaren 102 är fastad vid grundplattan 104 med skruvar 116. lnom andra utfaringsformer ãr kammaren 102 fastad vid grundplattan 104 genom limning, lodning eller nagot annat lampligt forfarande. !nom en utfaringsform bestar kammaren 102 av aluminium eller en aluminiumlegering. !nom andra utfaringsformer bestar kammaren 102 av ett annat lampligt material, kompatibelt med kylvatskan. Kammaren 102 innefattar ett inlopp och ett utlopp. !nom en utfaringsform leder kammaren 102 kylvatska till heta omraden pa ett optimalt satt for att kompensera far sma skillnader i sammanfogningstemperaturen for parallella eller olika halvledarchips.
Figur 13 belyser en tvarsnittsbild av en annan utfaringsform av en halvledaranordning 300 som innefattar en kammare 302 far att ta emot en kylvatska. [nom denna utforingsform tillverkas kammaren 302 genom att ett tunt metallskikt laserlods eller limmas pa det andra metallskiktet 106 i grundplattan 104. Det tunna metallskiktet limmas eller laserlads pa det andra metallskiktet 106 pa ett flertal punkter, enligt vad som anges exempelvis vid 304. Platsen for sammanbindningspunkterna 304 kan valjas far att justera trycket hos och/eller fladet av kylvatskan i kammaren. [nom en utforingsform bestar det tunna 11 metallskiktet av aluminium eller en alum iniumlegering. !nom andra utf6ringsformer bestar det tunna metallskiktet av nagot annat lampligt material som är kompatibelt med kylvatskan. Halvledaranordningen 300 innefattar ocksa hal 212 som stacker sig genom grundplattan 104 och kammaren 302. Haien 212 kan anvandas for att fasta halvledaranordningen 300 vid en annan struktur.
Figur 14 belyser en perspektivbild av en annan utfOringsform av en halvledaranordning 320. lnom en utfOringsform är halvledaranordningen 320 en stark kraftelektronikmodul. Kraftelektronikmodulen 320 innefattar en grundplatta 322, en ram 324, krafthalvledarchips 326, kraftterminaler 328, 330 och 332 och kontrollterminaler 334. !nom en utforings- form är kraftterminalerna 228 negativa terminaler, kraftterminalerna 330 ar positiva terminaler och kraftterminalerna 332 är fasutmatningsterminaler.
Terminalerna 238, 330, 332 och 334 är elektriskt kopplade till krafthalvledarchipsen 326 via sammanbindande ledningar 336. Terminalerna 328, 330, 332 och 334 är inpressningsstift som alla har samma matt, sa att en enda terminaltyp anvands for samtliga terminaler i kraftelektronikmodulen 320. Vidare stracker sig terminalerna 328, 330, 332 och 334 genom ramen 324 kring periferin hos kraftelektronikmodulen 320. !nom en utforingsform liknar grundplattan 322 den grundplatta 104 som tidigare har beskrivits och belysts med hanvisning till figur 1.
Figur 15 belyser en perspektivbild av en annan utfOringsform av en halvledar- anordning 360. Halvledaranordningen 360 liknar den halvledaranordning 320 som tidigare har beskrivits och belysts med hanvisning till figur 14, med det undantaget att halvledaranordningen 360 innefattar ett lock 362 och att grundplattan 322 har ersatts av grundplattan 364. Locket 362 är ett snapplock. Grundplattan 364 innefattar nalflansar 366. lnom en utfOringsform liknar grundplattan 364 den grundplatta 104 som tidigare har beskrivits och belysts med hanvisning till figur 1.
Figur 16 är ett flOdesdiagram som belyser en utfOringsform av ett fOrfarande 400 fOr tillverkning av en halvledaranordning, sasom den halvledaranordning 100 som tidigare har beskrivits och belysts med hanvisning till figurerna 1 och 12 eller den halvledaranordning 300 som tidigare har beskrivits och belysts med hanvisning till figur 13. Vid 402 framstalls ett bimetall- eller trimetallband (d v s en bekladd remsa) (t ex enligt vad som tidigare har beskri- vits och belysts med hanvisning till figurerna 2 och 3). Vid 404 deformeras bottenskiktet i den bekladda remsan till att ge en grundplatta med en kylstruktur med nalflansar eller flansar (t ex enligt vad som tidigare har beskrivits och belysts med hanvisning till figur 4). Vid 406 fasts substrat och halvledarchips (t ex substratansamlingar eller separata komponenter) vid grundplattan (t ex enligt vad som tidigare har beskrivits och belysts med hanvisning till figur 7). Vid 408 satts ramen samman, inkapslingsmaterial tillsatts och f6rpackningen stangs (t ex enligt vad som tidigare har beskrivits och belysts med hanvisning till figurerna 9 till 11). 12 Vid 410 fasts en kammare fOr att ta emot en kylvatska vid grundplattan (t ex enligt vad som tidigare har beskrivits och belysts med hanvisning till figurerna 12 och 13).
UtfOringsformer tillhandahaller en halvledaranordning som innefattar en bekladd bimetall- eller trimetallgrundplatta som innefattar en kylstruktur. Den bekladda grundplattan tillhandahaller en billig lOsning fOr aft tillhandahalla en grundplatta som innefattar ett fOrsta metallskikt, lampligt fOr sammanfogande med substratansamlingar, och ett andra metallskikt, lampligt for bildande av en kylstruktur som ar kompatibel med kylvatskor. Dessutom är fOrbindelsen mellan de bekladda skikten signifikant starkare an den som erhalls med andra tekniker, sasom kallgassprutning eller bimetallstrangsprutning.
Specifika utfOringsformer har visserligen belysts och beskrivits har, men det torde inses av fackmannen att ett antal alternativa och/eller motsvarande implementeringar kan ersatta de specifika utforingsformer som har visats och beskrivits, utan awikelse fran omfanget for foreliggande beskrivning. Denna patentansOkan avser att tacka alla anpassningar eller variationer av de specifika utfaringsformer som diskuteras har. Avsikten är saledes att denna beskrivning endast skall begransas av patentkraven och deras motsvarigheter.

Claims (35)

13 Patentkrav
1. Halvledaranordning vilken innefattar ett halvledarchip (128) sammanfogat med ett substrat (122); en grundplatta sammanfogad med substratet (122), varvid grundplattan innefattar ett forsta metallskikt (108) beklatt pa ett andra metallskikt (106) och det andra metallskiktet (106) är deformerat till att ge en kylstruktur (112) med nalflansar eller flansar, varvid det andra metallskiktet (106) innefattar ett underskikt (113) som saknar nalar och nalflansar; det fOrsta metallskiktet (108) har en fOrsta tjocklek (d108); underskiktet (113) har en andra tjocklek (d113); forhallandet mellan den forsta tjockleken (d108) och den andra tjockleken (d113) är minst 4 : 1.
2. Halvledaranordning enligt krav 1, dar fOrhallandet mellan den forsta tjockleken (d108) och den andra tjockleken (d113) är minst 10 : 1.
3. Halvledaranordning enligt krav 1 eller 2, dar den andra tjockleken (d113) är mellan 0,2 mm och 0,5 mm.
4. Halvledaranordning enligt nagot av fiiregaende krav, dar det fOrsta metallskiktet (108) innefattar koppar och det andra metallskiktet (106) innefattar aluminium.
5. Halvledaranordning enligt nagot av fOregaende krav, dar det fOrsta metallskiktet (108) har en tjocklek (d108) av mellan 2,5 mm och 10 mm.
6. Halvledaranordning enligt nagot av foregaende krav, vilken vidare innefattar ett tredje metallskikt (109), beklatt pa det forsta metallskiktet (108) mittemot det andra metallskiktet (106).
7. Halvledaranordning enligt krav 6, dar det tredje metallskiktet (109) har en tjocklek av mellan 1och 0,1 mm.
8. Halvledaranordning enligt krav 6 eller 7, dar det tredje metallskiktet (109) innefattar nagot av silver och palladium.
9. Halvledaranordning enligt nagot av kraven 6 till 8, dar substratet (122) är antingen diffusionslOtt eller sintrat fast vid det tredje metallskiktet (109).
10. Halvledaranordning enligt nagot av kraven 6 till 9, dar det tredje metallskiktet (109) innefattar aluminium.
11. Halvledaranordning enligt krav 10, dar det tredje metallskiktet (109) är strukturerat till att ge ett Itidstoppskikt; och substratet (122) är fastlott vid det fOrsta metallskiktet (108).
12. Halvledaranordning enligt nagot av fOregaende krav, dar det forsta metallskiktet (108) och det andra metallskiktet (106), inklusive underskiktet (113) och nalflansarna eller 14 flansarna (112), bildar en komposit som i vane riktning parallell med en gransyta (168) mellan det fOrsta metallskiktet (108) och det andra metallskiktet (106) vid 20° C har en varmeexpansionskoefficient mindre an eller lika med 18 ppm/K eller mindre an 17 ppm/K.
13. Halvledaranordning vilken innefattar ett fOrsta metallbelagt keramiskt substrat (122); ett fOrsta halvledarchip (128) sammanfogat med en forsta sida hos det forsta metallbelagda keramiska substratet (122); och en grundplatta (104, 210, 220) sammanfogad med en andra sida hos det forsta metallbelagda keramiska substratet (122), varvid den andra sidan ar motsatt den fOrsta sidan, grundplattan (104, 210, 220) innefattar ett forsta skikt (108) som innefattar koppar, bekldtt pa ett andra skikt (106) som innefattar aluminium, varvid det andra skiktet ar deformerat for aft ge en kylstruktur (112) med nalflansar eller flansar, varvid det andra metallskiktet (106) innefattar ett underskikt (113) som saknar nalar och nalflansar; det fbrsta metallskiktet (108) har en fOrsta tjocklek (d108); underskiktet (113) har en andra tjocklek (d113); och farhallandet mellan den fOrsta tjockleken (d108) och den andra tjockleken (d113) är minst 4 : 1.
14. Halvledaranordning enligt krav 1, dar det fOrsta metallskiktet (108) och det andra metallskiktet (106), inklusive underskiktet (113) och nalflansarna eller flansarna (112), bildar en komposit som i varje riktning parallell med en gransyta (168) mellan det fOrsta metallskiktet (108) och det andra metallskiktet (106) vid 20° C har en varmeexpansionskoefficient mindre an eller lika med 18 ppm/K eller mindre an 17 ppm/K.
15. Halvledaranordning enligt krav 13 eller 14, ddr farhallandet mellan den fOrsta tjockleken (d108) och den andra tjockleken (d113) är minst 10: 1. 16. Halvledaranordning enligt nagot av kraven 13 till 15, dar den andra tjockleken (d113) ar mellan 0,2 mm och 0,5 mm. 17. Halvledaranordning enligt nagot av kraven 13 till 16, vilken vidare innefattar ett andra halvledarchip (128), sammanfogat med den fOrsta sidan hos det fOrsta metallbelagda keramiska substratet (122). 18. Halvledaranordning enligt krav 16 eller 17, dal- grundplattan (104, 210, 220) ar sammanfogad med en andra sida hos det andra metallbelagda keramiska substratet (122), varvid den andra sidan är motsatt den fOrsta sidan. 19. Halvledaranordning enligt nagot av kraven 16 till 18, vilken vidare innefattar en kammare (102) fOr att ta emot en kylvdtska, varvid kammaren (102) innefattar ett inlopp (142) och ett utlopp (144) och kammaren (102) omger kylstrukturen; en ram (134, 324) fastad vid grundplattan (104, 210, 220); inkapslingsmaterial som omger halvledarchipet (128) och substratet (122); och ett lock (140, 362) Over inkapslingsmaterialet (138). 20. Halvledaranordning enligt nagot av kraven 16 till 19, vilken vidare innefattar en kraftterminal (328, 330, 332), elektriskt kopplad till det fOrsta halvledarchipet (128); och en kontrollterminal (334), elektriskt kopplad till det forsta halvledarchipet (128), varvid kraftterminalen (328, 330, 332) och kontrollterminalen (334) har samma matt. 21. Forfarande for tillverkning av en halvledaranordning, vilket ferfarande innefattar att en bekladd remsa tillhandahalls, vilken innefattar ett fOrsta metallskikt (108) beklatt pa ett andra metallskikt (106); det andra metallskiktet (106) struktureras till att bilda en kylstruktur (112) med nalflansar eller flansar (112); ett halvledarchip (128) sammanfogas med ett substrat (122); och substratet (122) sammanfogas med det fOrsta metallskiktet (108); varvid det andra metallskiktet (106) innefattar ett underskikt (113) som saknar nalar och nalflansar; det fOrsta metallskiktet (108) har en fOrsta tjocklek (d108); underskiktet (113) har en andra tjocklek (d113); och forhallandet mellan den fOrsta tjockleken (d108) och den andra tjockleken (d113) ar minst 4 : 1. 22. FOrfarande enligt krav 21, varvid det fOrsta metallskiktet (108) och det andra metallskiktet (106), inklusive underskiktet (113) och nalflansarna eller flansarna (112), bildar en komposit som i varje riktning parallell med en gransyta (168) mellan det fOrsta metall- skiktet (108) och det andra metallskiktet (106) vid 20° C har en varmeexpansionskoefficient mindre an eller lika med 18 ppm/K eller mindre an 17 ppm/K. 23. Forfarande enligt krav 21 eller 22, varvid forhallandet mellan den forsta tjockleken och den andra tjockleken (d113) ar minst 10 : 1. 24. FOrfarande enligt nagot av kraven 21 till 23, varvid den andra tjockleken (d113) 30 ar mellan 0,2 mm och 0,5 mm. 25. Forfarande enligt nagot av kraven 21 till 24, varvid tillhandahallandet av den bekladda remsan innefattar att en bekladd remsa tillhandahalls, vilken innefattar ett f6rsta metallskikt (108) som innefattar koppar och ett andra metallskikt (106) som innefattar aluminium. 26. Forfarande enligt nagot av kraven 21 till 25, varvid tillhandahallandet av den bekladda remsan innefattar aft en bekladd remsa tillhandahalls, vilken innefattar eft fOrsta metallskikt (108) med en tjocklek av mellan 2,5 mm och 10 mm. 16 27. FOrfarande enligt nagot av kraven 21 till 26, varvid struktureringen av det andra metallskiktet (106) innefattar nagot av stansning av det andra metallskiktet (106), skarning av det andra metallskiktet (106) och mekanisk och plastisk deformering av det andra metallskiktet (106). 28. FOrfarande fOr tillverkning av en halvledaranordning, vilket forfarande innefattar att en bekladd remsa tillhandahalls, vilken innefattar ett fOrsta metallskikt (108), som innefattar koppar, beklatt pa ett andra metallskikt (106), som innefattar aluminium; det andra metallskiktet (106) struktureras till aft bilda en kylstruktur med nalflansar eller flansar; ett halvledarchip (128) sammanfogas med en fOrsta sida hos ett metallbelagt keramiskt substrat (122); en andra sida hos det metallbelagda keramiska substratet (122) sammanfogas med det fOrsta metallskiktet (108), varvid den andra sidan är motsatt den fOrsta sidan; varvid det andra metallskiktet (106) innefattar ett underskikt (113) som saknar nalar och nalflansar; det fOrsta metallskiktet (108) har en fOrsta tjocklek (d108); underskiktet (113) har en andra tjocklek (d113); och forhallandet mellan den fOrsta tjockleken (d108) och den andra tjockleken (d113) är minst 4 : 1. 29. FOrfarande enligt krav 21, varvid det fOrsta metallskiktet (108) och det andra metallskiktet (106), inklusive underskiktet (113) och nalflansarna eller flansarna (112), bildar en komposit som i vane riktning parallell med en gransyta (168) mellan det fOrsta metallskiktet (108) och det andra metallskiktet (106) vid 20° C har en varmeexpansionskoefficient mindre an eller lika med 18 ppm/K eller mindre an 17 ppm/K. 30. Forfarande enligt krav 28 eller 29, varvid forhallandet mellan den fOrsta tjockleken (d108) och den andra tjockleken (d113) är minst 10: 1. 31. FOrfarande enligt nagot av kraven 28 till 30, varvid den andra tjockleken (d113) är mellan 0,2 mm och 0,5 mm. 32. Forfarande enligt nagot av kraven 29 till 31, varvid tillhandahallandet av den bekladda remsan innefattar minst ett av tillhandahallande av ett fOrsta metallskikt (108) som innefattar en kopparlegering och tillhandahallande av ett andra metallskikt (106) som innefattar en aluminium legering. 33. FOrfarande enligt nagot av kraven 29 till 32, varvid tillhandahallandet av den bekladda remsan innefattar tillhandahallande av en bekladd remsa som innefattar ett tredje metallskikt (109) beklatt pa det fOrsta metallskiktet (108) mittemot det andra metallskiktet (106). 17 34. FOrfarande enligt krav 33, vilket vidare innefattar att det tredje metallskiktet (109) struktureras for att delar av det fOrsta metallskiktet (108) skall frilaggas; och sammanfogandet av den andra sidan hos det metallbelagda keramiska substratet (122) med det fOrsta metallskiktet (108) innefattar att den andra sidan hos det metallbelagda keramiska substratet (122) lods fast pa det fOrsta metallskiktet (108). 35. FOrfarande enligt krav 33 eller 34, varvid sammanfogandet av den andra sidan hos det metallbelagda keramiska substratet (122) med det fOrsta metallskiktet (108) innefattar att den andra sidan hos det metallbelagda keramiska substratet (122) antingen diffusionsIdds eller sintras fast pa det tredje metallskiktet (109). FIG 1 /100 136 136 132b 1124 128 126 1 138 112 114 102 134134 16 1 108 104 106 rs s sisisismisisitr/ • 142 UTLET 144 1 132a 116 L■Z INLET 201150982 2/8 FIG 2178/200a 108 107 FIG 3 178 /20Ob 109 108 107 FIG 4 fr212 1084- 113 112 212/2 168 109 d108 d113 d112 rz Nx, )11111111111110""S"S" 1 t ■■■■■■11111SS■sssk■■■... I 108 NMIBM w114114112 /2 1 222 222 FIG d108 108 d113 113 d112 w114114112 168 108 { 113 112 201150982 3/8 FIG 6 11/ 132a 128a 124 -- VrA r 128b 126b 124 122 1 126a 124 118 A FIG 7 132a \ f"--4 ■ 1 132b ri a■ b.■1■1■1■1■1 7 RRRqRqNqqqqqqw \hhk■••••e A Kludxsuaiwzmacucticom 104 106 1181 108 114112 FIG 8 132a- 132b r•-■/••••■ AVA rA 242 A 11111111Tr 1. .111NNNs■ \Nhk■••••• 242A 113 113 VA 109 108 106 114112 201150982 4/8 FIG 9 136136 FIG 136136 134 A Koismucamixwimaxxaci isk,sk '1-111111111 11111111 1 2. • • • e • • • 1. 111111■■••••••• 132b 1 A 106 108 104 134 132a ■ A 201150982 FIG 12 "7100 136 136 132a 1138 132b 134'134 136 1138 132a 132b 134 136 , 134 104 FIG 11 5/8 • r_l / .... A • \= \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ a \ \ \ \ \ \ 1. • 2. \ \ \ \ \ \ \ 3. \ \ \ \ \ \ \ \ 4. \ \ \ \ \ \ \ \ 5. \ \ \ \ \ \ N \ 6. \ \ \ \ \ \ \ \ 7. \ \ \ \ \ \ \ \ 1162 1 16 104 ••• •.••• ••••• ••••• • iciamauclimmeacuusuum / // / ///// /// /// / // 102 201150982 6/8 FIG 13 r A/ Ar AVA%A 8. •• • •• • • • ••• • •• -30O 201150982 FIG 14 7/8 322 ■■.■oo,lo:\N.At
16. 1111111111111111111"111" 11111111111 FIG 332 332 i/360 362 201150982 8/8 FIG 16 (I.E. CLADDED STRIP)H- 402 FORM BIMETAL OR TRIMETAL RIBBON DEFORM BOTTOPM LAYER OF CLADDED STRIP TO FORM BASE PLATE WITH PIN-FIN OR FIN COOLING STRUCTURE I - 404 TO BASE PLATEH- 406 ATTACH SUBSTRATES AND SEMICONDUCTOR CHIPS I PACKAGEH- 408 ASSEMBLE FRAME, ADD POTTING; AND CLOSE ATTACH CHAMBER FOR COOLING FLUID TO BASE PLATE H4
SE1251008A 2011-09-12 2012-09-10 Halvledaranordning med beklädd basplatta SE537969C2 (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/230,223 US8519532B2 (en) 2011-09-12 2011-09-12 Semiconductor device including cladded base plate

Publications (2)

Publication Number Publication Date
SE1251008A1 true SE1251008A1 (sv) 2013-03-13
SE537969C2 SE537969C2 (sv) 2015-12-22

Family

ID=45896411

Family Applications (1)

Application Number Title Priority Date Filing Date
SE1251008A SE537969C2 (sv) 2011-09-12 2012-09-10 Halvledaranordning med beklädd basplatta

Country Status (6)

Country Link
US (1) US8519532B2 (sv)
JP (1) JP5572678B2 (sv)
KR (1) KR101520997B1 (sv)
CN (1) CN202454546U (sv)
DE (2) DE102012200325A1 (sv)
SE (1) SE537969C2 (sv)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866274B2 (en) 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US8847385B2 (en) * 2012-03-27 2014-09-30 Infineon Technologies Ag Chip arrangement, a method for forming a chip arrangement, a chip package, a method for forming a chip package
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
EP4064336A1 (en) * 2012-10-29 2022-09-28 Fuji Electric Co., Ltd. Semiconductor device
US9731370B2 (en) 2013-04-30 2017-08-15 Infineon Technologies Ag Directly cooled substrates for semiconductor modules and corresponding manufacturing methods
JP6094413B2 (ja) * 2013-07-18 2017-03-15 三菱電機株式会社 半導体モジュール及びその製造方法
US9355980B2 (en) 2013-09-03 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
DE102013110815B3 (de) * 2013-09-30 2014-10-30 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
JP5696776B1 (ja) * 2013-12-26 2015-04-08 株式会社豊田自動織機 半導体装置
WO2015112771A2 (en) * 2014-01-22 2015-07-30 Wolverine Tube, Inc. Double-sided micro fin plate for plate heat exchanger
CN103769764A (zh) * 2014-01-25 2014-05-07 嘉兴斯达半导体股份有限公司 一种软钎焊的焊片和功率模块组装结构
JP6337957B2 (ja) 2014-03-19 2018-06-06 富士電機株式会社 半導体モジュールユニットおよび半導体モジュール
WO2016009725A1 (ja) * 2014-07-17 2016-01-21 富士電機株式会社 半導体装置
KR102421016B1 (ko) * 2014-09-09 2022-07-13 세람테크 게엠베하 다중-층 냉각 엘리먼트
JP6341822B2 (ja) * 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
DE102014115202B4 (de) * 2014-10-20 2017-08-31 Infineon Technologies Ag Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte
CN107112316B (zh) * 2014-12-26 2020-04-21 三菱电机株式会社 半导体模块
US9564385B2 (en) 2015-04-30 2017-02-07 Deere & Company Package for a semiconductor device
US9559038B2 (en) 2015-04-30 2017-01-31 Deere & Company Package for a semiconductor device
DE102015210587B4 (de) * 2015-06-10 2020-10-29 Infineon Technologies Ag Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
EP3116292B1 (de) 2015-07-06 2021-03-17 EDAG Engineering AG Elektronikmodul mit generativ erzeugtem kühlkörper
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
DE102015115271B4 (de) * 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
CN106886266A (zh) * 2015-12-15 2017-06-23 重庆道米科技有限公司 一种基于计算机电器元件散热的装置
DE112017001646T5 (de) * 2016-03-30 2019-01-03 Mitsubishi Electric Corporation Leistungsmodul und verfahren zum herstellen desselben, sowie leistungselektronik-vorrichtung und verfahren zum herstellen derselben
US10008411B2 (en) 2016-12-15 2018-06-26 Infineon Technologies Ag Parallel plate waveguide for power circuits
US10410952B2 (en) 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers
DE102016125338B4 (de) 2016-12-22 2018-07-12 Rogers Germany Gmbh System zum Kühlen eines für elektrische Bauteile vorgesehenen Trägersubstrats und Trägersubstrat
CN108257923A (zh) * 2016-12-29 2018-07-06 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
CN108257929B (zh) * 2016-12-29 2020-06-19 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
CN108257922A (zh) * 2016-12-29 2018-07-06 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
WO2018138961A1 (ja) * 2017-01-27 2018-08-02 京セラ株式会社 セラミック回路基板、パワーモジュールおよび発光装置
FR3062518B1 (fr) * 2017-01-31 2019-04-19 Supergrid Institute Module electronique de puissance comportant un support dielectrique
DE112017007351B4 (de) * 2017-03-29 2023-02-23 Mitsubishi Electric Corporation Leistungshalbleitermodul
DE112017007585B4 (de) * 2017-05-24 2022-09-08 Mitsubishi Electric Corporation Halbleiterbaugruppe
DE102017217537B4 (de) * 2017-10-02 2021-10-21 Danfoss Silicon Power Gmbh Leistungsmodul mit integrierter Kühleinrichtung
DE102018112000A1 (de) * 2018-05-18 2019-11-21 Rogers Germany Gmbh System zum Kühlen eines Metall-Keramik-Substrats, ein Metall-Keramik-Substrat und Verfahren zum Herstellen des Systems
CN109599369A (zh) * 2018-12-03 2019-04-09 中国工程物理研究院应用电子学研究所 一种短时发热的大功率器件封装结构及方法
DE102019202903A1 (de) 2019-03-04 2020-09-10 Abb Schweiz Ag Elektronischer Konverter ausgebildet basierend auf Schweißtechnologien
FR3095779B1 (fr) * 2019-05-06 2021-04-16 Safran Procede de fabrication d’un module electronique de puissance
FR3095778B1 (fr) * 2019-05-06 2022-06-03 Safran Procede de fabrication d’un module electronique de puissance
US11145571B2 (en) * 2019-06-04 2021-10-12 Semiconductor Components Industries, Llc Heat transfer for power modules
WO2020245975A1 (ja) 2019-06-06 2020-12-10 三菱電機株式会社 金属ベース板の反り制御構造、半導体モジュールおよびインバータ装置
WO2020254143A1 (en) * 2019-06-19 2020-12-24 Danfoss Silicon Power Gmbh Half-bridge power assembly
DE102020202845A1 (de) 2020-03-05 2021-09-09 Volkswagen Aktiengesellschaft Verfahren zur Herstellung eines elektrischen Moduls
US11410910B2 (en) * 2020-07-30 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged semiconductor device including liquid-cooled lid and methods of forming the same
KR102308872B1 (ko) * 2021-02-02 2021-10-05 제엠제코(주) 반도체 부품 쿨링 시스템, 반도체 부품 쿨링 시스템 제조방법, 및 반도체 부품 쿨링 시스템이 적용된 반도체 패키지
JP7470074B2 (ja) * 2021-03-10 2024-04-17 株式会社 日立パワーデバイス 半導体モジュール
DE102021109658B3 (de) 2021-04-16 2022-10-20 Danfoss Silicon Power Gmbh Verfahren zur Herstellung eines Halbleiter-Leistungsgeräts und damit hergestelltes Halbleiter-Leistungsgerät sowie ein Werkzeugteil für eine Sinterpresse und Verwendung einer Sinterpresse
DE112022002382T5 (de) * 2021-04-25 2024-02-15 Danfoss Silicon Power Gmbh Elektronische Vorrichtung mit verbesserter Kühlung
JP2022189168A (ja) 2021-06-10 2022-12-22 パナソニックIpマネジメント株式会社 冷却ユニット及び冷却ユニットの製造方法
EP4362088A1 (en) * 2021-06-25 2024-05-01 Amosense Co.,Ltd Power module
EP4187589A1 (en) * 2021-11-24 2023-05-31 SwissSEM Technologies AG Directly cooled power module

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298259A (ja) * 1996-05-09 1997-11-18 Sumitomo Metal Ind Ltd ヒートシンクおよびその製造方法
JPH10125831A (ja) * 1996-10-18 1998-05-15 Sumitomo Metal Ind Ltd ヒートシンク放熱フィン
DE19719703C5 (de) 1997-05-09 2005-11-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul mit Keramiksubstrat
JP2003078086A (ja) 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
TWM256675U (en) 2004-03-15 2005-02-01 Chia Cherne Industry Co Ltd Composite metal forming heat sink structure without interface layer
JP4866836B2 (ja) * 2005-02-23 2012-02-01 京セラ株式会社 接合体とウェハ保持部材及びその取付構造並びにウェハの処理方法
KR20080012344A (ko) 2005-06-07 2008-02-11 울버린 튜브, 인크. 전자장비 냉각을 위한 열 전달 표면
DE102005033469B4 (de) 2005-07-18 2019-05-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitermoduls
US7900692B2 (en) 2005-10-28 2011-03-08 Nakamura Seisakusho Kabushikigaisha Component package having heat exchanger
US7755185B2 (en) * 2006-09-29 2010-07-13 Infineon Technologies Ag Arrangement for cooling a power semiconductor module
US8030760B2 (en) * 2006-12-05 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor apparatus and manufacturing method thereof
JP4861840B2 (ja) 2007-01-26 2012-01-25 アイシン・エィ・ダブリュ株式会社 発熱体冷却構造及び駆動装置
JP4697475B2 (ja) 2007-05-21 2011-06-08 トヨタ自動車株式会社 パワーモジュールの冷却器及びパワーモジュール
JP2008294280A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置
US9583413B2 (en) * 2009-02-13 2017-02-28 Infineon Technologies Ag Semiconductor device
DE102009028360B3 (de) * 2009-08-07 2010-12-09 Infineon Technologies Ag Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
WO2011018882A1 (en) * 2009-08-10 2011-02-17 Fuji Electric Systems Co., Ltd. Semiconductor module and cooling unit
DE102009029577B3 (de) 2009-09-18 2011-04-28 Infineon Technologies Ag Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
US20110079376A1 (en) 2009-10-03 2011-04-07 Wolverine Tube, Inc. Cold plate with pins

Also Published As

Publication number Publication date
DE202012100090U1 (de) 2012-02-27
DE102012200325A1 (de) 2013-03-14
KR101520997B1 (ko) 2015-05-15
US8519532B2 (en) 2013-08-27
CN202454546U (zh) 2012-09-26
JP2013062506A (ja) 2013-04-04
SE537969C2 (sv) 2015-12-22
KR20130028866A (ko) 2013-03-20
JP5572678B2 (ja) 2014-08-13
US20130062750A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
SE1251008A1 (sv) Semiconductor device including cladded base plate
US8963321B2 (en) Semiconductor device including cladded base plate
US8298867B2 (en) Method for fabricating a circuit substrate assembly and a power electronics module comprising an anchoring structure for producing a changing temperature-stable solder bond
EP2892074B1 (en) Power module substrate and power module
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
US8823175B2 (en) Reliable area joints for power semiconductors
US7955954B2 (en) Method of making semiconductor devices employing first and second carriers
KR101469770B1 (ko) 전력 소자 패키지 및 그 제조 방법
WO2021255987A1 (ja) パワーモジュール、およびパワーモジュールの製造方法
JP5928485B2 (ja) 半導体装置および半導体装置の製造方法
US10192849B2 (en) Semiconductor modules with semiconductor dies bonded to a metal foil
EP3276657B1 (en) Cooler, power semiconductor module arrangement having a cooler, and method for producing the same
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
KR101192183B1 (ko) Led 패키지와 led 패키지용 금속 서브마운트 및 그 제조방법
KR20050105168A (ko) 비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지
EP2169717B1 (en) Method of manufacturing an insulation substrate
WO2018070343A1 (ja) 半導体装置
JP2012146801A (ja) ヒートシンク、ヒートシンク付パワーモジュール用基板、パワーモジュール及びヒートシンクの製造方法。
JP6317178B2 (ja) 回路基板および電子装置
JP2014143342A (ja) 半導体モジュール及びその製造方法
TW201212132A (en) A method of semiconductor package with die exposure
JPH0780272B2 (ja) 熱伝導複合材料
EP3817044A1 (en) Semiconductor package with a silicon carbide power semiconductor chip diffusion soldered to a copper leadframe part and a corresponding manufacturing method