JP6315108B2 - パワー半導体のパッケージ素子 - Google Patents
パワー半導体のパッケージ素子 Download PDFInfo
- Publication number
- JP6315108B2 JP6315108B2 JP2016568280A JP2016568280A JP6315108B2 JP 6315108 B2 JP6315108 B2 JP 6315108B2 JP 2016568280 A JP2016568280 A JP 2016568280A JP 2016568280 A JP2016568280 A JP 2016568280A JP 6315108 B2 JP6315108 B2 JP 6315108B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- lead frame
- power semiconductor
- base member
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 239000004020 conductor Substances 0.000 claims description 199
- 239000000758 substrate Substances 0.000 claims description 72
- 229920005989 resin Polymers 0.000 claims description 25
- 239000011347 resin Substances 0.000 claims description 25
- 238000005304 joining Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 230000017525 heat dissipation Effects 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 description 16
- 230000005855 radiation Effects 0.000 description 7
- 229910010293 ceramic material Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000005452 bending Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、パワー半導体を樹脂モールドによって覆う形状からなるパワー半導体のパッケージ素子に関する。
特許文献1には、パワー半導体が樹脂モールドで覆われた構造のパワー半導体モジュールが記載されている。パワー半導体は、リードフレーム上に搭載されている。樹脂モールド内には、絶縁性基板が備えられている。絶縁性基板の表面には回路導体が形成されている。リードフレームは、はんだ等によって回路導体に接合されている。絶縁性基板の裏面には、略全面に放熱用導体が形成されている。絶縁性基板は、エポキシ樹脂等からなり、回路導体および放熱用導体と線膨張率は近い。
特許文献2のパワー半導体モジュールは、基本的な構造が特許文献1と同じであるが、絶縁性基板はセラミック材からなる。セラミック材は、熱伝導率が高い。
しかしながら、特許文献1に記載の構成では、絶縁性基板がエポキシ樹脂等の熱伝導率は低い材質からなる。例えば、エポキシ樹脂の熱伝導率は、1〜5[W/mK]しかない。したがって、パワー半導体が発生した熱を効果的に放熱することができない。
また、特許文献2に記載の構成では、回路導体および放熱用導体と絶縁性基板との線膨張率が大きく異なる。例えば、リードフレームに利用される銅材の線膨張率は、16.8×10−6[/℃]であり、セラミック材の線膨張係数は、2.6×10−6[/℃]である。すなわち、絶縁性基板とリードフレームの線膨張係数は、6倍程度異なっている。このため、パワー半導体モジュールのパッケージを成形する過程に受ける熱履歴と線膨張係数の差とによって、絶縁性基板が反ってしまい、パッケージが反ってしまう。
したがって、本発明の目的は、パワー半導体の発生する熱を効果的に放熱でき、且つ外形形状の反りを抑制したパワー半導体のパッケージ素子を提供することにある。
この発明のパワー半導体のパッケージ素子は、パワー半導体と、パワー半導体が実装されるベース部材と、ベース部材に接合されるリードフレームと、パワー半導体、ベース部材、およびリードフレームの一部を覆うパッケージ樹脂と、を備える。
ベース部材は、熱伝導性を有する絶縁性基板、回路導体、および放熱用導体を備える。回路導体は、絶縁性基板の表面に形成され、リードフレームが電気的に接続する。放熱用導体は、絶縁性基板の裏面に形成され、パッケージ樹脂の外面に露出する。リードフレームが導電性接合材によってベース部材の回路導体に接合される接合領域は、ベース部材の表面の幾何学的な中心を含む。接合領域の面積は、ベース部材の表面の面積の20%以下である。
この構成では、ベース部材を平面視した周辺上の各位置と接合領域との距離が局所的に長くなることが抑制され、この距離が全体として略均一に短くなる。さらに、接合領域の面積が小さいことにより、絶縁性基板とリードフレームとの線膨張係数の差の影響を受け難い。したがって、パッケージ樹脂の成型時の熱履歴による反りが抑制される。
また、この発明のパワー半導体のパッケージ素子は、パワー半導体と、パワー半導体が実装されるベース部材と、ベース部材に接合されるリードフレームと、パワー半導体、ベース部材、およびリードフレームの一部を覆うパッケージ樹脂と、を備える。
ベース部材は、熱伝導性を有する絶縁性基板、回路導体、ダミー導体、および放熱用導体を備える。回路導体は、絶縁性基板の表面に形成され、リードフレームが電気的に接続する。ダミー導体は、表面に形成され、回路導体と離間し前記リードフレームが接合されない。放熱用導体は、絶縁性基板の裏面に形成され、パッケージ樹脂の外面に露出する。リードフレームが導電性接合材によってベース部材の回路導体に接合される接合領域は、ベース部材の表面の幾何学的な中心を含む。放熱用導体の面積に対する回路導体およびダミー導体の合計面積の割合は60%以上である。
この構成では、ベース部材を平面視した周辺上の各位置と接合領域との距離が局所的に長くなることが抑制され、この距離が全体として略均一に短くなる。さらに、絶縁性基板の表面における導体の面積と裏面における導体の面積が近いことにより、熱履歴によって表面側の導体(回路導体およびダミー導体)が絶縁性基板に加える応力の大きさと、裏面側の導体(放熱用導体)が絶縁性基板に加える応力の大きさとが近くなる。したがって、パッケージ樹脂の成型時の熱履歴による反りが抑制される。
また、この発明のパワー半導体のパッケージ素子では、次の構成であることが好ましい。接合領域の面積は、ベース部材の表面の面積の20%以下である。ベース部材は、回路導体から離間しリードフレームが接合されないダミー導体を表面に備える。放熱用導体の面積に対する回路導体およびダミー導体の合計面積の割合は60%以上である。
この構成では、ベース部材を平面視した周辺上の各位置と接合領域との距離が局所的に長くなることが抑制され、この距離が全体として略均一に短くなる。さらに、接合領域の面積が小さいことにより、絶縁性基板とリードフレームとの線膨張係数の差の影響を受け難い。さらに、絶縁性基板の表面における導体の面積と裏面における導体の面積が近いことにより、熱履歴によって表面側の導体(回路導体およびダミー導体)が絶縁性基板に加える応力の大きさと、裏面側の導体(放熱用導体)が絶縁性基板に加える応力の大きさとが近くなる。したがって、パッケージ樹脂の成型時の熱履歴による反りがさらに抑制される。
また、この発明のパワー半導体のパッケージ素子では、パワー半導体は、回路導体に直接実装されていてもよい。
この構成では、リードフレームとベース部材との接合領域の面積がさらに小さくすることができる。これにより、反りをさらに抑制することが可能になる。
また、この発明のパワー半導体のパッケージ素子では、次の構成であってもよい。リードフレームは、回路導体に接合される側の端部にリードフレームの伸長方向が変化した屈曲部を備える。ベース部材は、少なくとも回路導体に形成された屈曲部が挿入される孔と、該孔を囲む導体を備える。リードフレームは、屈曲部と孔を囲む導体において導電性接合材によって接合されている。
この構成では、リードフレームが回路導体(孔を囲む導体)に接合する面積をさらに小さくすることができる。これにより、反りをさらに抑制することが可能になる。
また、この発明のパワー半導体のパッケージ素子では、放熱用導体は、放熱用導体を平面視して、幾何学的な中心を基準とした円状の導体非形成部を備えていてもよい。
この構成では、絶縁性基板の表面側における導体の面積と、裏面側における導体の面積との比を適宜調整することができる。これにより、パッケージ樹脂の成型時の熱履歴による反りがさらに抑制される。
この発明によれば、パワー半導体の発生する熱を効果的に放熱でき、且つ外形形状の反りを抑制することができる。
本発明の実施形態に係るパワー半導体のパッケージ素子について、図を参照して説明する。なお、以下の説明では、「パッケージ素子」は、「パワー半導体のパッケージ素子」を意味する。本実施形態に係るパワー半導体のパッケージ素子は、DC−DCコンバータ等の電源回路、特に大電流が流れる電源回路に利用される。しかしながら、放熱が必要なパワー半導体を有するパッケージ素子であれば、本願の構成を適用することができる。
図1は、本発明の第1の実施形態に係るパワー半導体のパッケージ素子の構成を示す図である。図1(A)は、第1実施形態におけるパッケージ素子内の部品配置を示すベース部材の表面側の平面断面図である。図1(B)は、第1実施形態におけるパッケージ素子内の部品配置を示す側面断面図である。図1(C)は、第1実施形態におけるパッケージ素子内の部品配置を示すベース部材の裏面側の平面図である。図2は、本発明の第1の実施形態に係るパワー半導体のパッケージ素子の接合領域の拡大図である。
パッケージ素子10は、ベース部材20、パワー半導体311,312、リードフレーム401,402,411,412,421,422、および、パッケージ樹脂60を備える。
パワー半導体311,312は、例えば、パワーMOSFETであり、ベアチップの形態である。
ベース部材20は、絶縁性基板21を備える。絶縁性基板21は、セラミック材等の熱伝導率が高い材質からなる。例えば、セラミック材であれば、熱伝導率は、20〜250[W/mK]であり、熱伝導率が高い材質に相当する。なお、熱伝導率が高い材質としては、当該セラミック材の熱伝導率よりも高いものが好ましいが、従来技術に示したエポキシ樹脂よりも熱伝導率が高いものであれば、本願の絶縁性基板21に利用することが可能である。
回路導体23およびダミー導体24は、絶縁性基板21の表面に形成されている。回路導体23およびダミー導体24は、銅等の熱伝導率と導電率が高い材質からなる。回路導体23は、絶縁性基板21の表面の幾何学的な中心Oを含む形状である。ダミー導体24は、絶縁性基板21の表面を平面視して、回路導体23を囲むように形成されている。回路導体23とダミー導体24は、物理的に分離している。
放熱用導体22は、絶縁性基板21の裏面に形成されている。放熱用導体22は、銅等の熱伝導率が高い材質からなる。放熱用導体22は、回路導体23およびダミー導体24と同じ材質であることが好ましい。放熱用導体22は、絶縁性基板21の裏面の略全面に形成されている。なお、放熱用導体22は、回路導体23およびダミー導体24よりも厚くてもよい。
リードフレーム401,402,411,412,421,422は、ベース部材20を平面視した所定の辺から外側に延びる形状で配置されている。リードフレーム401,402,411,412,421,422は、パッケージ素子10の仕様に応じた個数および形状によって形成されている。リードフレーム401,402,411,412,421,422は、銅等の導電率の高い金属からなる。
リードフレーム401の表面には、パワー半導体311が実装されている。リードフレーム411は、導電性のワイヤ41によってパワー半導体311に接続されている。
リードフレーム402の表面には、パワー半導体312が実装されている。リードフレーム412は、導電性のワイヤ41によってパワー半導体312に接続されている。
図2に示すように、リードフレーム401,402,411,412は、半田51によって回路導体23に接合されている。この接合されている領域が、本発明の接合領域に相当する(図2の半田51の領域に相当する。)。接合領域は、ベース部材20(絶縁性基板21)の平面視した幾何学的中心Oを含むように配置されている。
パッケージ樹脂60は、パワー半導体311,312、ベース部材20の全体、リードフレーム401,402,411,412,421,422におけるパワー半導体311,312およびベース部材20に接続する側の一部を覆うようにモールドしている。この際、放熱用導体22の裏面は、パッケージ樹脂60の裏面601から露出している。
パッケージ樹脂60は、熱硬化性樹脂からなる。したがって、パッケージ樹脂60は、液状の樹脂を、ベース部材20の表面を覆うように塗布し、これを熱硬化させることによって実現される。このような製造工程を経るため、ベース部材20およびリードフレーム401,402,411,412,421,422は、所定の熱履歴を受けることになる。
このような構成からなるパッケージ素子10を駆動させると、パワー半導体311,312が発熱する。この熱は、リードフレーム401,402、回路導体23、絶縁性基板21を介して放熱用導体22に伝導される。放熱用導体22は、パッケージ樹脂60の裏面601から外部に露出しているので、放熱用導体22に伝導した熱は、この露出した部分から外部に拡散(放熱)される。
本実施形態の構成では、絶縁性基板21に熱伝導率の高い材質を用いているので、効果的な放熱を実現することができる。
また、本実施形態の構成では、接合領域がベース部材20の幾何学的な中心Oを含むように設定されてことによって、ベース部材20を平面視して、接合領域からベース部材20のそれぞれの辺上の各点までの距離が局所的に長くなることを抑制できる。例えば、接合領域がベース部材20の一つの角部(第1の角部)に近接するように配置された場合における当該第1の角部と対角を成す第2の角部と接合領域との距離に対して、接合領域を幾何学的な中心Oを含む位置に配置した場合における各角部と接合領域との距離は短くなる。反り量は、接合領域からの距離が長くなるほど大きくなる。したがって、本実施形態の構成を用いて、接合領域からベース部材20における最も遠い位置(この場合は角部)までの距離を短くできることによって、ベース部材20の反りを小さくすることができる。これにより、パッケージ素子10の反りを抑制することができる。
また、本実施形態の構成では、次の条件を満たすことによって、パッケージ素子10の反りをさらに抑制することができる。
図3は、本発明の実施形態に係るパワー半導体のパッケージ素子における絶縁性基板の表面面積に対する接合面積の割合と、パッケージ素子の反り量との関係を示す図である。図3において、各線は、リードフレームの厚み毎の特性を示す。また、図3は、表面の導体の面積(回路導体23とダミー導体24の合計面積)が、裏面の導体の面積(放熱用導体22の面積)に対して、約90%の場合を示している。なお、他の割合の場合でも同様の傾向を有する。
図3に示すように、表面面積に対する接合面積の割合を20%以下とすることによって、反り量を一定の小さな範囲内(例えば、±100μm以下)に収めることができる。この傾向は、リードフレームの厚みによることなく同じである。したがって、表面面積に対する接合面積の割合を20%以下とすることによって、リードフレームの厚みによることなく、反り量を抑制することができる。
さらに、具体的な結果は記載していないが、絶縁性基板21の厚みを変化させても、この傾向は得られる。したがって、表面面積に対する接合面積の割合を20%以下とすることによって、ベース部材20の絶縁性基板21の厚みによることなく、反り量を抑制することができる。
また、本実施形態では、次の構成を備えることによって、パッケージ樹脂60、すなわち、パッケージ素子10の反りを抑制することができる。
図4は、本発明の実施形態に係るパワー半導体のパッケージ素子における裏面の導体の面積に対する表面の導体の面積の割合と、パッケージ素子の反り量との関係を示す図である。なお、図4は、接合面積が絶縁性基板の表面面積の約20%の場合を示している。絶縁性基板の表面面積に対する接合面積の割合が他の割合であっても同様の傾向を有する。
図4に示すように、裏面の導体の面積に対する表面の導体の面積の割合を60%以上にすることによって、60%未満の場合を比較して、反りを急激に小さくすることができる。さらに、裏面の導体の面積に対する表面の導体の面積の割合を80%以上にすることによって、反りをより一層小さくすることができる。
これは、絶縁性基板21における表面の導体の面積と裏面における導体の面積が近くなることで、熱履歴によって表面側の導体(回路導体23およびダミー導体24)が絶縁性基板21に加える応力の大きさと、裏面側の導体(放熱用導体22)が絶縁性基板21に加える応力の大きさとが近くなるからである。そして、表面側から絶縁性基板21に係る応力と裏面側から絶縁性基板21に係る応力が逆方向になるからである。
このような表面側の導体の面積と裏面の導体の面積との関係を得るため、本実施形態のパッケージ素子10では、上述のように、表面側に、回路導体23と分離されたダミー導体24を備えている。
このように、本実施形態の構成を備えることによって、放熱効率が高く反りの小さなパッケージ素子10を安定して実現することができる。なお、表面面積に対する接合面積の割合を20%以下にする条件と、裏面の導体の面積に対する表面の導体の面積の割合を80%以上にする条件は、いずれか一方を満たしていればよい。ただし、両方の条件を満たすことによって、パッケージ素子10の反りをより一層抑制することができる。
次に、本発明の第2の実施形態に係るパワー半導体のパッケージ素子について、図を参照して説明する。図5は、本発明の第2の実施形態に係るパワー半導体のパッケージ素子の構成を示す図である。図5(A)は、第2の実施形態におけるパッケージ素子内の部品配置を示すベース部材の表面側の平面断面図である。図5(B)は、第2の実施形態におけるパッケージ素子内の部品配置を示す側面断面図である。図6は、本発明の第2の実施形態に係るパワー半導体のパッケージ素子の接合領域の拡大図である。
本実施形態に係るパッケージ素子10Aは、接合領域の構成が第1の実施形態に係るパッケージ素子10と異なる。他の構成は、第1の実施形態に係るパッケージ素子10と同じである。
ベース部材20Aの表面には、回路導体231,232が形成されている。回路導体231,232の面積は、第1の実施形態に係る回路導体23の面積よりも小さい。
パワー半導体311は、回路導体231上に実装されている。パワー半導体311は、導電性のワイヤ41によってリードフレーム401Aに接続されている。リードフレーム401A,411Aの先端部は、回路導体231に重なっている。リードフレーム401A,411Aの先端部は、半田511Aによって回路導体231に接合されている。
この際、リードフレーム401A上にパワー半導体311を配置しない構成であるので、リードフレーム401Aと回路導体231とが重なる領域の面積を、パワー半導体311の面積よりも小さくすることができる。これにより、リードフレーム401Aと回路導体231との接合領域の面積(図6における半田511Aの領域に相当する。)を小さくすることができる。なお、リードフレーム411Aと回路導体231との接合面積はできる限り小さく設定されている。
また、図6に示すように、リードフレーム401A,411Aと回路導体231との接合領域は、ベース部材20Aの幾何学的な中心Oを含むように設定されている。
パワー半導体312は、回路導体232上に実装されている。パワー半導体312は、導電性のワイヤ41によってリードフレーム402A,412Aに接続されている。リードフレーム402A,412Aの先端部は、回路導体232に重なっている。リードフレーム402A,412Aの先端部は、半田512Aによって回路導体232に接合されている。
この際、リードフレーム402A上にパワー半導体312を配置しない構成であるので、リードフレーム402Aと回路導体232とが重なる領域の面積を、パワー半導体312の面積よりも小さくすることができる。これにより、リードフレーム402Aと回路導体232との接合領域の面積(図6における半田512Aの領域に相当する。)を小さくすることができる。なお、リードフレーム412Aと回路導体232との接合面積はできる限り小さく設定されている。
このような構成とすることによって、リードフレーム401A,411Aと回路導体231との接合面積と、リードフレーム402A,412Aと回路導体232との接合面積との合計の接合面積を、第1の実施形態の構成よりも小さくすることができる。これにより、パッケージ素子10Aの反りをさらに抑制することができる。
次に、本発明の第3の実施形態に係るパワー半導体のパッケージ素子について、図を参照して説明する。図7は、本発明の第3の実施形態に係るパワー半導体のパッケージ素子の構成を示す図である。図7(A)は、第3の実施形態におけるパッケージ素子内の部品配置を示すベース部材の表面側の平面断面図である。図7(B)は、第3の実施形態におけるパッケージ素子内の部品配置を示す側面断面図である。
本実施形態に係るパッケージ素子10Bは、回路導体231B,232Bの形状、および、リードフレーム401B,402Bの形状、リードフレーム401B,402Bが回路導体231B,232Bに接合する形状が第2の実施形態に係るパッケージ素子10Aと異なる。他の構成は、第2の実施形態に係るパッケージ素子10Aと略同じである。
リードフレーム401Bは、凹部401dBを備える。凹部401dB内には、パワー半導体311が実装されている。凹部401dBの裏面は、絶縁性基板21の表面に当接している。
リードフレーム401Bにおける凹部401dBが形成される側の端部には、屈曲部401eBが形成されている。屈曲部401eBは、リードフレーム401Bの延びる方向の一端を屈曲させることによって形成されている。屈曲部401eBの延びる方向は、リードフレーム401Bが凹部401dBによって凹む方向と略平行である。屈曲部401eBは、回路導体231B、絶縁性基板21を貫通し、放熱用導体22に達している。屈曲部401eBは、回路導体231Bに対して半田51によって接合されている。屈曲部401eBは、放熱用導体22に対して半田52によって接合されている。
ここで、回路導体231Bは、屈曲部401eBが挿通する孔を囲むように所定幅で形成されている。すなわち、回路導体231Bが本発明の「孔を囲む導体」に相当する。具体的には、屈曲部401eBが孔内に挿通された状態で、半田51によって所望の強度で固定されるように半田フィレットができる程度の幅で形成されている。これにより、回路導体231Bとリードフレーム401Bとの接合面積を大幅に小さくすることができる。
リードフレーム402Bは、凹部402dBを備える。凹部402dB内には、パワー半導体312が実装されている。凹部402dBの裏面は、絶縁性基板21の表面に当接している。
リードフレーム402Bにおける凹部402dBが形成される側の端部には、屈曲部402eBが形成されている。屈曲部402eBは、リードフレーム402Bの延びる方向の一端を屈曲させることによって形成されている。屈曲部402eBの延びる方向は、リードフレーム402Bが凹部402dBによって凹む方向と略平行である。屈曲部402eBは、回路導体232B、絶縁性基板21を貫通し、放熱用導体22に達している。屈曲部402eBは、回路導体232Bに対して半田51によって接合されている。屈曲部402eBは、放熱用導体22に対して半田52によって接合されている。
ここで、回路導体232Bは、屈曲部402eBが挿通する孔を囲むように所定幅で形成されている。すなわち、回路導体232Bが本発明の「孔を囲む導体」に相当する。具体的には、屈曲部402eBが孔内に挿通された状態で、半田51によって所望の強度で固定されるように半田フィレットができる程度の幅で形成されている。これにより、回路導体232Bとリードフレーム402Bとの接合面積を大幅に小さくすることができる。
また、回路導体232Bとリードフレーム402Bとの接合領域は、ベース部材20B(絶縁性基板21)の表面の幾何学的な中心Oを含むように配置されている。
このような構成とすることによって、リードフレーム401Bと回路導体231Bとの接合面積と、リードフレーム402Bと回路導体232Bとの接合面積との合計の接合面積を、第1、第2の実施形態の構成よりもさらに小さくすることができる。これにより、パッケージ素子10Aの反りをより一層抑制することができる。
また、この構成を用いることによって、パワー半導体311をリードフレーム401Bに実装し、パワー半導体312をリードフレーム402Bに実装した状態で、リードフレーム401Bと回路導体231Bとの接合面積と、リードフレーム402Bと回路導体232Bとの接合面積との合計の接合面積を小さくしつつ、パワー半導体311の発熱は、リードフレーム401Bの凹部401dBの裏面と絶縁性基板21の表面との当接箇所を介し、またパワー半導体312の発熱は、リードフレーム402Bの凹部402dBの裏面と絶縁性基板21の表面との当接箇所を介して、効率良く放熱することができる。
また、本実施形態の構成を用いることによって、回路導体231B,232Bの面積を小さくできる。これにより、回路導体231B,232Bからダミー導体241,242までの距離を長くすること可能になり、さらにその距離を適宜調整し易い。したがって、パワー半導体311,312に対する沿面距離を、所望の耐圧に応じて適宜設定でき、反りを抑制しながら、耐圧特性を向上させることができる。
次に、本発明の第4の実施形態に係るパワー半導体のパッケージ素子について、図を参照して説明する。図8は、本発明の第4の実施形態におけるパッケージ素子内の部品配置を示す側面断面図である。
本実施形態に係るパッケージ素子10Cは、第3の実施形態に係るパッケージ素子10Bに対して、屈曲部401eC,402eCの形状が異なる。他の構成は、第3の実施形態に係るパッケージ素子10Bと同じである。
屈曲部401eC,402eCは、ベース部材20Cにおける回路導体231C,232Cのみを貫通する形状である。このような構成であっても、第3の実施形態に係るパッケージ素子10Bと同様の作用効果を得ることができる。
次に、本発明の第5の実施形態に係るパワー半導体のパッケージ素子について、図を参照して説明する。図9は、本発明の第5の実施形態に係るパワー半導体のパッケージ素子の裏面側の平面図である。
本実施形態に係るパッケージ素子10Dは、ベース部材20Dの放熱用導体22Dの形状が第1の実施形態に係るパッケージ素子10と異なる。他の構成は、第1の実施形態に係るパッケージ素子10と同じである。
放熱用導体22Dには、同心円の導体非形成部220Dが複数設けられている。複数の導体非形成部220Dの中心は、ベース部材20D(絶縁性基板21)の幾何学的な中心Oである。
このような構成を用い、導体非形成部220Dの個数および幅を調整することによって、絶縁性基板21の表面の導体の面積と絶縁性基板21の裏面の導体の面積との比を適切に調整することができる。
図10は、絶縁性基板の裏面における導体の被覆率と反り量の関係を示す図である。図10では、表面の導体の被覆率が86%の場合を示している。
図10に示すように、導体非形成部220Dの個数および幅を調整して、裏面の導体の被覆率を調整することによって、反りを略0に抑制することができる。なお、図10では、表面の導体の被覆率が86%の場合を示しているが、他の被覆率であっても同様の傾向を得ることができる。
これは、表面の導体の被覆率と裏面の導体の被覆率を調整することによって、絶縁性基板の表面の導体の面積に対する裏面の導体の面積の比を適宜調整でき、絶縁性基板が表面の導体から受ける応力と裏面の導体から受ける応力を略一致するように調整できるからである。そして、このような調整が可能なことによって、これらの応力を緩和でき、反りを抑制することができる。このように、放熱用導体22Dに設ける導体非形成部220Dを適宜設定することによって、パッケージ素子10Dの反りをさらに抑制することができる。
また、図9に示すように、ベース部材20D(絶縁性基板21)の幾何学的な中心Oを基準にした同心円の形状で、導体非形成部220Dを設けることによって、接合領域を中心とした絶縁性基板21の平面内での各方向の剛性が略一致する。これにより、各方向に対する反りが均一に抑制され、反りが殆ど生じないようにすることができる。
なお、本発明の上述の構成は、リードフレームの線膨張係数と絶縁性基板の線膨張係数が異なる構成において作用効果が得られるが、リードフレームの線膨張係数と絶縁性基板の線膨張係数が大きく異なる場合に、より有効に作用する。ここで、リードフレームの線膨張係数と絶縁性基板の線膨張係数が大きく異なる場合とは、リードフレームの線膨張係数が絶縁性基板の線膨張係数の倍以上である場合を示す。
10,10A,10B,10C,10D:パッケージ素子
20,20A,20B,20C,20D:ベース部材
21:絶縁性基板
22,22D:放熱用導体
23,231,232,231B,232B,231C,232C:回路導体
24,241,242:ダミー導体
41:ワイヤ
51,52,511A,512A:半田
60:パッケージ樹脂
220D:導体非形成部
311,312:パワー半導体
401,402,401A,402A,401B,402B,411,412,411A,412A,421,422:リードフレーム
401dB,402dB:凹部
401eB,402eB,401eC,402eC:屈曲部
601:裏面
20,20A,20B,20C,20D:ベース部材
21:絶縁性基板
22,22D:放熱用導体
23,231,232,231B,232B,231C,232C:回路導体
24,241,242:ダミー導体
41:ワイヤ
51,52,511A,512A:半田
60:パッケージ樹脂
220D:導体非形成部
311,312:パワー半導体
401,402,401A,402A,401B,402B,411,412,411A,412A,421,422:リードフレーム
401dB,402dB:凹部
401eB,402eB,401eC,402eC:屈曲部
601:裏面
Claims (6)
- パワー半導体と、
前記パワー半導体が実装されるベース部材と、
前記ベース部材に接合されるリードフレームと、
前記パワー半導体、前記ベース部材、および前記リードフレームの一部を覆うパッケージ樹脂と、
を備え、
前記ベース部材は、
熱伝導性を有する絶縁性基板と、
前記絶縁性基板の表面に形成され、前記リードフレームが電気的に接続する回路導体と、
前記絶縁性基板の裏面に形成され、パッケージ樹脂の外面に露出する放熱用導体と、を備え、
前記リードフレームが導電性接合材によって前記回路導体に接合される接合領域は、前記ベース部材の表面の幾何学的な中心を含み、
前記接合領域の面積は、前記表面の面積の20%以下である、
パワー半導体のパッケージ素子。 - パワー半導体と、
前記パワー半導体が実装されるベース部材と、
前記ベース部材に接合されるリードフレームと、
前記パワー半導体、前記ベース部材、および前記リードフレームの一部を覆うパッケージ樹脂と、
を備え、
前記ベース部材は、
熱伝導性を有する絶縁性基板と、
前記絶縁性基板の表面に形成され、前記リードフレームが電気的に接続する回路導体と、
前記表面に形成され、前記回路導体と離間し前記リードフレームが接合されないダミー導体と、
前記絶縁性基板の裏面に形成され、パッケージ樹脂の外面に露出する放熱用導体と、を備え、
前記リードフレームが前記ベース部材に導電性接合材によって前記回路導体に接合される接合領域は、前記ベース部材の表面の幾何学的な中心を含み、
前記放熱用導体の面積に対する前記回路導体および前記ダミー導体の合計面積の割合は、60%以上である、
パワー半導体のパッケージ素子。 - 前記ベース部材は、前記回路導体から離間し前記リードフレームが接合されないダミー導体を前記表面に備え、
前記放熱用導体の面積に対する前記回路導体および前記ダミー導体の合計面積の割合は、60%以上である、
請求項1に記載のパワー半導体のパッケージ素子。 - 前記パワー半導体は、前記回路導体に直接実装されている、
請求項1乃至請求項3のいずれかに記載のパワー半導体のパッケージ素子。 - 前記リードフレームは、前記回路導体に接合される側の端部に前記リードフレームの伸長方向が変化した屈曲部を備え、
前記ベース部材は、
少なくとも前記回路導体に形成された前記屈曲部が挿入される孔と、
該孔を囲む導体を備え、
前記リードフレームは、前記屈曲部と前記孔を囲む導体において前記導電性接合材によって接合されている、
請求項1乃至請求項4のいずれかに記載のパワー半導体のパッケージ素子。 - 前記放熱用導体は、
前記放熱用導体を平面視して、前記幾何学的な中心を基準とした円状の導体非形成部を備える、
請求項1乃至請求項5のいずれかに記載のパワー半導体のパッケージ素子。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015002726 | 2015-01-09 | ||
JP2015002726 | 2015-01-09 | ||
PCT/JP2015/077655 WO2016111059A1 (ja) | 2015-01-09 | 2015-09-30 | パワー半導体のパッケージ素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016111059A1 JPWO2016111059A1 (ja) | 2017-09-14 |
JP6315108B2 true JP6315108B2 (ja) | 2018-04-25 |
Family
ID=56355767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016568280A Active JP6315108B2 (ja) | 2015-01-09 | 2015-09-30 | パワー半導体のパッケージ素子 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6315108B2 (ja) |
WO (1) | WO2016111059A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6885175B2 (ja) | 2017-04-14 | 2021-06-09 | 富士電機株式会社 | 半導体装置 |
US20240162110A1 (en) | 2022-11-10 | 2024-05-16 | Semiconductor Components Industries, Llc | Semiconductor device package assemblies and methods of manufacture |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3251688B2 (ja) * | 1993-02-18 | 2002-01-28 | 大日本印刷株式会社 | 半導体素子搭載用リードフレーム |
JP3429921B2 (ja) * | 1995-10-26 | 2003-07-28 | 三菱電機株式会社 | 半導体装置 |
JP2002009190A (ja) * | 2000-06-16 | 2002-01-11 | Ngk Spark Plug Co Ltd | セラミック基板及びその製造方法 |
JP2002261402A (ja) * | 2001-03-01 | 2002-09-13 | Alps Electric Co Ltd | 電子回路ユニットの回路基板 |
TW200642550A (en) * | 2005-05-25 | 2006-12-01 | Cyntec Co Ltd | Power module package structure |
JP4450230B2 (ja) * | 2005-12-26 | 2010-04-14 | 株式会社デンソー | 半導体装置 |
JP2014053381A (ja) * | 2012-09-05 | 2014-03-20 | Denso Corp | 半導体装置 |
-
2015
- 2015-09-30 JP JP2016568280A patent/JP6315108B2/ja active Active
- 2015-09-30 WO PCT/JP2015/077655 patent/WO2016111059A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2016111059A1 (ja) | 2017-09-14 |
WO2016111059A1 (ja) | 2016-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
JP5936310B2 (ja) | パワー半導体モジュール及びその取り付け構造 | |
WO2015049944A1 (ja) | 半導体モジュール | |
WO2015151235A1 (ja) | 半導体装置 | |
US8575756B2 (en) | Power package module with low and high power chips and method for fabricating the same | |
KR101706825B1 (ko) | 반도체 패키지 | |
WO2012073572A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
KR102199360B1 (ko) | 반도체 패키지 | |
JP2012199436A (ja) | 半導体装置及びその製造方法 | |
JP2015056638A (ja) | 半導体装置およびその製造方法 | |
JP4967701B2 (ja) | 電力半導体装置 | |
WO2013047231A1 (ja) | 半導体装置及びその製造方法 | |
JP6315108B2 (ja) | パワー半導体のパッケージ素子 | |
JP4046623B2 (ja) | パワー半導体モジュールおよびその固定方法 | |
JP5477157B2 (ja) | 半導体装置 | |
JPWO2016117075A1 (ja) | 半導体モジュール | |
US8471370B2 (en) | Semiconductor element with semiconductor die and lead frames | |
JP6312527B2 (ja) | 放熱板を備えた電子部品の実装構造 | |
JP5429413B2 (ja) | 半導体装置 | |
JP5177174B2 (ja) | 半導体装置 | |
JP2015149363A (ja) | 半導体モジュール | |
JP7050487B2 (ja) | 電子デバイス | |
JP6065501B2 (ja) | 半導体装置 | |
JP2022012428A (ja) | 回路構成体 | |
JP4810898B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180312 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6315108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |