JP2014154611A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2014154611A
JP2014154611A JP2013021030A JP2013021030A JP2014154611A JP 2014154611 A JP2014154611 A JP 2014154611A JP 2013021030 A JP2013021030 A JP 2013021030A JP 2013021030 A JP2013021030 A JP 2013021030A JP 2014154611 A JP2014154611 A JP 2014154611A
Authority
JP
Japan
Prior art keywords
electrode
bonding
plate
semiconductor device
ultrasonic bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013021030A
Other languages
English (en)
Other versions
JP6230238B2 (ja
Inventor
Hidetoshi Ishibashi
秀俊 石橋
Yoshihiro Yamaguchi
義弘 山口
Naoki Yoshimatsu
直樹 吉松
Hidehiro Koga
英浩 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013021030A priority Critical patent/JP6230238B2/ja
Priority to US14/051,310 priority patent/US9735100B2/en
Priority to DE102013225135.1A priority patent/DE102013225135B4/de
Priority to CN201410045198.5A priority patent/CN103972276B/zh
Publication of JP2014154611A publication Critical patent/JP2014154611A/ja
Application granted granted Critical
Publication of JP6230238B2 publication Critical patent/JP6230238B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】本発明は、接合部の信頼性が高いダイレクト・リード・ボンディング構造の半導体装置及びその製造方法の提供を目的とする。
【解決手段】本発明の半導体装置は、複数の半導体チップ５と、複数の半導体チップ５上に配置されて複数の半導体チップ５を接続するプレート電極７と、プレート電極７上に配置される電極１７と、を備える。電極１７は、プレート電極７と接合する間欠した複数の接合部１７ａと、複数の接合部１７ａから立設状に突出した突出部とを有する。突出部は、接合部１７ａに平行で、外部電極と超音波接合される超音波接合部１７ｂを有する。
【選択図】図１

Description

この発明は、半導体装置の電極構造とその製造方法に関する。
電力用半導体装置であるパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパッケージは、製造コストや生産性などの観点からトランスファー成形による樹脂封止で形成されることが多い。
特許文献１では、装置の小型化や配線の利便性を考慮し、封止樹脂の表面に直立した電極を露出させることが開示されている。また、特許文献２では、トランスファー成形される半導体装置において、エミッタ電極とリード端子とをボンディングワイヤを介して接続する代わりに、両電極を直接接続するダイレクトリードボンディング方式を用いることで、電力損失を低減する技術が開示されている。また、プレート電極上に直立して接合された電極ポストが外部に露出することが示されている。
特許第５０１２７７２号公報 特開２０１２−７４５４３号公報
特にＳｉＣチップを用いる半導体装置においては、従来のＩＧＢＴよりも高い１７５℃以上の動作を目指す開発の動きがある。特許文献２に示される半導体装置に上記の高温動作を要求すると、外部電極は半田接合よりも超音波接合で接合する方が望ましい。
しかし、超音波接合方式を用いた場合、接合時に生じる熱が外部に露出した電極ポストの根元の接合部に伝わり、接合部の溶融が発生する恐れがある。さらに、超音波振動によって接合部にクラックなどの破壊が生じる恐れもある。特に、ダイレクトリード上に配置されるエミッタ側（ソース側）の電極は、ヒートスプレッダ等の熱を逃がす構造体に接合されるコレクタ側（ドレイン側）電極に比べて接合時の熱が拡散されにくく、破壊の恐れが高い。
本発明は上述の問題に鑑み、本発明は、接合部の信頼性が高いダイレクト・リード・ボンディング構造の半導体装置及びその製造方法の提供を目的とする。
本発明の第１の半導体装置は、複数の半導体チップと、複数の半導体チップ上に配置されて複数の半導体チップを接続するプレート電極と、プレート電極上に配置される電極とを備え、電極は、プレート電極と接合する間欠した複数の接合部と、複数の接合部から立設状に突出した突出部とを有し、突出部は、接合部に平行で、外部電極と超音波接合される超音波接合部を有する。
また、本発明の第２の半導体装置は、複数の半導体チップと、複数の半導体チップ上に配置されるプレート電極と、を備え、プレート電極は、複数の半導体チップと接合して当該複数の半導体チップを接続する複数の接合プレート部と、接合プレート部から立設状に突出して設けられ、接合プレート部と平行に配置された突出部とを有し、突出部には外部電極が超音波接合される。
本発明の第１の半導体装置の製造方法は、（ａ）複数の半導体チップ上にプレート電極を接合することにより複数の半導体チップを接続する工程と、（ｂ）間欠した複数の接合部と、複数の接合部に平行な超音波接合部を有し接合部から立設状に突出する突出部とを有する、電極をプレート電極上に配置し、複数の接合部をプレート電極に接合する工程と、（ｃ）超音波接合部の接合部と反対側の表面が露出するように、半導体チップ、プレート電極、及び電極を封止樹脂で封止する工程と、（ｄ）超音波接合部の接合部と反対側の表面に外部電極を超音波接合する工程と、を備える。
本発明の第２の半導体装置の製造方法は、（ａ）複数の接合プレート部と、接合プレート部に平行な超音波接合部を有し接合プレート部から立設状に突出する突出部とを有するプレート電極を、複数の半導体チップ上に配置し、接合プレート部を半導体チップに接合する工程と、（ｂ）超音波接合部の接合プレート部と反対側の表面が露出するように、半導体チップ及びプレート電極を封止樹脂で封止する工程と、（ｃ）超音波接合部の接合部と反対側の表面に外部電極を超音波接合する工程と、を備える。
本発明の第１の半導体装置は、複数の半導体チップと、複数の半導体チップ上に配置されて複数の半導体チップを接続するプレート電極と、プレート電極上に配置される電極と、を備え、電極は、プレート電極と接合する間欠した複数の接合部と、複数の接合部から立設状に突出して設けられ、複数の接合部と平行に配置された突出部とを有し、突出部には外部電極が超音波接合される。電極はプレート電極に対して２箇所以上で接合されるので、超音波接合時の振動や熱は各接合部に分散され、溶融やクラックが生じにくい。
また、本発明の第２の半導体装置は、複数の半導体チップと、複数の半導体チップ上に配置されるプレート電極と、を備え、プレート電極は、複数の半導体チップと接合して当該複数の半導体チップを接続する複数の接合プレート部と、接合プレート部から立設状に突出して設けられ、接合プレート部と平行に配置された突出部とを有し、突出部には外部電極が超音波接合される。プレート電極は複数の半導体チップと接合するので、超音波接合時の振動や熱は各接合部に分散され、溶融やクラックが生じにくい。
本発明の第１の半導体装置の製造方法は、（ａ）複数の半導体チップ上にプレート電極を接合することにより複数の半導体チップを接続する工程と、（ｂ）間欠した複数の接合部と、複数の接合部に平行な超音波接合部を有し接合部から立設状に突出する突出部とを有する、電極をプレート電極上に配置し、複数の接合部をプレート電極に接合する工程と、（ｃ）超音波接合部の接合部と反対側の表面が露出するように、半導体チップ、プレート電極、及び電極を封止樹脂で封止する工程と、（ｄ）超音波接合部の接合部と反対側の表面に外部電極を超音波接合する工程と、を備える。電極はプレート電極と複数個所で接合されるので、超音波接合時の振動や熱は各接合部に分散され、溶融やクラックが生じにくい半導体装置を製造できる。
本発明の第２の半導体装置の製造方法は、（ａ）複数の接合プレート部と、接合プレート部に平行な超音波接合部を有し接合プレート部から立設状に突出する突出部とを有するプレート電極を、複数の半導体チップ上に配置し、接合プレート部を半導体チップに接合する工程と、（ｂ）超音波接合部の接合プレート部と反対側の表面が露出するように、半導体チップ及びプレート電極を封止樹脂で封止する工程と、（ｃ）超音波接合部の接合部と反対側の表面に外部電極を超音波接合する工程と、を備える。プレート電極は複数の半導体チップと接合されるので、超音波接合時の振動や熱は各接合部に分散され、溶融やクラックが生じにくい半導体装置を製造できる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１の変形例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態２の変形例に係るプレート電極の斜視図である。 実施の形態２の変形例に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３の変形例に係る半導体装置の製造方法を示す断面図である。 前提技術に係る半導体装置の斜視図である。
＜Ａ．前提技術＞
図９は、本発明の前提技術に係る半導体装置１００の構造を示す斜視図である。半導体装置１００は、ベース板１、絶縁層２、ヒートスプレッダ３、半導体チップ５、プレート電極７、制御用ドライブ基板８、電極ポスト１０，１２を備えている。ベース板１は、銅やＡｌＳｉＣ等の熱伝導率の高い金属からなる。ベース板１上には絶縁層２が、絶縁層２上にはヒートスプレッダ３が設けられる。ヒートスプレッダ３上には半導体チップ５が半田などの接合材４を用いてダイボンドされる。半導体チップ５上には半田や銀などの接合材６を用いてプレート電極７が接続される。プレート電極７上には半田や銀などの接合材９を用いて電極ポスト１０が接続される。また、ヒートスプレッダ３上には接合材１１により電極ポスト１２が接続される。
ヒートスプレッダ３上にはこの他、ＩＧＢＴのゲート駆動を行う制御用ドライブ基板８が搭載される。図示しないが、制御用ドライブ基板８はアルミワイヤなどの導体により、半導体チップのゲートパッドやエミッタ（ソース）パッドに接続される。制御用ドライブ基板８にはエミッタ中継端子やゲート中継端子などが接続され、それらの端子を介して制御用ドライブ基板８はプリント基板に接続される。制御用ドライブ基板８から外部信号により半導体チップ５を制御する。
以上の構成はインサート部品１３となり、トランスファー成形により封止樹脂１４で封止される。ただし、電極ポスト１０，１２の表面は封止樹脂１４から露出し、半田接合や超音波接合等でそれぞれ外部電極１５，１６と接続される。
定格電流が百アンペア程度以上の大容量で、且つ高温での動作が要求される半導体装置では、外部電極１５，１６と電極ポスト１０，１２との接続に超音波接合方式等の金属接合を用いることが望ましい。しかし、超音波接合方式では接合時に生じる熱が電極ポスト１０，１２を伝わり、根元の接合材９，１１が溶融する恐れがある。さらに超音波接合では振動も伝わるため、接合材９，１１にクラックなどの破壊が生じる恐れもある。特に、プレート電極７上に配置される電極ポスト１０は、ヒートスプレッダ３に接合される電極ポスト１２に比べて接合時の熱を拡散しにくいため、接合材が破壊しやすい。
そこで、本発明は外部電極との接合面を有する電極のインサート部品１３との接続箇所に工夫を施すことにより、インサート部品との接合材が外部電極との超音波接合により破壊されることを抑制する。
＜Ｂ．実施の形態１＞
＜Ｂ−１．構成＞
図１は、実施の形態１に係る半導体装置１０１の構成を示す断面図である。半導体装置１０１は、ベース板１、絶縁層２、ヒートスプレッダ３、半導体チップ５、プレート電極７、制御用ドライブ基板（図示せず）、電極１７、外部電極１５を備えている。ベース板１は、銅やＡｌＳｉＣ等の熱伝導率の高い金属からなる。ベース板１上には絶縁層２が設けられ、絶縁層２上にはヒートスプレッダ３が設けられる。ヒートスプレッダ３上には、半導体チップ５が半田などの接合材４を用いてダイボンドされる。半導体チップ５上には、半田や銀などの接合材６を用いてプレート電極７が接続される。
プレート電極７上には接合材１８を用いて電極１７が接続される。電極１７は、ＣｕやＡｌの曲げ加工や絞り加工等により作製され、プレート電極７に対する間欠した複数の接合部１７ａと、接合部１７ａから立設状に突出する突出部とを有する。なお、ここでいう「間欠した」とは、平面視で見たときに、接合部１７ａ同士が連続しておらず、離散的に配置されている態様を意味する。突出部は、接合部１７ａに平行な超音波接合部１７ｂと、超音波接合部１７ｂと接合部１７ａを接続する導電部１７ｃとを有する。図１は、接合部１７ａに垂直な導電部１７ｃを示しているが、導電部１７ｃと接合部１７ａの角度は任意である。
ヒートスプレッダ３上には、ＩＧＢＴのゲート駆動を行う制御用ドライブ基板が搭載される。図示しないが、制御用ドライブ基板はアルミワイヤなどの導体により、半導体チップ５のゲートパッドやエミッタ（ソース）パッドに接続される。制御用ドライブ基板にはエミッタ中継端子やゲート中継端子などが接続され、それらの端子を介して制御用ドライブ基板はプリント基板に接続される。制御用ドライブ基板から外部信号により半導体チップ５を制御することが出来る。
また、ヒートスプレッダ３上には接合材により電極（図示せず）が接続される。この電極は、電極１７と同様、ヒートスプレッダ３と複数の接合部を有していてもよい。
以上の構成はインサート部品１３となり、トランスファー成形により封止樹脂１４で封止される。このとき、ヒートスプレッダ３上に接続される電極（図示せず）の上面及び超音波接合部１７ｂの上面は、トランスファー金型の上型（図示せず）と面接触し、良好なシール性が得られる。封止樹脂１４から露出した電極１７の超音波接合部１７ｂとヒートスプレッダ３上の電極（図示せず）には、外部電極１５が超音波接合される。外部電極１５は駆動装置のバスバとの接続部を有し、半導体装置１０１は駆動装置の駆動回路の一部となる。
電極１７はプレート電極７に対する複数の接合部１７ａを有しているので、外部電極１５と超音波接合する際の熱と振動が複数の接合部１７ａに分散され、電極１７とプレート電極７の接合材１８へのダメージが低減する。また、電極１７において超音波接合部１７ｂと接合部１７ａを接続する導電部１７ｃを、超音波接合のツールの振動方向と直交するように配置すれば、超音波の振動による応力が接合部１７ａと導電部１７ｃの境界に集中することを抑制し、接合材１８へのダメージが低減する。
＜Ｂ−２．変形例＞
図２は、実施の形態１の変形例に係る半導体装置１０２の構成を示す断面図である。電極１７の導電部１７ｃを段曲げ形状とする以外、半導体装置１０２の構成は半導体装置１０１と同じである。導電部１７ｃを段曲げ形状とすることで、超音波接合時の振動による応力や熱が段曲げ形状の角に集中するので、接合部１７ａの応力が緩和される。なお、段曲げ形状における段の数は任意である。
＜Ｂ−３．効果＞
実施の形態１の半導体装置１０１，１０２は、複数の半導体チップ５と、複数の半導体チップ５上に配置されて複数の半導体チップ５を接続するプレート電極７と、プレート電極７上に配置される電極１７と、を備え、電極１７は、プレート電極７と接合する間欠した複数の接合部１７ａと、複数の接合部１７ａから立設状に突出した突出部を有し、突出部は、複数の接合部１７ａに平行で、外部電極１５と超音波接合される超音波接合部を有する。電極１７はプレート電極７に対して２箇所以上で接合されているので、超音波接合時の振動や熱が各接合部１７ａに分散され、接合部材の溶融やクラックが生じにくい。
また、半導体装置１０１，１０２は電極１７の一部、半導体チップ５、及びプレート電極７を封止する封止樹脂１４をさらに備え、電極１７の超音波接合部１７ｂは封止樹脂１４から露出する。従って、超音波接合部１７ｂに対して外部電極１５を超音波接合することが可能となる。
また、電極１７の突出部は、接合部１７ａと超音波接合部１７ｂの間の導電部１７ｃに段曲げ形状を有する。従って、超音波接合時の振動による応力や熱、また型締め時の応力が段曲げ形状の角に分散されるため、接合材１８の溶融やクラックが生じにくい。
＜Ｃ．実施の形態２＞
＜Ｃ−１．構成＞
図３は、実施の形態２に係る半導体装置１０３の構成を示す断面図である。実施の形態１では、外部電極１５と超音波接合する電極１７を設けたが、実施の形態２では、電極１７を廃してプレート電極７に外部電極１５を超音波接合する。そのため、半導体装置１０３のプレート電極７は、複数の半導体チップ５と接合する接合プレート部７ａと、接合プレート部７ａから立設状に突出した突出部とを有する。プレート電極７の突出部は、接合プレート部７ａに平行で、外部電極１５が超音波接合される超音波接合部７ｂと、超音波接合部７ｂと接合プレート部７ａを連結する導電部７ｃを備えている。プレート電極７のかかる形状は、ＣｕやＡｌの曲げ加工や絞り加工により形成される。電極１７に代えてプレート電極７で外部電極１５と超音波接合する以外の半導体装置１０３の構成は、実施の形態１の半導体装置１０１と同様であるので説明を省略する。
ベース板１、絶縁層２、ヒートスプレッダ３、半導体チップ５、プレート電極７を含むインサート部品１３は、トランスファー成形により封止樹脂１４で封止される。このとき、プレート電極７の超音波接合部７ｂと、ヒートスプレッダ３上の電極（図示せず）の上面はトランスファー金型の上型（図示せず）と面接触し、良好なシール性が得られる。封止樹脂１４から露出したプレート電極７の超音波接合部７ｂとヒートスプレッダ３上の電極（図示せず）の上面には、外部電極１５が超音波接合される。
プレート電極７に外部電極１５を超音波接合することにより、従来あった封止樹脂１４の外部へ露出した電極１７とプレート電極７の接合部を無くすことが出来る。プレート電極７の超音波接合部７ｂに外部電極１５を超音波接合する際、振動と熱がプレート電極７に加わるが、複数の接合プレート部７ａに振動と熱が分散されるので、接合材６へのダメージは低減し、クラックや溶融を抑制することが出来る。
また、導電部７ｃが超音波接合のツールの振動方向に直交するように配置すれば、超音波の振動による応力が接合プレート部７ａと導電部７ｃの境界に集中することが抑制される。
＜Ｃ−２．変形例＞図４、図５
図４は、実施の形態２の変形例に係る半導体装置１０４のプレート電極７の構造を示す斜視図である。この変形例において、プレート電極７の突出部は、接合プレート部７ａの端部を略Ｓ字状に折り曲げて形成される。略Ｓ字状の上部が接合プレート部７ａと平行な超音波接合部７ｂとなる。超音波接合部７ｂは封止樹脂１４から露出し、外部電極１５が超音波接合される。ここで略Ｓ字状とは、底部と底部に平行な上部（超音波接合部７ｂ）を有し、底部から９０°未満の仰角で延伸する導電部７ｃによって底部と上部が連結した形状のことを言う。なお、導電部７ｃと超音波接合の振動方向は直交するように配置されてもよい。
超音波接合部７ｂを略Ｓ字状とすることで、超音波接合時の応力、振動、熱による接合材６のダメージを緩和し、トランスファー成型時の型締めの際の応力を緩和することが可能である。
図５は、半導体装置１０４の構造を示す断面図である。図５に示すプレート電極７には、超音波接合部７ｂのプレート電極７と連続しない端部に連続して、封止樹脂１４に封止される放熱部７ｄが形成されている。放熱部７ｄにより、プレート電極７からの放熱が促進される他、封止樹脂１４との密着面積が増加することで良好な超音波接合性を得ることが可能である。
＜Ｃ−３．効果＞
実施の形態２の半導体装置１０３，１０４は、複数の半導体チップ５と、複数の半導体チップ５上に配置されるプレート電極７と、を備え、プレート電極７は、複数の半導体チップ５と接合して当該複数の半導体チップ５を接続する接合プレート部７ａと、接合プレート部７ａから立設状に突出した突出部を有し、突出部は、接合プレート部７ａに平行で、外部電極１５が超音波接合される超音波接合部７ｂを有する。従来、プレート電極７上に設けていた外部電極１５との接合用の電極１７を廃し、プレート電極７に外部電極１５を接合するための超音波接合部７ｂを設けたことにより、電極１７とプレート電極７上の接合箇所で生じる超音波接合時の熱や振動による破壊という問題を解消した。プレート電極７は複数の半導体チップ５と接合材６により接合されるが、超音波接合時にプレート電極７に生じる振動や熱はこれら複数の接合箇所に分散するため、接合材６の破壊は抑制される。
また、半導体装置１０３，１０４は、プレート電極７の一部及び半導体チップ５を封止する封止樹脂１４をさらに備え、プレート電極７の超音波接合部７ｂの接合プレート部７ａと反対側の表面は封止樹脂１４から露出する。これにより、超音波接合部７ｂの封止樹脂１４からの露出面に外部電極１５を超音波接合することが可能である。
また、プレート電極７における前記立設状は略Ｓ字状である。プレート電極７の突出部を略Ｓ字状にしたことで、トランスファーモールド工程の型締め応力が緩和され、プレート電極７と半導体チップ５の接合材６に加わるダメージが緩和される。また、外部電極１５を超音波接合部７ｂに超音波接合する際の振動も緩和する。また、導電部７ｃの長さが長くなることで放熱性能が向上し、超音波接合時に発生する熱による接合部のダメージが緩和される。
また、プレート電極７は、超音波接合部７ｂの端部から連続し接合プレート部７ａと連続しない放熱部７ｄを備える。放熱部７ｄから封止樹脂１４に放熱することによってプレート電極７の放熱性能が向上する。また、プレート電極７と封止樹脂１４との接触面積が増加するので、アンカー効果により超音波接合における被接合体（プレート電極７）の振動が抑制され、超音波接合性が向上する。
＜Ｄ．実施の形態３＞
＜Ｄ−１．超音波接合方法＞
図６は、実施の形態３に係る半導体装置１０５の構造を示す断面図である。半導体装置１０５は、実施の形態１の半導体装置１０１と比べて、電極１７の超音波接合部１７ｂの表面だけでなく導電部１７ｃの一部までもが封止樹脂１４から露出している点が異なる。それ以外の構成は、半導体装置１０１と同様であるため、説明を省略する。
２つの導電部１７ｃは、共に超音波接合部１７ｂに対して垂直であり、超音波接合部１７ｂを挟んで対向する。図７に示すように、２つの導電部１７ｃに対してツール１９ａ，１９ｂを接触させ、これらにより図中矢印で示す導電部１７ｃに対して直交する方向、すなわち超音波接合部１７ｂ側に向けて加圧しながら超音波接合を行う。
電極１７はツール１９ａ，１９ｂに挟み込まれた状態で固定されるため、超音波接合による振動が抑制され、プレート電極７との接合材１８の破壊が抑制される。また、超音波接合時に発生する熱をツール１９ａ，１９ｂに逃がすことができるので、接合材１８の溶融が抑制される。
ツール１９ａ，１９ｂは、超音波接合ツール２２と同じ装置で駆動されることが望ましく、カム機構などを用いて電極２３を加圧することが可能である。
また、例えばツール１９ａのみ用いて電極１７に対して片側から加圧する場合にも、電極１７を固定することによる上述の効果が得られる。
また、ツール１９ａ，１９ｂの電極１７との接触面に多数の突起形状を設け、あるいは粗面化処理を施すことによって、電極１７との摩擦力を大きくして電極１７を強固に固定することが可能である。
また、ツール１９ａ，１９ｂの電極１７との接触面に熱伝導率の高いシリコンゴムを設けることで、電極１７の振動を吸収し、且つ電極１７とツール１９ａ、１９ｂの密着性を向上し、接触熱抵抗を低減することができる。
＜Ｄ−２．変形例＞
図６，７では、実施の形態１の半導体装置１０１に対して、ツール１９ａ，１９ｂで固定した状態で超音波接合を行う形態を示したが、外部電極１５との接合部材が超音波接合面と垂直な互いに対向する一対の側面を有する形状である限り、当該一対の側面にツール１９ａ，１９ｂを接触させて接合部材を固定することが出来る。そのため、電極１７に段曲げ部を有する半導体装置１０２や、実施の形態２の半導体装置１０３も、本実施の形態を適用することが可能である。
また、図８に示す半導体装置１０６のように、外部電極１５との接続用の電極２３は直方体形状であっても良い。半導体装置１０６の構成は、電極２３が直方体形状でありプレート電極との接合部が１箇所であることを除いては、実施の形態１の半導体装置１０１と同様である。電極２３とプレート電極との接合部が１箇所であるため、超音波接合時に当該接合部が振動や熱で破壊されることが問題となる。しかし、電極２３の側面２３ｂ、２３ｃに接触したツール１９ａ，１９ｂにより、図中矢印方向に加圧することによって電極２３が固定されるので、超音波接合による振動が抑制され、プレート電極７との接合部の破壊が抑制される。また、超音波接合時に発生する熱をツール１９ａ，１９ｂに逃がすことができるので、接合部の溶融が抑制される。
＜Ｄ−３．効果＞
実施の形態３の半導体装置の製造方法は、（ａ）複数の半導体チップ５上にプレート電極７を接合することにより複数の半導体チップ５を接続する工程と、（ｂ）間欠した複数の接合部１７ａと、接合部１７ａに平行な超音波接合部１７ｂを有し接合部１７ａから立設状に突出する突出部とを有する、電極１７をプレート電極７上に配置し、接合部１７ａをプレート電極７に接合する工程と、（ｃ）超音波接合部１７ｂの接合部１７ａと反対側の表面が露出するように、半導体チップ５、プレート電極７、及び電極１７を封止樹脂１４で封止する工程と、（ｄ）超音波接合部１７ｂの接合部１７ａと反対側の表面に外部電極１５を超音波接合する工程と、を備える。電極１７はプレート電極７と複数個所で接合されるので、超音波接合時の振動や熱は各接合部１７ａに分散され、溶融やクラックが生じにくい半導体装置を製造できる。
また、電極１７の突出部は超音波接合部１７ｂの接合部１７ａと反対側の表面に垂直な一対の側面を有し、工程（ｃ）は、一対の側面の夫々少なくとも一部が露出するように、半導体チップ５、プレート電極７、及び電極１７を封止樹脂１４で封止する工程であり、工程（ｄ）は、封止樹脂１４から露出した一対の側面をツール１９ａ，１９ｂ（加圧部材）で両側から挟んで加圧しながら、超音波接合する工程である。電極１７はツール１９ａ，１９ｂで挟み込まれた状態で固定されることにより、超音波接合による振動が抑制され、プレート電極７との接合材１８の破壊が抑制される。また、超音波接合時に発生する熱をツール１９ａ，１９ｂに逃がすことができるので、接合材１８の溶融が抑制される。
また、ツール１９ａ，１９ｂは、前記一対の側面との接触面にシリコンゴムを有するので、電極２３の振動を吸収し、且つ電極２３とツール１９ａ、１９ｂの密着性を向上し、接触熱抵抗を低減することができる。
実施の形態３の別の半導体装置の製造方法は、（ａ）複数の接合プレート部７ａと、接合プレート部７ａに平行な超音波接合部７ｂを有し接合プレート部７ａから立設状に突出する突出部とを有するプレート電極７を、複数の半導体チップ５上に配置し、接合プレート部７ａを半導体チップ５に接合する工程と、（ｂ）超音波接合部７ｂの接合プレート部７ａと反対側の表面が露出するように、半導体チップ５及びプレート電極７を封止樹脂１４で封止する工程と、（ｃ）超音波接合部７ｂの接合プレート部７ａと反対側の表面に外部電極１５を超音波接合する工程と、を備える。電極１７はプレート電極７と複数個所で接合されるので、超音波接合時の振動や熱は各接合部１７ａに分散され、溶融やクラックが生じにくい半導体装置を製造できる。
また、プレート電極７の突出部は、超音波接合部７ｂの接合プレート部７ａと反対側の表面に垂直な一対の側面を有し、工程（ｂ）は、一対の側面の夫々少なくとも一部が露出するように、半導体チップ５及びプレート電極７を封止樹脂１４で封止する工程であり、工程（ｃ）は、封止樹脂１４から露出した一対の側面を両側から挟んで加圧しながら、超音波接合を行う工程である。プレート電極７はツール１９ａ，１９ｂで挟み込まれた状態で固定されることにより、超音波接合による振動が抑制され、半導体チップ５との接合材６の破壊が抑制される。また、超音波接合時に発生する熱をツール１９ａ，１９ｂに逃がすことができるので、接合材６の溶融が抑制される。
また、ツール１９ａ，１９ｂは、前記一対の側面との接触面にシリコンゴムを有するので、プレート電極７の振動を吸収し、且つプレート電極７とツール１９ａ、１９ｂの密着性を向上し、接触熱抵抗を低減することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ ベース板、２ 絶縁層、３ ヒートスプレッダ、４，６，９，１１，１８ 接合材、５ 半導体チップ、７ プレート電極、７ａ 接合プレート部、７ｂ，１７ｂ 超音波接合部、７ｃ、１７ｃ 導電部、８ 制御用ドライブ基板、１０，１２ 電極ポスト、１３ インサート部品、１４ 封止樹脂、１５，１６ 外部電極、１７，２３ 電極、１７ａ 接合部、１９ａ，１９ｂ ツール、１００−１０６ 半導体装置。

Claims (13)

  1. 複数の半導体チップと、
    前記複数の半導体チップ上に配置されて前記複数の半導体チップを接続するプレート電極と、
    前記プレート電極上に配置される電極と、を備え、
    前記電極は、前記プレート電極と接合する間欠した複数の接合部と、前記複数の接合部から立設状に突出した突出部を有し、
    前記突出部は、前記接合部に平行で、外部電極と超音波接合される超音波接合部を有する、
    半導体装置。
  2. 前記電極の一部、前記半導体チップ、及び前記プレート電極を封止する封止樹脂をさらに備え、
    前記電極の超音波接合部は前記封止樹脂から露出する、
    請求項１に記載の半導体装置。
  3. 前記電極の突出部は、前記接合部と前記超音波接合部の間に段曲げ形状を有する、
    請求項１又は２に記載の半導体装置。
  4. 複数の半導体チップと、
    前記複数の半導体チップ上に配置されるプレート電極と、を備え、
    前記プレート電極は、前記複数の半導体チップと接合して当該複数の半導体チップを接続する接合プレート部と、前記接合プレート部から立設状に突出した突出部を有し、
    前記突出部は、前記接合プレート部に平行で、外部電極が超音波接合される超音波接合部を有する、
    半導体装置。
  5. 前記プレート電極の一部及び前記半導体チップを封止する封止樹脂をさらに備え、
    前記プレート電極の超音波接合部の前記接合プレート部と反対側の表面は、前記封止樹脂から露出する、
    請求項４に記載の半導体装置。
  6. 前記プレート電極における前記立設状は略Ｓ字状である、
    請求項４又は５に記載の半導体装置。
  7. 前記プレート電極は、前記超音波接合部の端部から連続し前記接合プレート部と連続しない放熱部をさらに備え、
    前記放熱部は、前記封止樹脂に封止される、
    請求項５に記載の半導体装置。
  8. （ａ）複数の半導体チップ上にプレート電極を接合することにより前記複数の半導体チップを接続する工程と、
    （ｂ）間欠した複数の接合部と、前記接合部に平行な超音波接合部を有し前記接合部から立設状に突出する突出部とを有する、電極を前記プレート電極上に配置し、前記接合部を前記プレート電極に接合する工程と、
    （ｃ）前記超音波接合部の前記接合部と反対側の表面が露出するように、前記半導体チップ、前記プレート電極、及び前記電極を封止樹脂で封止する工程と、
    （ｄ）前記超音波接合部の前記接合部と反対側の表面に外部電極を超音波接合する工程と、を備える、
    半導体装置の製造方法。
  9. 前記電極の突出部は前記超音波接合部の前記接合部と反対側の表面に垂直な一対の側面を有し、
    前記工程（ｃ）は、前記一対の側面の夫々少なくとも一部が露出するように、前記半導体チップ、前記プレート電極、及び前記電極を封止樹脂で封止する工程であり、
    前記工程（ｄ）は、前記封止樹脂から露出した前記一対の側面を加圧部材で両側から挟んで加圧しながら、前記超音波接合する工程である、
    請求項８に記載の半導体装置の製造方法。
  10. 前記加圧部材は前記一対の側面との接触面にシリコンゴムを有する、
    請求項９に記載の半導体装置の製造方法。
  11. （ａ）複数の接合プレート部と、前記接合プレート部に平行な超音波接合部を有し前記接合プレート部から立設状に突出する突出部とを有するプレート電極を、複数の半導体チップ上に配置し、前記接合プレート部を前記半導体チップに接合する工程と、
    （ｂ）前記超音波接合部の前記接合プレート部と反対側の表面が露出するように、前記半導体チップ及び前記プレート電極を封止樹脂で封止する工程と、
    （ｃ）前記超音波接合部の前記接合部と反対側の表面に外部電極を超音波接合する工程と、を備える、
    半導体装置の製造方法。
  12. 前記プレート電極の突出部は、前記超音波接合部の前記接合プレート部と反対側の表面に垂直な一対の側面を有し、
    前記工程（ｂ）は、前記一対の側面の夫々少なくとも一部が露出するように、前記半導体チップ及び前記プレート電極を封止樹脂で封止する工程であり、
    前記工程（ｃ）は、前記封止樹脂から露出した前記一対の側面を両側から挟んで加圧しながら、前記超音波接合を行う工程である、
    請求項１１に記載の半導体装置の製造方法。
  13. 前記加圧部材は前記一対の側面との接触面にシリコンゴムを有する、
    請求項１２に記載の半導体装置の製造方法。
JP2013021030A 2013-02-06 2013-02-06 半導体装置及びその製造方法 Active JP6230238B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013021030A JP6230238B2 (ja) 2013-02-06 2013-02-06 半導体装置及びその製造方法
US14/051,310 US9735100B2 (en) 2013-02-06 2013-10-10 Semiconductor device and method of manufacturing the same
DE102013225135.1A DE102013225135B4 (de) 2013-02-06 2013-12-06 Halbleitervorrichtung und Verfahren zu deren Herstellung
CN201410045198.5A CN103972276B (zh) 2013-02-06 2014-02-07 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013021030A JP6230238B2 (ja) 2013-02-06 2013-02-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014154611A true JP2014154611A (ja) 2014-08-25
JP6230238B2 JP6230238B2 (ja) 2017-11-15

Family

ID=51206145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013021030A Active JP6230238B2 (ja) 2013-02-06 2013-02-06 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US9735100B2 (ja)
JP (1) JP6230238B2 (ja)
CN (1) CN103972276B (ja)
DE (1) DE102013225135B4 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP6192561B2 (ja) * 2014-02-17 2017-09-06 三菱電機株式会社 電力用半導体装置
JP6385234B2 (ja) * 2014-10-16 2018-09-05 三菱電機株式会社 半導体装置
DE102016104283B4 (de) * 2016-03-09 2019-05-16 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung mit einem Leistungshalbleitermodul mit einem Gehäuse
JP6838298B2 (ja) * 2016-06-22 2021-03-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102017110504A1 (de) * 2017-05-15 2018-11-15 He System Electronic Gmbh & Co. Kg Verbindungselement sowie Anordnung
US11127603B2 (en) * 2017-09-04 2021-09-21 Mitsubishi Electric Corporation Semiconductor module and power conversion device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232189A (ja) * 1999-02-10 2000-08-22 Toshiba Corp 半導体装置
JP2008010618A (ja) * 2006-06-29 2008-01-17 Mitsubishi Electric Corp 電力用半導体装置
JP2010147053A (ja) * 2008-12-16 2010-07-01 Fuji Electric Systems Co Ltd 半導体装置
JP2010219419A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2011228528A (ja) * 2010-04-21 2011-11-10 Mitsubishi Electric Corp パワーブロック及びそれを用いたパワー半導体モジュール
JP2012142466A (ja) * 2011-01-04 2012-07-26 Mitsubishi Electric Corp 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS512772A (en) 1974-06-27 1976-01-10 Matsushita Electric Works Ltd Goseijushihifukukinzokubanno seizoho
JP2665169B2 (ja) 1994-10-24 1997-10-22 ローム株式会社 半導体装置およびその製造方法
US5666003A (en) 1994-10-24 1997-09-09 Rohm Co. Ltd. Packaged semiconductor device incorporating heat sink plate
JP2000232187A (ja) 1999-02-12 2000-08-22 Mitsui High Tec Inc リードフレームの製造方法
JP2004363295A (ja) 2003-06-04 2004-12-24 Mitsubishi Electric Corp 半導体装置
JP4599929B2 (ja) 2004-08-03 2010-12-15 富士電機システムズ株式会社 電力用半導体装置の製造方法
JP4507941B2 (ja) 2005-03-28 2010-07-21 パナソニック電工株式会社 超音波接合装置の製造方法
JP4620566B2 (ja) 2005-10-07 2011-01-26 三菱電機株式会社 半導体装置およびその製造方法
JP5103863B2 (ja) 2006-10-16 2012-12-19 富士電機株式会社 半導体装置
JP2009194153A (ja) * 2008-02-14 2009-08-27 Toshiba Corp 半導体装置の製造方法及び超音波接合装置
JP5098951B2 (ja) 2008-10-22 2012-12-12 富士電機株式会社 半導体装置
JP5012772B2 (ja) 2008-11-28 2012-08-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP5368357B2 (ja) 2010-04-01 2013-12-18 三菱電機株式会社 電極部材およびこれを用いた半導体装置
KR101204539B1 (ko) 2010-08-27 2012-11-23 삼성전기주식회사 에너지 저장 장치의 전극 제조용 도핑 장치 및 이를 이용한 전극 제조 방법
JP5414644B2 (ja) 2010-09-29 2014-02-12 三菱電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232189A (ja) * 1999-02-10 2000-08-22 Toshiba Corp 半導体装置
JP2008010618A (ja) * 2006-06-29 2008-01-17 Mitsubishi Electric Corp 電力用半導体装置
JP2010147053A (ja) * 2008-12-16 2010-07-01 Fuji Electric Systems Co Ltd 半導体装置
JP2010219419A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2011228528A (ja) * 2010-04-21 2011-11-10 Mitsubishi Electric Corp パワーブロック及びそれを用いたパワー半導体モジュール
JP2012142466A (ja) * 2011-01-04 2012-07-26 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP6230238B2 (ja) 2017-11-15
CN103972276A (zh) 2014-08-06
CN103972276B (zh) 2018-09-11
DE102013225135A1 (de) 2014-08-07
US20140217569A1 (en) 2014-08-07
DE102013225135B4 (de) 2019-03-28
US9735100B2 (en) 2017-08-15

Similar Documents

Publication Publication Date Title
JP6230238B2 (ja) 半導体装置及びその製造方法
US9673118B2 (en) Power module and method of manufacturing power module
JP5279632B2 (ja) 半導体モジュール
JPWO2015111691A1 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP2008153432A (ja) 半導体装置およびその製造方法
JP2008117825A (ja) パワー半導体デバイス
JP7411849B2 (ja) 半導体モジュール
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
JP2015176871A (ja) 半導体装置及びその製造方法
CN110959191A (zh) 半导体装置
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP2004221381A (ja) 半導体装置
JP5840102B2 (ja) 電力用半導体装置
JP4586508B2 (ja) 半導体装置およびその製造方法
JP4339660B2 (ja) 半導体装置
JP2014175511A (ja) 半導体装置及び半導体装置の製造方法
JP2007288044A (ja) 半導体装置
JP2013179231A (ja) 半導体モジュール
JP2009016380A (ja) 半導体装置及びその製造方法
JP2013098343A (ja) 半導体装置とその製造方法
JP7274954B2 (ja) 半導体装置
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
JP5811718B2 (ja) 半導体装置とその製造方法
JP5857755B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171017

R150 Certificate of patent or registration of utility model

Ref document number: 6230238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250