JP5811718B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP5811718B2
JP5811718B2 JP2011200300A JP2011200300A JP5811718B2 JP 5811718 B2 JP5811718 B2 JP 5811718B2 JP 2011200300 A JP2011200300 A JP 2011200300A JP 2011200300 A JP2011200300 A JP 2011200300A JP 5811718 B2 JP5811718 B2 JP 5811718B2
Authority
JP
Japan
Prior art keywords
lead frame
pad
semiconductor element
electrode pad
signal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011200300A
Other languages
English (en)
Other versions
JP2013062395A (ja
Inventor
篤志 谷田
篤志 谷田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011200300A priority Critical patent/JP5811718B2/ja
Publication of JP2013062395A publication Critical patent/JP2013062395A/ja
Application granted granted Critical
Publication of JP5811718B2 publication Critical patent/JP5811718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、表面に電極パッドが形成されている半導体素子を有する半導体装置と、その製造方法に関する。
特許文献1には、半導体素子の表面に形成されている電極パッドにワイヤの一端をボンディングすることによって、電極パッドとワイヤとが電気的に接続されている半導体装置が開示されている。
特開2008−4736号公報
ワイヤを電極パッドの表面にボンディングするには、ボンディングマシンでワイヤの一端を電極パッドの表面に圧着させる。そのため、電極パッドには、ボンディングマシンによってワイヤの一端を圧着させるための十分な表面積が確保されている必要がある。即ち、特許文献1の半導体装置では、電極パッドが、ワイヤをボンディング可能な大きさに形成されている必要がある。
本明細書では、半導体素子の表面に形成されている電極パッドを従来の半導体装置よりも小型化し得る技術を開示する。
本明細書で開示する半導体装置の製造方法は、半導体素子の表面に形成されている電極パッドと、端子の一端側に備えられる爪部の先端と、を対向させる端子対向工程と、電極パッドと爪部の先端とが対向する状態を維持したまま、コンプレッションモールド法によって、半導体素子と、電極パッドと、端子の一端側とを封止材で封止するコンプレッションモールド工程と、を備えている。コンプレッションモールド工程は、電極パッドと爪部を硬化前の封止材に浸漬させ、電極パッドと爪部とを、硬化前の封止材内で、電極パッドから爪部に向かう方向に動かすことによって、爪部と電極パッドとを電気的に接続させる工程を含む。
上記の方法では、コンプレッションモールド工程における封止材の成形圧力を利用して端子の爪部の先端を電極パッドの表面方向に付勢して、端子と電極パッドとを電気的に接続する。即ち、ボンディングによることなく、端子と電極パッドとを電気的に接続することができる。そのため、この方法による場合、電極パッドは、端子の爪部の先端と接触し得る表面積を備えれば済む。従って、電極パッドがワイヤをボンディング可能な大きさに形成されている従来の半導体装置に比べて、電極パッドを小型化し得る。また、コンプレッションモールド工程における封止材の成形圧力を利用するため、電極パッドと端子を接続するためだけの工程を特に設ける必要もない。
実施例の半導体装置を模式的に示す平面図。 図1のII−II断面図。 半導体装置の製造工程を示す図。 半導体装置の製造工程を示す図。 半導体装置の製造工程を示す図。
(実施例)
図1、図2に示すように、本実施例の半導体装置2は、放熱板10と、半導体素子20と、メインパッド30と、信号パッド40(請求項の電極パッドに相当)と、リードフレーム60(請求項の端子に相当)と、ボンディングワイヤ70と、モールド樹脂80とを備えている。半導体素子20と、メインパッド30と、信号パッド40と、リードフレーム60の一端側と、ボンディングワイヤ70の一端側とは、モールド樹脂80によって封止されている。リードフレーム60の他端側と、ボンディングワイヤ70の他端側とは、モールド樹脂80から突出している。リードフレーム60の一端側と信号パッド40とは電気的に接続されており、ボンディングワイヤ70の一端側とメインパッド30とは電気的に接続されている。
放熱板10は、熱伝導率の高い材料によって形成されている。放熱板10は、半導体素子20が発生する熱を放熱する。図2に示すように、放熱板10には、半導体素子20の裏面(詳細には、裏面電極(図示省略))が、ハンダ12を介して接合されている。
半導体素子20は、電力用のスイッチング素子であり、本実施例では、縦型のIGBT
(Insulated Gate Bipolar Transistor)が用いられている。半導体素子20は、Si、SiC、GaN等により形成することができる。図1に示すように、半導体素子20は、平面視すると略矩形状となるように形成されている。
半導体素子20の表面には、メインパッド30と信号パッド40が形成されている。メインパッド30及び信号パッド40は、Al等の導電材料によって形成されている。
信号パッド40は、半導体素子20の非セル領域(IGBTが形成されていない領域)の上方に配置されている。信号パッド40は、外部の駆動回路から出力されるゲート信号(小電流の信号)の入力や、半導体素子20に形成された温度検出素子(図示省略)からの検出信号を出力するため等に用いられる。図1に示すように、本実施例では、信号パッド40は、半導体素子20の上面の4箇所に並んで形成されている。各信号パッド40は、リードフレーム60の爪部62(後述)が接触する分だけの表面積を備える。
一方、メインパッド30は、半導体素子20のセル領域(IGBTが形成されている領域)の上方に配置されている。メインパッド30は、半導体素子20の表面に形成された表面電極である。メインパッド30は、複数本のボンディングワイヤ70(図1の例では4本)の一端をボンディングできるだけの表面積を備える。
半導体素子20の上面のうち、メインパッド30と信号パッド40の周囲には絶縁層50が形成されている。絶縁層50によって、メインパッド30と信号パッド40とが絶縁されている。
上記の半導体素子20に電流を流す場合は、メインパッド30を接地線に接続し、半導体素子20の裏面電極(図示省略)を電源線に接続する。この状態で半導体素子20をオンすると半導体素子20を電流(大電流)が流れ、半導体素子20をオフすると半導体素子20を流れていた電流が遮断される。
リードフレーム60は、板状の導電性部材である。リードフレーム60は、例えばCuによって形成することができる。図2に示すように、リードフレーム60は、一端側に爪部62を備える。爪部62は、板状のリードフレーム60の先端を下方に折り曲げて形成されており、半導体素子20に向かって伸びている。爪部62は、先端に向かうに従って断面積が小さくなるように(すなわち、先細りに)形成されている。本実施例では、リードフレーム60は、モールド樹脂80を成形する時の成形圧力によって一端側が半導体素子20に向かって湾曲し、それによって爪部62の先端が信号パッド40の表面に食い込んでいる。爪部62の先端が信号パッド40の表面に食い込むことにより、リードフレーム60と信号パッド40とが電気的に接続されている。即ち、リードフレーム60と信号パッド40とは、その間にハンダ等の接合層が介在することなく、電気的に接続されている。図1に示すように、本実施例の半導体装置2は、4本のリードフレーム60を備えている。4本のリードフレーム60は、それぞれ、対応する4個の信号パッド40と電気的に接続されている。各リードフレーム60の他端は、図示しない外部配線に接続されている。リードフレーム60は、外部の駆動回路から出力されるゲート信号を信号パッド40に入力したり、信号パッド40を介して、半導体素子20に形成された温度検出素子(図示省略)からの検出信号を外部配線に出力したりするために用いられる。
ボンディングワイヤ70は、線状の導電性部材である。ボンディングワイヤは、例えばCuによって形成することができる。図1に示すように、本実施例の半導体装置2は、4本のボンディングワイヤを備えている。4本のボンディングワイヤ70は、それぞれ、一端がメインパッド30の表面にボンディングされることにより、メインパッド30と電気的に接続されている。各ボンディングワイヤ70の他端は、図示しない外部配線に接続されている。ボンディングワイヤ70は、半導体素子20を流れる電流を外部配線に供給するために用いられる。
モールド樹脂80は、半導体素子20と、メインパッド30と、信号パッド40と、リードフレーム60の一端側と、ボンディングワイヤ70の一端側とを封止する絶縁樹脂により形成されている。モールド樹脂80には、例えば、エポキシ、ポリイミド等の絶縁樹脂を用いることができる。リードフレーム60の他端側及びボンディングワイヤ70の他端側は、モールド樹脂80の外側に突出している。本実施例では、モールド樹脂80は、後で説明するコンプレッションモールド法によって成形される。
次いで、図3〜図5を参照して、本実施例に係る半導体装置2の製造方法について説明する。なお、図3〜図5では、信号パッド40、リードフレーム60及びボンディングワイヤ70はそれぞれ1個(1本)のみ図示しているが、実際には信号パッド40、リードフレーム60及びボンディングワイヤ70は4個(4本)ずつ備えられている。以下では、図3〜図5に示されている1個の信号パッド40、1本のリードフレーム60及び1本のボンディングワイヤ70を例に各工程を説明するが、図示されていない各部材についても同様の工程が行われている。
まず、図3に示すように、裏面に放熱板10を接合した半導体素子20を用意する。半導体素子20のメインパッド30には、予めボンディングワイヤ70の一端がボンディングされている。次いで、半導体素子20の信号パッド40に、リードフレーム60の爪部62の先端が対向するように、放熱板10に対してリードフレーム60を位置決めする。放熱板10とリードフレーム60とは、図示しない保持装置によって保持される。本実施例では、放熱板10がリードフレーム60よりも上方に位置するように、放熱板10とリードフレーム60とが保持される。放熱板10に対してリードフレーム60を位置決めした状態では、図3に示すように、爪部62の先端と信号パッド40の表面の間には間隔が空けられている。なお、他の例では、爪部62の先端を信号パッド40の表面に予め接触させて、爪部62の先端を信号パッド40の表面に対向させてもよい。
次いで、コンプレッションモールドを行う。まず、図3に示すように、硬化前のモールド樹脂の溶湯90を入れた型100を用意する。型100の上面は開口している。次いで、放熱板10とリードフレーム60とを、爪部62の先端が信号パッド40の表面に対向する状態を維持したまま、型100の上方から型100内の溶湯90に向けて降下させる。
放熱板10とリードフレーム60とを降下させると、図4に示すように、リードフレーム60の型100側の面(図4の下側の面)が、溶湯90に接触する。リードフレーム60の下面が溶湯90に接触した状態で、さらに、放熱板10とリードフレーム60とを降下させると、リードフレーム60が溶湯90に押され、リードフレーム60が半導体素子20方向に湾曲するとともに、爪部62の先端が信号パッド40の表面に当接する。その状態で、放熱板10とリードフレーム60とをさらに降下させると、半導体素子20と、メインパッド30と、信号パッド40と、リードフレーム60の一端側と、ボンディングワイヤ70の一端側とが、型100に入れられている溶湯90内に浸漬する(図5参照)。各部材を溶湯90内に浸漬させた状態で、さらに、放熱板10とリードフレーム60とを下方向に付勢すると、放熱板10とリードフレーム60によって溶湯90が圧縮され、リードフレーム60を信号パッド40方向に付勢する成形圧力が発生する。その成形圧力により、リードフレーム60が半導体素子20方向にさらに湾曲し、爪部62の先端が信号パッド40の表面に食い込む(図5参照)。爪部62の先端が信号パッド40の表面に食い込むことにより、リードフレーム60と信号パッド40とが電気的に接続される。なお、本実施例では、型100の外周壁には、放熱板10とリードフレーム60とを降下させた際に、リードフレーム60とボンディングワイヤ70が型100の外周壁に干渉しないように逃げ部(図示省略)が設けられている。
次いで、図5に示すように、型100内の溶湯90を加熱して硬化させる。溶湯90が硬化することにより、半導体素子20と、メインパッド30と、信号パッド40と、リードフレーム60の一端側と、ボンディングワイヤ70の一端側とが、硬化したモールド樹脂80によって封止される。その後、成形品を型100から抜くと、本実施例の半導体装置2が完成する。
以上、本実施例の半導体装置2とその製造方法について説明した。上記の通り、本実施例の製造方法では、コンプレッションモールド工程における成形圧力を利用してリードフレーム60の爪部62の先端を信号パッド40の表面に食い込ませて、リードフレーム60と信号パッド40とを電気的に接続させる。即ち、ボンディングによることなく、リードフレーム60と信号パッド40とを電気的に接続する。そのため、この方法による場合、信号パッド40は、リードフレーム60の爪部62の先端と接触する分だけの表面積を備えれば済む。従って、信号パッドがワイヤをボンディング可能な大きさに形成されている従来の半導体装置に比べて、信号パッドを小型化することができる。また、コンプレッションモールド工程においてリードフレーム60と信号パッド40を接続するため、リードフレーム60と信号パッド40を接続するためだけの工程を設ける必要もない。
上記の実施例の変形例を以下に列挙する。
(1)上記の実施例では、リードフレーム60の爪部62は、リードフレーム60の一端側に1個設けられている。これに限らず、爪部62は、リードフレーム60の一端側に2個以上設けられていてもよい。この場合、各爪部62の先端がそれぞれ先細りに形成されていればよい。この場合、2個以上の爪部62の先端がそれぞれ信号パッド40に食い込むことにより、リードフレーム60と信号パッド40とが電気的に接続される。そのため、リードフレーム60と信号パッド40との接続の信頼性が向上する。
(2)半導体素子20には、IGBTに限らず、MOSFETやダイオード等の他のパワー半導体素子が用いられていてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:半導体装置
10:放熱板
12:ハンダ
20:半導体素子
30:メインパッド
40:信号パッド
50:絶縁層
60:リードフレーム
62:爪部
70:ボンディングワイヤ
80:モールド樹脂
90:溶湯
100:型

Claims (1)

  1. 半導体素子の表面に形成されている電極パッドと、端子の一端側に備えられる爪部の先端と、を対向させる端子対向工程と、
    前記電極パッドと前記爪部の先端とが対向する状態を維持したまま、コンプレッションモールド法によって、前記半導体素子と、前記電極パッドと、前記端子の前記一端側とを封止材で封止するコンプレッションモールド工程と、を備え、
    前記コンプレッションモールド工程は、前記電極パッドと前記爪部を硬化前の封止材に浸漬させ、前記電極パッドと前記爪部とを、前記硬化前の封止材内で、前記電極パッドから前記爪部に向かう方向に動かすことによって、前記爪部と前記電極パッドとを電気的に接続させる工程を含む、
    半導体装置の製造方法。
JP2011200300A 2011-09-14 2011-09-14 半導体装置とその製造方法 Active JP5811718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011200300A JP5811718B2 (ja) 2011-09-14 2011-09-14 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011200300A JP5811718B2 (ja) 2011-09-14 2011-09-14 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2013062395A JP2013062395A (ja) 2013-04-04
JP5811718B2 true JP5811718B2 (ja) 2015-11-11

Family

ID=48186810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011200300A Active JP5811718B2 (ja) 2011-09-14 2011-09-14 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP5811718B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3853101B2 (ja) * 1999-02-17 2006-12-06 松下電器産業株式会社 半導体装置及びその製造方法
JP3533162B2 (ja) * 2000-09-14 2004-05-31 帝国通信工業株式会社 磁気センサ基板の電極パターンへのモールド樹脂による端子板接続固定方法及び端子板付き電子部品

Also Published As

Publication number Publication date
JP2013062395A (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
US9673118B2 (en) Power module and method of manufacturing power module
JP2008153432A (ja) 半導体装置およびその製造方法
JP2015220429A (ja) 半導体装置
JPWO2015111691A1 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP6230238B2 (ja) 半導体装置及びその製造方法
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JP6366723B2 (ja) 半導体装置およびその製造方法
JP2015176871A (ja) 半導体装置及びその製造方法
US10332845B2 (en) Semiconductor device
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
JP2012182250A (ja) 半導体装置
JP5218009B2 (ja) 半導体装置
CN108417499A (zh) 空腔封装结构及其制造方法
JP2015144169A (ja) 半導体モジュール
JP2010287726A (ja) 半導体装置
JP5708044B2 (ja) 半導体装置、金属ブロック体及びその製造方法
JP4339660B2 (ja) 半導体装置
JP2006196765A (ja) 半導体装置
JP5811718B2 (ja) 半導体装置とその製造方法
JP5817370B2 (ja) 半導体装置とその製造方法
JP6907670B2 (ja) 半導体装置および半導体装置の製造方法
JP4978445B2 (ja) リードフレームおよび半導体装置の製造方法
JP2015037151A (ja) 半導体装置
JP2014107375A (ja) 半導体装置及び半導体装置の製造方法
JP4055700B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150907

R151 Written notification of patent or utility model registration

Ref document number: 5811718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151