JP5811718B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP5811718B2 JP5811718B2 JP2011200300A JP2011200300A JP5811718B2 JP 5811718 B2 JP5811718 B2 JP 5811718B2 JP 2011200300 A JP2011200300 A JP 2011200300A JP 2011200300 A JP2011200300 A JP 2011200300A JP 5811718 B2 JP5811718 B2 JP 5811718B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- pad
- semiconductor element
- electrode pad
- signal pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Wire Bonding (AREA)
Description
図1、図2に示すように、本実施例の半導体装置2は、放熱板10と、半導体素子20と、メインパッド30と、信号パッド40(請求項の電極パッドに相当)と、リードフレーム60(請求項の端子に相当)と、ボンディングワイヤ70と、モールド樹脂80とを備えている。半導体素子20と、メインパッド30と、信号パッド40と、リードフレーム60の一端側と、ボンディングワイヤ70の一端側とは、モールド樹脂80によって封止されている。リードフレーム60の他端側と、ボンディングワイヤ70の他端側とは、モールド樹脂80から突出している。リードフレーム60の一端側と信号パッド40とは電気的に接続されており、ボンディングワイヤ70の一端側とメインパッド30とは電気的に接続されている。
(Insulated Gate Bipolar Transistor)が用いられている。半導体素子20は、Si、SiC、GaN等により形成することができる。図1に示すように、半導体素子20は、平面視すると略矩形状となるように形成されている。
(1)上記の実施例では、リードフレーム60の爪部62は、リードフレーム60の一端側に1個設けられている。これに限らず、爪部62は、リードフレーム60の一端側に2個以上設けられていてもよい。この場合、各爪部62の先端がそれぞれ先細りに形成されていればよい。この場合、2個以上の爪部62の先端がそれぞれ信号パッド40に食い込むことにより、リードフレーム60と信号パッド40とが電気的に接続される。そのため、リードフレーム60と信号パッド40との接続の信頼性が向上する。
(2)半導体素子20には、IGBTに限らず、MOSFETやダイオード等の他のパワー半導体素子が用いられていてもよい。
10:放熱板
12:ハンダ
20:半導体素子
30:メインパッド
40:信号パッド
50:絶縁層
60:リードフレーム
62:爪部
70:ボンディングワイヤ
80:モールド樹脂
90:溶湯
100:型
Claims (1)
- 半導体素子の表面に形成されている電極パッドと、端子の一端側に備えられる爪部の先端と、を対向させる端子対向工程と、
前記電極パッドと前記爪部の先端とが対向する状態を維持したまま、コンプレッションモールド法によって、前記半導体素子と、前記電極パッドと、前記端子の前記一端側とを封止材で封止するコンプレッションモールド工程と、を備え、
前記コンプレッションモールド工程は、前記電極パッドと前記爪部を硬化前の封止材に浸漬させ、前記電極パッドと前記爪部とを、前記硬化前の封止材内で、前記電極パッドから前記爪部に向かう方向に動かすことによって、前記爪部と前記電極パッドとを電気的に接続させる工程を含む、
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011200300A JP5811718B2 (ja) | 2011-09-14 | 2011-09-14 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011200300A JP5811718B2 (ja) | 2011-09-14 | 2011-09-14 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013062395A JP2013062395A (ja) | 2013-04-04 |
JP5811718B2 true JP5811718B2 (ja) | 2015-11-11 |
Family
ID=48186810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011200300A Active JP5811718B2 (ja) | 2011-09-14 | 2011-09-14 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5811718B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3853101B2 (ja) * | 1999-02-17 | 2006-12-06 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP3533162B2 (ja) * | 2000-09-14 | 2004-05-31 | 帝国通信工業株式会社 | 磁気センサ基板の電極パターンへのモールド樹脂による端子板接続固定方法及び端子板付き電子部品 |
-
2011
- 2011-09-14 JP JP2011200300A patent/JP5811718B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013062395A (ja) | 2013-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9673118B2 (en) | Power module and method of manufacturing power module | |
JP2008153432A (ja) | 半導体装置およびその製造方法 | |
JP2015220429A (ja) | 半導体装置 | |
JPWO2015111691A1 (ja) | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 | |
JP6230238B2 (ja) | 半導体装置及びその製造方法 | |
CN111276447B (zh) | 双侧冷却功率模块及其制造方法 | |
JP6366723B2 (ja) | 半導体装置およびその製造方法 | |
JP2015176871A (ja) | 半導体装置及びその製造方法 | |
US10332845B2 (en) | Semiconductor device | |
US10497586B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP2012182250A (ja) | 半導体装置 | |
JP5218009B2 (ja) | 半導体装置 | |
CN108417499A (zh) | 空腔封装结构及其制造方法 | |
JP2015144169A (ja) | 半導体モジュール | |
JP2010287726A (ja) | 半導体装置 | |
JP5708044B2 (ja) | 半導体装置、金属ブロック体及びその製造方法 | |
JP4339660B2 (ja) | 半導体装置 | |
JP2006196765A (ja) | 半導体装置 | |
JP5811718B2 (ja) | 半導体装置とその製造方法 | |
JP5817370B2 (ja) | 半導体装置とその製造方法 | |
JP6907670B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4978445B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP2015037151A (ja) | 半導体装置 | |
JP2014107375A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4055700B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150907 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5811718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |