JP6366806B1 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP6366806B1
JP6366806B1 JP2017205800A JP2017205800A JP6366806B1 JP 6366806 B1 JP6366806 B1 JP 6366806B1 JP 2017205800 A JP2017205800 A JP 2017205800A JP 2017205800 A JP2017205800 A JP 2017205800A JP 6366806 B1 JP6366806 B1 JP 6366806B1
Authority
JP
Japan
Prior art keywords
power semiconductor
inner lead
lead
semiconductor device
notch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017205800A
Other languages
English (en)
Other versions
JP2019079935A (ja
Inventor
佐武郎 田中
佐武郎 田中
達也 深瀬
達也 深瀬
政紀 加藤
政紀 加藤
哲央 江見
哲央 江見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017205800A priority Critical patent/JP6366806B1/ja
Priority to US15/909,438 priority patent/US11101199B2/en
Priority to DE102018210724.6A priority patent/DE102018210724A1/de
Application granted granted Critical
Publication of JP6366806B1 publication Critical patent/JP6366806B1/ja
Publication of JP2019079935A publication Critical patent/JP2019079935A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/41113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging straps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】インナーリードをリードフレームに接合する際のインナーリードの位置ずれを抑制し、小型で高出力な電力用半導体装置を得る。
【解決手段】電力用半導体装置１は、リードフレーム２のインナーリード６が接合された領域２３に、インナーリード６の長手方向端面６ａに沿って切り欠き７が設けられている。このインナーリード６に対して、切り欠き７と同じ側に電子部品（抵抗器４）が隣接して配置されており、インナーリード６と切り欠き７との距離Ｌ１を、インナーリード６と抵抗器４との距離Ｌ２よりも小さく設定することにより、インナーリード６が位置ずれした場合も抵抗器４に接触しない。このため、インナーリード６の周囲にインナーリード６の位置ずれを考慮した空間を設ける必要がなくなり、その分パワー半導体チップ３の放熱面積を確保することができ、小型で高出力な電力用半導体装置１が得られる。
【選択図】図４

Description

本発明は、スイッチング可能なパワー半導体チップを搭載した電力用半導体装置に関する。
電力用半導体装置は、配線パターン状に成形されたリードフレームにスイッチング可能なパワー半導体チップが搭載され、モールド樹脂で封止されたものである。このような電力用半導体装置を単体、もしくは複数組み合わせて電力変換回路が構成される。
パワー半導体チップは通電により発熱し温度が上昇するため、予め定められた許容温度を超えないように、パワー半導体チップに通電する電流を制御する必要がある。言い換えると、通電時のパワー半導体チップの温度上昇を抑制することにより、通電する電流値を大きくすることが可能となり、通電時のパワー半導体チップが許容温度以下となる範囲での最大電力で動作させることができる。その結果、電力変換回路の性能が向上し、電力変換装置の出力を限界まで引き出すことができる。
パワー半導体チップが許容温度以下となる範囲での最大電力を向上させる手段として、パワー半導体チップで生じる発熱損失を低減する、パワー半導体チップが外部から受ける熱量を低減する、パワー半導体チップで生じた熱量を放熱し易くする、およびパワー半導体チップの温度を監視し許容温度になる寸前まで入力する電力を許容する等が挙げられる。
また、電力用半導体装置は、バスバー、リードフレーム、パワー半導体チップ等の様々な部材、およびこれらの部材の接続部を介して通電されるため、接続の低抵抗化と接続信頼性を確保することが求められる。例えば特許文献１では、電力用半導体装置の低抵抗化と接続信頼性の確保を目的として、半導体チップと板状のインナーリードとを予め導電性接合材を用いて接合させておき、この半導体チップを導電性接合材の再溶融開始温度より低い温度でリードフレームに実装している。
特開２０１４−７８６４６号公報
従来の電力用半導体装置では、金属製のインナーリードでパワー半導体チップの上面電極とリードフレームとを接続する際、リフロー装置等での熱処理により溶融したはんだがリードフレーム上で濡れ広がり、インナーリードの位置ずれが起こるという課題があった。位置ずれしたインナーリードがパワー半導体チップに干渉した場合、ショート故障が懸念される。
従来の電力用半導体装置においては、インナーリードの周囲に例えば５ｍｍ以上の空間を設けることにより、インナーリードの位置ずれによる周辺の電子部品との接触を回避していたが、そのために電力用半導体装置の小型化が阻害されていた。また、リードフレームにインナーリードを実装するための面積を確保するために、リードフレームのパワー半導体チップを搭載する領域の面積が狭くなり、パワー半導体チップの放熱面積が減少するという課題があった。その結果、パワー半導体チップの温度上昇を十分に抑制することができず、高出力の電力用半導体装置が得られないという課題があった。
なお、特許文献１に提示された方法では、リードフレーム上のはんだの濡れ広がりを防止することはできないため、インナーリードを実装するための面積を確保すると共に、インナーリードの周囲に空間を設ける必要がある。また、半導体チップとインナーリードとを予め接合する工程が必要であり、リフロー装置等での一括の熱処理による接合が行えないため、生産性が低下するという課題がある。
本発明は、上記のような課題を解消するためになされたものであり、インナーリードをリードフレームに接合する際のインナーリードの位置ずれを抑制し、小型で高出力な電力用半導体装置を得ることを目的とする。
本発明に係る電力用半導体装置は、電気的に独立した複数の領域を有するリードフレームと、リードフレームに搭載されたスイッチング可能なパワー半導体チップと、パワー半導体チップの上面電極とリードフレームとを電気的に接続している金属製のインナーリードと、少なくともリードフレームとインナーリードとを接合している導電性接合部材と、リードフレーム、パワー半導体チップ、およびインナーリードを覆う樹脂を備え、リードフレームのインナーリードが接合された領域に、インナーリードに沿って切り欠きが設けられているものである。
本発明によれば、リードフレームのインナーリードが接合される領域にインナーリードに沿って切り欠きを設けることにより、リードフレームとインナーリードの接合箇所で溶融した導電性接合部材が切り欠きまでしか濡れ広がらないため、インナーリードの位置ずれを抑制することができる。これにより、インナーリードとインナーリードに隣接する電子部品との距離を従来よりも小さくすることが可能となり、パワー半導体チップの放熱面積を確保することができるため、小型で高出力な電力用半導体装置が得られる。
本発明の実施の形態１に係る電力用半導体装置を示す平面図である。 本発明の実施の形態１に係る電力用半導体装置を示す断面図である。 本発明の実施の形態１に係る電力用半導体装置の一部を示す断面図である。 本発明の実施の形態１に係る電力用半導体装置のリードフレームに設けられた切り欠きを説明する図である。 本発明の実施の形態２に係る電力用半導体装置を示す平面図である。
実施の形態１．
以下に、本発明の実施の形態１に係る電力用半導体装置について、図面に基づいて説明する。図１は、本実施の形態１に係る電力用半導体装置を模式的に示す平面図、図２は、図１中、Ａ−Ａで示す部分の断面図、図３は、図１中、Ｂ−Ｂで示す部分の断面図である。なお、各図において、同一、相当部分には同一符号を付している。
本実施の形態１に係る電力用半導体装置１は、金属製のリードフレーム２、スイッチング可能なパワー半導体チップ３ａ、３ｂ、３ｃ、３ｄ（総称してパワー半導体チップ３と記す）、電流検出用の抵抗器４、導電性接合部材であるはんだ５、金属製の配線部材であるインナーリード６、およびこれらを覆うモールド樹脂８を備えている。
電力用半導体装置１を構成するリードフレーム２は、電気的に独立した複数の領域２１、２２、２３を有している。図１において、領域２１はＰ電位リード、領域２２はＡＣ電位リード、および領域２３はＮ電位リードである。領域２１には、３相交流回路の２個の上側パワー半導体チップであるパワー半導体チップ３ａ、３ｂが搭載され、２つの領域２２には、３相交流回路の下側パワー半導体チップであるパワー半導体チップ３ｃ、３ｄが各１個搭載されている。
また、パワー半導体チップ３ｃ、３ｄが搭載された２つの領域２２は、それぞれパワー半導体チップ３が搭載されていない２つの領域２２と、シャント抵抗等の抵抗器４により電気的に接続されている。パワー半導体チップ３が搭載されていない領域２２は、外部電極と接続される。
パワー半導体チップ３は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）であるが、これに限定されるものではなく、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）であってもよい。パワー半導体チップ３の基材には、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）等が用いられる。
パワー半導体チップ３は、チップ上面に、チップ上面電極であるソース電極の他、ゲート部およびゲート電極を備え、チップ下面にチップ下面電極を有している（いずれも図示省略）。パワー半導体チップ３のチップ上面電極は、リードフレーム２の該パワー半導体チップ３が搭載された領域とは別の領域と、インナーリード６により電気的に接続される。ゲート電極は、リードフレーム２の一部で構成されたゲート端子とワイヤボンドにより接続される。チップ上面電極とインナーリード６をはんだ５で接合する場合、チップ上面電極にはニッケル（Ｎｉ）めっきが施され、はんだ付け仕様となる。
リードフレーム２は、銅（Ｃｕ）やアルミニウム（Ａｌ）等を基材にした合金の板材に、エッチング加工またはプレス加工を施すことにより、配線パターン状に成形したものである。リードフレーム２の表面は、基材の金属が露出していてもよいし、少なくとも一部にめっき処理が施されていてもよい。
図２に示すように、リードフレーム２は、相対する主面の一方を実装面２ａ、他方を放熱面２ｂとし、実装面２ａにパワー半導体チップ３、インナーリード６、抵抗器４等が実装され、モールド樹脂８で封止された後、電気配線上不要な部分を除去される。これにより、リードフレーム２は切り離され、電気的に独立した領域２１、２２、２３が形成される。また、放熱面２ｂには、熱伝導率の高い絶縁性接着剤９を介してヒートシンク１０が接合される。
図３に示すように、パワー半導体チップ３ｄのチップ上面電極とインナーリード６、パワー半導体チップ３ｄのチップ下面電極とリードフレーム２の領域２２、およびインナーリード６とリードフレーム２の領域２３は、はんだ５により接合されている。また、抵抗器４とその両側の領域２２も、はんだ５により接合されている。
インナーリード６は、金属製の板材を配線部材形状に加工したものであり、パワー半導体チップ３またはリードフレーム２との接続部以外は、モールド樹脂８と接している。また、インナーリード６は、モールド樹脂８の内部に包括されるように配置されており、製造時に外部からインナーリード６を支える部分をもたない。インナーリード６の胴体部は、接続部よりもリードフレーム２から離れる方向に成形され、リードフレーム２との短絡を防止している。
また、インナーリード６の胴体部の断面積は、通電する電流の量によって決定される。本実施の形態１に係る電力用半導体装置１は、瞬間的に付加される電流まで含めると数Ａから数百Ａ程度まで通電することを想定している。インナーリード６の胴体部に、貫通穴またはくびれ部、あるいはそれら両方を設けることにより、インナーリード６の長手方向の熱抵抗を大きくし、パワー半導体チップ３間の熱の伝導を低減することができる。
電力用半導体装置１は、図４に示すように、リードフレーム２のインナーリード６が接合された領域２３に、インナーリード６の少なくとも一方の長手方向端面６ａに沿って切り欠き７が設けられている。この切り欠き７は、リフロー装置等での熱処理によってリードフレーム２の領域２３とインナーリード６との接合箇所で溶融したはんだが濡れ広がる面積を狭くするために設けられている。すなわち、溶融したはんだ５は、切り欠き７のリードフレーム端７ａまでしか濡れ広がることができない。
また、インナーリード６に対して切り欠き７と同じ側に電子部品（本実施の形態１では抵抗器４）が隣接して配置されており、インナーリード６と切り欠き７との距離は、インナーリード６と電子部品との距離よりも小さくなるように設定される。また、インナーリード６の長手方向端面６ａと切り欠き７のリードフレーム端７ａは、はんだ５の位置精度を考慮して０．５ｍｍ以上の間隔を有するよう設定される。図４に示すように、インナーリード６の長手方向端面６ａと切り欠き７との距離をＬ１、インナーリード６の長手方向端面６ａと長手方向端面６ａに隣接する電子部品との距離をＬ２とするとき、０．５ｍｍ≦Ｌ１＜Ｌ２を満たしている。
このような切り欠き７を設けることにより、実装時にインナーリード６の位置ずれが発生したとしても、インナーリード６の長手方向端面６ａは切り欠き７までしか移動しないため、インナーリード６は隣接する抵抗器４と接触しない。従来の電力用半導体装置においては、インナーリードの周囲に５ｍｍ以上の空間を設け、インナーリードの位置ずれによる周辺の電子部品との接触を回避していたが、そのために電力用半導体装置の小型化が阻害されていた。本実施の形態１では、切り欠き７を設けることにより、インナーリード６と抵抗器４の間隔を従来に比べて狭くすることが可能となり、Ｌ２≦５ｍｍとすることができる。
図４に示す例では、切り欠き７は直角三角形に形成されており、該直角三角形の斜辺であるリードフレーム端７ａがインナーリード６の長手方向端面６ａと平行に配置されている。ただし、切り欠き７の形状は、インナーリード６に沿った形状であればよく、四角形または細長いスリット状等、様々な形状にすることができる。また、図４では、インナーリード６の一方の長手方向端面６ａに沿って切り欠き７を設けているが、インナーリード６の両側の長手方向端面に隣接して電子部品が配置される場合、インナーリード６の両側の長手方向端面に沿って切り欠き７を設けてもよい。
なお、本実施の形態１では、Ｐ電位リードである領域２１に２個のパワー半導体チップ３ａ、３ｂを搭載し、ＡＣ電位リードである２つの領域２２にパワー半導体チップ３ｃ、３ｄを各１個搭載しているが、パワー半導体チップ３の数および配置はこれに限定されるものではない。Ｐ電位リードに２個以上のパワー半導体チップ３を搭載していてもよい。
また、本実施の形態１では、導電性接合部材としてはんだ５を用いたが、電力変換装置の使用時に温度変化等に起因したひずみが生じ、複数の接合箇所に耐久性の差が生じる場合は、接合箇所毎に異なる組成のはんだを使用してもよい。また、導電性接合部材ははんだ５に限定されるものではなく、導電性樹脂ペーストまたはシンタリングペースト等を用いることもできる。
以上のように、本実施の形態１によれば、リードフレーム２のインナーリード６が接合された領域２３に、インナーリード６に沿って切り欠き７を設けることにより、リードフレーム２とインナーリード６の接合箇所で溶融したはんだ５が切り欠き７のリードフレーム端７ａまでしか濡れ広がらないため、インナーリード６の位置ずれを抑制することができる。
また、インナーリード６と切り欠き７との距離Ｌ１を、インナーリード６と該インナーリード６に対し切り欠き７と同じ側に隣接して配置された電子部品との距離Ｌ２よりも小さくすることにより、インナーリード６が位置ずれした場合でも電子部品と接触しない。このため、インナーリード６と電子部品との距離を従来よりも小さくすることが可能となる。
また、インナーリード６と隣接する電子部品との間にインナーリード６の位置ずれを考慮した空間を設ける必要がなくなり、その分パワー半導体チップ３の放熱面積を確保することができるため、小型で高出力な電力用半導体装置１が得られる。さらに、新たな工程を追加することなく、従来と同様のリフロー装置等での一括の熱処理による接合を行うことができると共に、インナーリード６と周辺の電子部品との接触による不良を防止することができるため、生産性の向上が図られる。
実施の形態２．
図５は、本発明の実施の形態２に係る電力用半導体装置を模式的に示す平面図である。本実施の形態２に係る電力用半導体装置１Ａを構成するリードフレーム２は、電気的に独立した複数の領域２１、２２、２４、２５を有している。図５において、領域２１はＰ電位リード、領域２２および領域２５はＡＣ電位リード、領域２４はＮ電位リードである。
領域２２に搭載された半導体チップ３ｃ、３ｄのチップ上面電極は、それぞれインナーリード６により領域２４と電気的に接続されている。さらに、インナーリード６が接合された領域２４には、インナーリード６に隣接してパワー半導体チップ３ｅ、３ｆが搭載されている。パワー半導体チップ３ｅ、３ｆのチップ上面電極は、さらに別の領域２５とインナーリード６により電気的に接続されている。
本実施の形態２に係る電力用半導体装置１Ａの場合、領域２４に接合されたインナーリード６とパワー半導体チップ３ｅ、３ｆの干渉によるショート故障が懸念されるため、インナーリード６とパワー半導体チップ３ｅ、３ｆとの間に切り欠き７を設けている。これにより、インナーリード６の位置ずれが発生したとしても、インナーリード６は切り欠き７のリードフレーム端７ａまでしか移動しないため、インナーリード６は隣接するパワー半導体チップ３ｅ、３ｆと接触しない。
また、リードフレーム２のパワー半導体チップ３ｃ、３ｄが搭載された領域２２は、切り欠き７に対向し切り欠き７の内部に張り出した拡張部１２を有している。拡張部１２のリードフレーム端１２ａは、切り欠き７のリードフレーム端７ａに対し平行に設けられている。このような拡張部１２を設けることにより、パワー半導体チップ３ｃ、３ｄが搭載された領域２２の面積が広くなるため、パワー半導体チップ３ｃ、３ｄの放熱面積が拡大し、温度上昇が抑制される。なお、電力用半導体装置１Ａのその他の構成については、上記実施の形態１と同様であるので説明を省略する。
図５に示す例では、切り欠き７は三角形に形成されており、該三角形の一辺となるリードフレーム端７ａがインナーリード６の長手方向端面６ａと平行に配置されている。ただし、切り欠き７の形状は、インナーリード６に沿った形状であればよく、四角形または細長いスリット状等、様々な形状にすることができる。
本実施の形態２によれば、同じ領域２４に搭載されたインナーリード６とパワー半導体チップ３ｅ、３ｆとの間に切り欠き７を設けることにより、リードフレーム２とインナーリード６の接合箇所で溶融したはんだ５が切り欠き７のリードフレーム端７ａまでしか濡れ広がらないため、インナーリード６の位置ずれを抑制することができる。このため、インナーリード６とパワー半導体チップ３ｅ、３ｆとの距離を従来よりも小さくすることができる。
また、インナーリード６が位置ずれした場合でもパワー半導体チップ３ｅ、３ｆと接触しないため、インナーリード６とパワー半導体チップ３ｅ、３ｆの干渉によるショート故障を防ぐことができる。さらに、パワー半導体チップ３ｃ、３ｄが搭載された領域２２に、切り欠き７と対向する拡張部１２を設けることにより、パワー半導体チップ３ｃ、３ｄの放熱面積が拡大し、温度上昇を抑制することができる。
これらのことから、本実施の形態２によれば、小型で高出力な電力用半導体装置１Ａが得られる。なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
本発明は、電力変換回路を構成する電力用半導体装置として利用することができる。
１、１Ａ 電力用半導体装置、２ リードフレーム、２ａ 実装面、２ｂ 放熱面、３、３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ パワー半導体チップ、４ 抵抗器、５ はんだ、６ インナーリード、６ａ 長手方向端面、７ 切り欠き、７ａ リードフレーム端、８ モールド樹脂、９ 絶縁性接着剤、１０ ヒートシンク、１２ 拡張部、１２ａ リードフレーム端、２１、２２、２３、２４、２５ 領域

Claims (9)

  1. 電気的に独立した複数の領域を有するリードフレームと、前記リードフレームに搭載されたスイッチング可能なパワー半導体チップと、前記パワー半導体チップの上面電極と前記リードフレームとを電気的に接続している金属製のインナーリードと、少なくとも前記リードフレームと前記インナーリードとを接合している導電性接合部材と、前記リードフレーム、前記パワー半導体チップ、および前記インナーリードを覆う樹脂を備え、
    前記リードフレームの前記インナーリードが接合された領域に、前記インナーリードに沿って切り欠きが設けられていることを特徴とする電力用半導体装置。
  2. 前記インナーリードに対し前記切り欠きと同じ側に隣接して配置された電子部品を備え、前記インナーリードと前記切り欠きとの距離は、前記インナーリードと前記電子部品との距離よりも小さいことを特徴とする請求項１記載の電力用半導体装置。
  3. 前記リードフレームの前記パワー半導体チップが搭載された領域は、前記切り欠きに対向し前記切り欠きの内部に張り出した拡張部を有することを特徴とする請求項１または請求項２に記載の電力用半導体装置。
  4. 前記切り欠きは、前記インナーリードの少なくとも一方の長手方向端面に沿って設けられていることを特徴とする請求項１から請求項３のいずれか一項に記載の電力用半導体装置。
  5. 前記切り欠きは、直角三角形に形成されており、該直角三角形の斜辺が前記インナーリードの前記長手方向端面と平行に配置されることを特徴とする請求項４記載の電力用半導体装置。
  6. 前記インナーリードの前記長手方向端面と前記切り欠きとの距離をＬ１、前記インナーリードの前記長手方向端面と前記長手方向端面に隣接する電子部品との距離をＬ２とするとき、０．５ｍｍ≦Ｌ１＜Ｌ２であることを特徴とする請求項４または請求項５に記載の電力用半導体装置。
  7. 前記インナーリードの前記長手方向端面と前記長手方向端面に隣接する電子部品との距離をＬ２とするとき、Ｌ２≦５ｍｍであることを特徴とする請求項４から請求項６のいずれか一項に記載の電力用半導体装置。
  8. 前記電子部品は、電流検出用抵抗器であることを特徴とする請求項６または請求項７に記載の電力用半導体装置。
  9. 前記リードフレームの前記インナーリードが接合された領域に、前記インナーリードと接続されている前記パワー半導体チップとは別のパワー半導体チップが前記インナーリードに隣接して搭載され、前記インナーリードと前記別のパワー半導体チップとの間に前記切り欠きが設けられていることを特徴とする請求項１から請求項４のいずれか一項に記載の電力用半導体装置。
JP2017205800A 2017-10-25 2017-10-25 電力用半導体装置 Active JP6366806B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017205800A JP6366806B1 (ja) 2017-10-25 2017-10-25 電力用半導体装置
US15/909,438 US11101199B2 (en) 2017-10-25 2018-03-01 Power semiconductor device
DE102018210724.6A DE102018210724A1 (de) 2017-10-25 2018-06-29 Leistungshalbleitereinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017205800A JP6366806B1 (ja) 2017-10-25 2017-10-25 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP6366806B1 true JP6366806B1 (ja) 2018-08-01
JP2019079935A JP2019079935A (ja) 2019-05-23

Family

ID=63036797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017205800A Active JP6366806B1 (ja) 2017-10-25 2017-10-25 電力用半導体装置

Country Status (3)

Country Link
US (1) US11101199B2 (ja)
JP (1) JP6366806B1 (ja)
DE (1) DE102018210724A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220319965A1 (en) * 2019-08-09 2022-10-06 Rohm Co., Ltd. Semiconductor Device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6367260U (ja) * 1986-10-21 1988-05-06
JP2002198484A (ja) * 2000-10-16 2002-07-12 Siliconix (Taiwan) Ltd ダイパッドにスロットを有するリードフレーム
US20070166877A1 (en) * 2006-01-18 2007-07-19 Ralf Otremba Electronic component and method for its assembly
JP2014078646A (ja) * 2012-10-12 2014-05-01 Panasonic Corp パワーモジュールとその製造方法
JP2016143693A (ja) * 2015-01-30 2016-08-08 株式会社ジェイデバイス 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
TWI382503B (zh) * 2009-02-27 2013-01-11 Advanced Semiconductor Eng 四方扁平無引腳封裝
US9117688B2 (en) * 2011-04-18 2015-08-25 Mitsubishi Electric Corporation Semiconductor device, inverter device provided with semiconductor device, and in-vehicle rotating electrical machine provided with semiconductor device and inverter device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6367260U (ja) * 1986-10-21 1988-05-06
JP2002198484A (ja) * 2000-10-16 2002-07-12 Siliconix (Taiwan) Ltd ダイパッドにスロットを有するリードフレーム
US20070166877A1 (en) * 2006-01-18 2007-07-19 Ralf Otremba Electronic component and method for its assembly
JP2014078646A (ja) * 2012-10-12 2014-05-01 Panasonic Corp パワーモジュールとその製造方法
JP2016143693A (ja) * 2015-01-30 2016-08-08 株式会社ジェイデバイス 半導体装置

Also Published As

Publication number Publication date
US11101199B2 (en) 2021-08-24
DE102018210724A1 (de) 2019-04-25
JP2019079935A (ja) 2019-05-23
US20190122966A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
US9159715B2 (en) Miniaturized semiconductor device
JP6261642B2 (ja) 電力半導体装置
JP2007184525A (ja) 電子機器装置
JP2007234690A (ja) パワー半導体モジュール
CN104103611B (zh) 加压加热接合结构及加压加热接合方法
JPWO2019064775A1 (ja) 半導体装置およびその製造方法
JP6305176B2 (ja) 半導体装置及び製造方法
US11071212B2 (en) Semiconductor device manufacturing method
JP6260566B2 (ja) 回路構成体
JP2005116702A (ja) パワー半導体モジュール
JP6366806B1 (ja) 電力用半導体装置
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP5579148B2 (ja) 電力用半導体装置
KR102020070B1 (ko) 전력반도체 모듈 및 전력반도체 모듈의 제조 방법
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP2011023748A (ja) 電子機器装置
JP2016174034A (ja) 半導体パワーモジュール
JP2017073406A (ja) 電極リードおよび半導体装置
CN113056813B (zh) 半导体装置
JP5418654B2 (ja) 半導体装置
JP2021027146A (ja) 半導体装置
JP2015149363A (ja) 半導体モジュール
JP5734493B2 (ja) 電力用半導体装置
WO2021220357A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180703

R151 Written notification of patent or utility model registration

Ref document number: 6366806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250