JP2015115464A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015115464A
JP2015115464A JP2013256494A JP2013256494A JP2015115464A JP 2015115464 A JP2015115464 A JP 2015115464A JP 2013256494 A JP2013256494 A JP 2013256494A JP 2013256494 A JP2013256494 A JP 2013256494A JP 2015115464 A JP2015115464 A JP 2015115464A
Authority
JP
Japan
Prior art keywords
potential
terminal
metal member
switching element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013256494A
Other languages
English (en)
Other versions
JP6125984B2 (ja
Inventor
卓矢 門口
Takuya Kadoguchi
卓矢 門口
敬洋 平野
Takahiro Hirano
敬洋 平野
新 原田
Arata Harada
新 原田
知巳 奥村
Tomomi Okumura
知巳 奥村
啓太 福谷
Keita Fukutani
啓太 福谷
雅由 西畑
Masayoshi Nishihata
雅由 西畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2013256494A priority Critical patent/JP6125984B2/ja
Priority to TW103141786A priority patent/TWI545705B/zh
Priority to CN201480067494.3A priority patent/CN105814686B/zh
Priority to US15/103,594 priority patent/US20160315037A1/en
Priority to DE112014005622.7T priority patent/DE112014005622T5/de
Priority to PCT/IB2014/002704 priority patent/WO2015087136A1/en
Publication of JP2015115464A publication Critical patent/JP2015115464A/ja
Application granted granted Critical
Publication of JP6125984B2 publication Critical patent/JP6125984B2/ja
Priority to US16/239,796 priority patent/US11545419B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】高電位側の電位を持つ部位と低電位側の電位を持つ部位との間の短絡の可能性を低減すること。
【解決手段】半導体装置は、第１スイッチング素子（２０）と、第２スイッチング素子（３０）と、第１金属部材（５０）と、第２金属部材（５４）と、高電位側の電位を持つ第１端子（４０）と、低電位側の電位を持つ第２端子（４２）と、中点電位を持つ第３端子（４４）と、樹脂部（６６）とを備え、前記第１端子と同電位となる部分を第１電位部（Ｐ）、前記第２端子と同電位となる部分を第２電位部（Ｎ）、及び、前記第３端子と同電位となる部分を第３電位部（Ｏ）としたとき、前記第１電位部と前記第２電位部との間の第１沿面距離は、前記第１電位部と前記第３電位部との間の第２沿面距離、及び、前記第２電位部と前記第３電位部との間の第３沿面距離のうちの最小値よりも長い。
【選択図】図６

Description

本開示は、半導体装置に関する。
従来から、第１の半導体素子の下面側の電極と電気的に接続される第１の厚板部と、第１の半導体素子と並列に配置された第２の半導体の下面側の電極と接続される第２の厚板部と、第１の半導体素子の上面側の電極と接続される第３の厚板部と、第２の半導体素子の上面側の電極と接続される第４の厚板部と、第２の厚板部に設けられる第１の薄板部と、第３の厚板部に設けられる第２の薄板部とを有し、第１の薄板部と第２の薄板部とが、固着されて電気的に接続されている半導体装置が知られている（例えば、特許文献１参照）。
特開2012-235081号公報
ところで、この種の半導体装置では、半導体素子等が樹脂により封止される。樹脂部から露出する端子は、上下アームの高電位側の電位を持つ第１端子と、上下アームの低電位側の電位を持つ第２端子と、上下アームの中点電位を持つ第３端子とを含む。かかる構成においては、高電位側の電位を持つ部位（例えば、第１端子）と低電位側の電位を持つ部位(例えば、第２端子）との間で短絡が生じないようにすることが有用である。
そこで、本開示は、高電位側の電位を持つ部位と低電位側の電位を持つ部位との間の短絡の可能性を低減することができる半導体装置の提供を目的とする。
本開示の一局面によれば、第１方向で両側に電極を有し、上下アームの上アームを形成する第１スイッチング素子と、
前記第１スイッチング素子に対して第２方向に並んで配置され、前記第１方向で両側に電極を有し、前記上下アームの下アームを形成する第２スイッチング素子と、
前記第１スイッチング素子における前記第１方向で第１側の電極に電気的に接続される第１金属部材と、
前記第２スイッチング素子における前記第１方向で第１側の電極に電気的に接続される第２金属部材と、
前記上下アームの高電位側の電位を持つ第１端子と、
前記上下アームの低電位側の電位を持つ第２端子と、
前記上下アームの中点電位を持つ第３端子と、
前記第１スイッチング素子、前記第２スイッチング素子、前記第１金属部材の少なくとも一部、前記第２金属部材の少なくとも一部、前記第１端子の一部、前記第２端子の一部、及び、前記第３端子の一部を一体的に覆う樹脂部とを備え、
前記第１端子と同電位となる部分を第１電位部、前記第２端子と同電位となる部分を第２電位部、及び、前記第３端子と同電位となる部分を第３電位部としたとき、前記樹脂部の表面に沿った前記第１電位部と前記第２電位部との間の第１沿面距離は、前記樹脂部の表面に沿った前記第１電位部と前記第３電位部との間の第２沿面距離、及び、前記樹脂部の表面に沿った前記第２電位部と前記第３電位部との間の第３沿面距離のうちの最小値よりも長い、半導体装置が提供される。
本開示によれば、高電位側の電位を持つ部位と低電位側の電位を持つ部位との間の短絡の可能性を低減することができる半導体装置が得られる。
一実施例（第１実施例）による半導体装置を示す上面図である。 図１の半導体装置において樹脂部を省略した図である。 図２のＩＶ−ＩＶ線に沿う断面図である。 図２のＶ−Ｖ線に沿う断面図である。 高電位電源端子及び低電位電源端子間における磁束相殺の原理を概略的に示す図である。 図１の半導体装置における各沿面距離の関係を示す図である。 第１実施例に対する変形例による半導体装置を示す図である。 第１実施例に対する他の変形例による半導体装置を示す図である。 第１実施例に対する他の変形例による半導体装置を示す上面図である。 第１実施例に対する他の変形例による半導体装置を示す上面図である。 第１実施例に対する他の変形例による半導体装置を示す上面図である。 第１実施例に対する他の変形例による半導体装置を示す上面図である。 第１実施例に対する他の変形例による半導体装置を示す上面図である。 第２実施例による半導体装置を示す図である。 第２実施例に対する他の変形例による半導体装置を示す上面図である。 第３実施例による半導体装置１３を示す図である。 第３実施例に対する他の変形例による半導体装置を示す上面図である。
以下、添付図面を参照しながら各実施例について詳細に説明する。
図１は、一実施例（第１実施例）による半導体装置１０を示す上面図である。図２は、図１の半導体装置において樹脂部を省略した図である。図３は、図１のＩＶ−ＩＶ線に沿う断面図である。図４は、図１のＶ−Ｖ線に沿う断面図である。
半導体装置１０は、典型的には、ハイブリッド車や電気自動車における走行モータ駆動用のインバータやコンバータのような電力変換装置で使用される。但し、半導体装置１０は、車両における他の用途（例えば、電動ステアリング装置用）で使用されてよいし、車両用以外の用途（例えば、他の電動装置の電源装置等）に使用されてもよい。
以下の説明においては、便宜上、ＩＧＢＴ素子（Insulated Gate Bipolar Transistor）の厚み方向をＺ方向とする。また、Ｚ方向に直交し、上下アームを構成する２つのＩＧＢＴ素子の並び方向をＸ方向とする。また、Ｘ方向及びＺ方向の双方に直交する方向をＹ方向とする。また、以下の説明では、便宜上、Ｚ方向が上下方向に対応し、第１ヒートシンク５０に対して第１ターミナル６０が存在する側を"上側"とするが、半導体装置１０の搭載向きは任意である。
半導体装置１０は、ＩＧＢＴ素子２０，３０、ＦＷＤ（Free Wheel Diode）２８，３８、高電位電源端子４０、低電位電源端子４２、出力端子４４、及び、ゲート端子４６ｇを含む制御端子４６を備える。更に、半導体装置１０は、図１乃至図４に示すように、４つのヒートシンク５０，５２，５４，５６と、継手部５８と、２つのターミナル６０，６２と、半田６４と、樹脂部６６とを備える。
ＩＧＢＴ素子２０及びＦＷＤ２８は、上下アームの上アームを形成し、ＩＧＢＴ素子３０及びＦＷＤ３８は、同上下アームにおける下アームを形成する。
ＩＧＢＴ素子２０は、図２及び図３に示すように、下面側にコレクタ電極２２を有し、上面側にエミッタ電極２４及びゲート電極２６を有する。
ＩＧＢＴ素子２０の下面側には、第１ヒートシンク５０が配置される。第１ヒートシンク５０の上側の表面５０ａには、半田６４を介して、ＩＧＢＴ素子２０のコレクタ電極２２が電気的且つ機械的に接続される。尚、図２に示す例では、第１ヒートシンク５０の上側の表面５０ａには、ＦＷＤ素子２８のカソード電極も接続される。
第１ヒートシンク５０は、図２に示すように、略矩形の金属板の形態であり、矩形の一辺から、Ｙ方向に延在する高電位電源端子４０が設けられる。第１ヒートシンク５０は、高電位電源端子４０等と共に単一の異形リードフレームにより形成されてよい。或いは、高電位電源端子４０は、第１ヒートシンク５０とは別体に形成され、第１ヒートシンク５０に取り付けられてもよい。高電位電源端子４０は、第１ヒートシンク５０を介してＩＧＢＴ素子２０及びＦＷＤ素子２８に電気的に接続される。尚、高電位電源端子４０の一部は、図２に示すように、樹脂部６６の側面（Ｙ方向を法線とする側面）から外部に引き出される。
第１ヒートシンク５０の下側の表面５０ｂは、図３及び図４に示すように、樹脂部６６の下側の表面６６ａから露出される。これにより、ＩＧＢＴ素子２０及びＦＷＤ素子２８で生じた熱を、第１ヒートシンク５０の表面５０ｂから外部に放熱することができる。尚、図３に示す例では、第１ヒートシンク５０の下側の表面５０ｂは、樹脂部６６の下側の表面６６ａと面一であるが、Ｚ方向にオフセットを有してもよい。
ＩＧＢＴ素子２０の上面側には、Ｚ方向でゲート電極２６とは重ならないがエミッタ電極２４と対向する態様で、第１ターミナル６０が配置される。第１ターミナル６０は、平らな金属板（金属ブロック）の形態であるが、曲げ加工部を備える形態であってもよい。第１ターミナル６０の下側の表面は、半田６４を介してＩＧＢＴ素子２０のエミッタ電極２４と電気的且つ機械的に接続される。尚、第１ターミナル６０の下側の表面には、ＦＷＤ素子２８のアノード電極も接続される。第１ターミナル６０は、ＩＧＢＴ素子２０及びＦＷＤ素子２８と第２ヒートシンク５２とを電気的に接続するための中継機能と共に、ゲート電極２６にワイヤボンディングを行うための高さを確保する機能を有する。
ゲート電極２６は、ボンディングワイヤ４８を介して、上アームに係る制御端子４６のうちのゲート端子４６ｇと接続される。上アームに係る制御端子４６は、第１ヒートシンク５０及び高電位電源端子４０等と共に単一の異形リードフレームにより形成されてよい。上アームに係る制御端子４６は、ゲート端子４６ｇに加えて、温度測定ダイオードやセンスエミッタ等に接続される端子を含んでよい。上アームに係る制御端子４６は、図１及び図２に示すように、樹脂部６６における高電位電源端子４０の引き出し側とは反対側の側面（Ｙ方向を法線とする側面）から外部に引き出される。
第１ターミナル６０の上側の表面には、第２ヒートシンク５２が配置される。第２ヒートシンク５２の下側の表面５２ａは、半田６４を介して第１ターミナル６０の上側の表面に電気的且つ機械的に接続される。これにより、第２ヒートシンク５２は、第１ターミナル６０を介して、ＩＧＢＴ素子２０のエミッタ電極２４及びＦＷＤ素子２８のアノード電極と電気的に接続される。
第２ヒートシンク５２は、略矩形の金属板の形態であり、上面視（Ｚ方向下向きのビュー）で、大部分が第１ヒートシンク５０と重なる態様で配置される。図２に示すように、第２ヒートシンク５２は、第１ヒートシンク５０の外形と略同じ矩形形状を有する。第２ヒートシンク５２の上側の表面５２ｂは、樹脂部６６の上側の表面６６ｂから露出される。これにより、ＩＧＢＴ素子２０及びＦＷＤ素子２８で生じた熱を、第１ターミナル６０を介して、第２ヒートシンク５２の表面５２ｂから外部に放熱することができる。尚、図３及び図４に示す例では、第２ヒートシンク５２の上側の表面５２ｂは、樹脂部６６の上側の表面６６ｂと面一であるが、Ｚ方向にオフセットを有してもよい。
第２ヒートシンク５２には、継手部５８の一要素である第１継手部５８ａが一体的に設けられる。但し、第１継手部５８ａは、第２ヒートシンク５２とは別体に形成され、第２ヒートシンク５２に取り付けられてもよい。第１継手部５８ａは、ＩＧＢＴ素子３０側に向かってＸ方向に延在する。
ＩＧＢＴ素子３０は、図２及び図３に示すように、下面側にコレクタ電極３２を有し、上面側にエミッタ電極３４及びゲート電極３６を有する。ＩＧＢＴ素子３０は、ＩＧＢＴ素子２０に対してＸ方向に並んで配置される。尚、図３に示す例では、ＩＧＢＴ素子３０は、ＩＧＢＴ素子２０に対してＹ方向にオフセットしない関係で配置されているが、Ｙ方向にオフセットを有してもよい。
ＩＧＢＴ素子３０の下面側には、第３ヒートシンク５４が配置される。第３ヒートシンク５４の上側の表面５４ａには、半田６４を介して、ＩＧＢＴ素子３０のコレクタ電極３２が電気的且つ機械的に接続される。尚、図２に示す例では、第３ヒートシンク５４の上側の表面５４ａには、ＦＷＤ素子３８のカソード電極も接続される。
第３ヒートシンク５４は、図２に示すように、略矩形の金属板の形態であり、矩形の一辺から、Ｙ方向に延在する出力端子４４が設けられる。第３ヒートシンク５４は、出力端子４４等と共に単一の異形リードフレームにより形成されてよい。或いは、出力端子４４は、第３ヒートシンク５４とは別体に形成され、第３ヒートシンク５４に取り付けられてもよい。出力端子４４は、第３ヒートシンク５４を介してＩＧＢＴ素子３０及びＦＷＤ素子３８に電気的に接続される。尚、出力端子４４の一部は、図２に示すように、樹脂部６６の側面（Ｙ方向を法線とする側面）から外部に引き出される。出力端子４４が引き出される樹脂部６６の側面は、高電位電源端子４０が引き出される樹脂部６６の側面と同じである。
第３ヒートシンク５４の下側の表面５４ｂは、図３及び図４に示すように、樹脂部６６の下側の表面６６ａから露出される。これにより、ＩＧＢＴ素子３０及びＦＷＤ素子３８で生じた熱を、第３ヒートシンク５４の表面５４ｂから外部に放熱することができる。尚、図３及び図４に示す例では、第３ヒートシンク５４の下側の表面５４ｂは、樹脂部６６の下側の表面６６ａと面一であるが、Ｚ方向にオフセットを有してもよい。
第３ヒートシンク５４には、継手部５８の一要素である第２継手部５８ｂが一体的に設けられる。但し、第２継手部５８ｂは、第３ヒートシンク５４とは別体に形成され、第３ヒートシンク５４に取り付けられてもよい。図３に示す例では、第２継手部５８ｂは、第４ヒートシンク５６の下側の表面５６ａに向かって上方向に延在するとともに、ＩＧＢＴ素子２０側に向かってＸ方向に延在する。第２継手部５８ｂは、図３に示すように、半田６４を介して第１継手部５８ａに電気的且つ機械的に接続される。第２継手部５８ｂ及び第１継手部５８ａは、Ｘ方向で第２ヒートシンク５２と第３ヒートシンク５４との間に形成され、Ｘ方向で第２ヒートシンク５２と第３ヒートシンク５４との間で互いに電気的且つ機械的に接続される。
ＩＧＢＴ素子３０の上面側には、Ｚ方向でゲート電極３６とは重ならないがエミッタ電極３４と対向する態様で、第２ターミナル６２が配置される。第２ターミナル６２は、平らな金属板（金属ブロック）の形態であるが、曲げ加工部を備える形態であってもよい。第２ターミナル６２の下側の表面は、半田６４を介してＩＧＢＴ素子３０のエミッタ電極３４と電気的且つ機械的に接続される。尚、第２ターミナル６２の下側の表面には、ＦＷＤ素子３８のアノード電極も接続される。第２ターミナル６２は、ＩＧＢＴ素子３０及びＦＷＤ素子３８と第４ヒートシンク５６とを電気的に接続するための中継機能と共に、ゲート電極３６にワイヤボンディングを行うための高さを確保する機能を有する。
ゲート電極３６は、ボンディングワイヤ４８を介して、下アームに係る制御端子４６のうちのゲート端子４６ｇと接続される。下アームに係る制御端子４６は、第３ヒートシンク５４及び出力端子４４等と共に単一の異形リードフレームにより形成されてよい。下アームに係る制御端子４６は、ゲート端子４６ｇに加えて、温度測定ダイオードやセンスエミッタ等に接続される端子を含んでよい。下アームに係る制御端子４６は、図１及び図２に示すように、樹脂部６６における高電位電源端子４０の引き出し側とは反対側の側面（Ｙ方向を法線とする側面）から外部に引き出される。
第２ターミナル６２の上側の表面には、第４ヒートシンク５６が配置される。第４ヒートシンク５６の下側の表面５６ａは、半田６４を介して第２ターミナル６２の上側の表面に電気的且つ機械的に接続される。これにより、第４ヒートシンク５６は、第２ターミナル６２を介して、ＩＧＢＴ素子３０のエミッタ電極３４及びＦＷＤ素子３８のアノード電極と電気的に接続される。
第４ヒートシンク５６は、略矩形の金属板の形態であり、上面視（Ｚ方向下向きのビュー）で、大部分が第３ヒートシンク５４と重なる態様で配置される。図２に示すように、第４ヒートシンク５６は、第３ヒートシンク５４の外形と略同じ矩形形状を有する。第４ヒートシンク５６の上側の表面５６ｂは、樹脂部６６の上側の表面６６ｂから露出される。これにより、ＩＧＢＴ素子３０及びＦＷＤ素子３８で生じた熱を、第２ターミナル６２を介して、第４ヒートシンク５６の表面５６ｂから外部に放熱することができる。尚、図３及び図４に示す例では、第４ヒートシンク５６の上側の表面５６ｂは、樹脂部６６の上側の表面６６ｂと面一であるが、Ｚ方向にオフセットを有してもよい。
第４ヒートシンク５６は、表面５６ａ，５６ｂを画成する本体部５６ｃと、本体部５６ｃの側面からＩＧＢＴ素子２０側に向かってＸ方向に延在する延設部５６ｄとを含む。延設部５６ｄは、本体部５６ｃと一体的に形成される。但し、延設部５６ｄは、本体部５６ｃとは別体に形成され、本体部５６に取り付けられてもよい。延設部５６ｄは、継手部５８と同様、Ｘ方向で第４ヒートシンク５６の本体部５６ｃと第２ヒートシンク５２（第１継手部５８ａを除く本体部）の間に形成される。但し、延設部５６ｄは、継手部５８と干渉しないように、継手部５８に対してＹ方向でオフセットを有する。
低電位電源端子４２は、第４ヒートシンク５６と電気的に接続される。具体的には、低電位電源端子４２は、図４に示すように、第４ヒートシンク５６の延設部５６ｄに半田６４を介して電気的且つ機械的に接続される。低電位電源端子４２は、第３ヒートシンク５４、出力端子４４、及び、下アームに係る制御端子４６等と共に単一の異形リードフレームにより形成されてよい。低電位電源端子４２の一部は、図２に示すように、樹脂部６６の側面（Ｙ方向を法線とする側面）から外部に引き出される。低電位電源端子４２が引き出される樹脂部６６の側面は、高電位電源端子４０及び出力端子４４が引き出される樹脂部６６の側面と同じである。
低電位電源端子４２は、Ｘ方向において、第４ヒートシンク５６の本体部５６ｃと第２ヒートシンク５２（第１継手部５８ａを除く本体部）の間の領域７０、即ち、延設部５６ｄが設けられる領域７０に配置される。これにより、高電位電源端子４０、低電位電源端子４２、及び出力端子４４は、図２に示すように、低電位電源端子４２がＸ方向で出力端子４４と高電位電源端子４０との間に位置する位置関係で配置される。図示の例では、低電位電源端子４２の全体が、第４ヒートシンク５６の本体部５６ｃと第２ヒートシンク５２（第１継手部５８ａを除く本体部）の間の領域に配置される。
樹脂部６６は、ＩＧＢＴ素子２０，３０、ＦＷＤ素子２８，３８、高電位電源端子４０の一部、低電位電源端子４２の一部、出力端子４４の一部、制御端子４６の一部、各ヒートシンク５０，５２，５４，５６における表面５０ｂ、５２ｂ、５４ｂ、５６ｂを除く部分、継手部５８、及び各ターミナル６０，６２を一体的に封止する。図示の例では、樹脂部６６は、略直方体の外形に形成される。尚、上述の如く、高電位電源端子４０、低電位電源端子４２、及び出力端子４４は、図２に示すように、樹脂部６６の側面からＹ方向に引き出される。樹脂部６６の側面における高電位電源端子４０、低電位電源端子４２、及び出力端子４４の引き出し位置は、Ｚ方向の任意の位置であってよいが、例えば、樹脂部６６の側面におけるＺ方向の中央付近であってよい（図６（Ｃ）参照）。
このように構成される半導体装置１０は、上下アームを形成する２つのＩＧＢＴ素子２０，３０を一体的に含む（単一の樹脂部６６内に含む）所謂２ｉｎ１パッケージである。また、各ＩＧＢＴ素子２０，３０のＺ方向の両側にヒートシンク５０，５２，５４，５６が配置され、ＩＧＢＴ素子２０，３０の熱をＺ方向の両側から放熱することができ、放熱性が良好な構成である。
また、高電位電源端子４０及び低電位電源端子４２は、Ｘ方向で隣接して（間に出力端子４４を介さずに）配置されるので、Ｘ方向で高電位電源端子４０及び低電位電源端子４２の間に出力端子４４が配置される構成に比べて、Ｘ方向で高電位電源端子４０及び低電位電源端子４２の間の距離を短くできる。これにより、ＩＧＢＴ素子２０，３０のスイッチング時に生じるサージ電圧を低減することができる。具体的には、図５に示すように、高電位電源端子４０及び低電位電源端子４２に流れる電流の方向は逆であるので、高電位電源端子４０及び低電位電源端子４２を近接して配置した場合には、磁束を打ち消しあう効果を高めることができる。これにより、寄生インダクタンスが低減されるので、サージ電圧を低減することができる。
また、第１ヒートシンク５０、第３ヒートシンク５４、高電位電源端子４０、低電位電源端子４２、出力端子４４、及び、上下アームに係る制御端子４６は、単一の異形リードフレームを用いて形成することができるので、生産性が良好な構成となる。但し、製造方法に任意である。
また、Ｘ方向で領域７０を利用して、継手部５８により、ＩＧＢＴ素子２０のエミッタ電極２４及びＦＷＤ素子２８のアノード電極とＩＧＢＴ素子３０のコレクタ電極３２及びＦＷＤ素子３８のカソード電極とをそれぞれ接続する。また、低電位電源端子４２は、継手部５８が利用するスペース（領域７０）を利用して配置することができる。これにより、Ｘ方向の小型化が可能な構成となる。
図６は、半導体装置１０における各沿面距離の関係を示す図であり、（Ａ）は、上側から視た平面図を示し、（Ｂ）は、下側から視た平面図を示し、（Ｃ）は、上側から視た斜視図を示す。
本実施例では、各沿面距離は、次のような関係を満たすように設定される。半導体装置１０における樹脂部６６で封止されていない導体部位（即ち、樹脂部６６から露出する導体部位）のうちの、高電位電源端子４０と同電位となる部分を第１電位部Ｐ、低電位電源端子４２と同電位となる部分を第２電位部Ｎ、及び、出力端子４４と同電位となる部分を第３電位部Ｏとしたとき、第１電位部Ｐと第２電位部Ｎとの間の第１沿面距離Ｌ１、Ｌ６、Ｌ７は、第１電位部Ｐと第３電位部Ｏとの間の第２沿面距離Ｌ３、Ｌ９よりも長く、又は、第２電位部Ｎと第３電位部Ｏとの間の第３沿面距離Ｌ２、Ｌ４、Ｌ５、Ｌ８よりも長い。即ち、Ｌ１、Ｌ６、Ｌ７のうちの最小値は、Ｌ３、Ｌ９、Ｌ２、Ｌ４、Ｌ５、Ｌ８のうちの最小値よりも大きい。但し、各沿面距離は、下限値（例えば、ＪＩＳ規定に基づく最小沿面距離）以上になるように設定される。尚、図６（Ａ）及び（Ｂ）において、Ｌ１，Ｌ３，Ｌ４等は平面的に示されているが、実際には、図６（Ｃ）に示すように、樹脂部６６の２面（上側の表面と側面）に沿った距離である。
従って、本実施例によれば、第１電位部Ｐと第２電位部Ｎとの間よりも、第１電位部Ｐと第３電位部Ｏとの間又は第２電位部Ｎと第３電位部Ｏとの間の方が、沿面距離が短いため、樹脂部６６の劣化による絶縁性能が悪くなった場合でも、第１電位部Ｐと第２電位部Ｎとの間の短絡（上下アームの短絡）の可能性を低減することができる。即ち、樹脂部６６の劣化による絶縁性能が悪くなった場合でも、第１電位部Ｐと第２電位部Ｎとの間が短絡するよりも先に、第１電位部Ｐと第３電位部Ｏとの間（例えば、ＩＧＢＴ素子２０のコレクタ−エミッタ間）又は第２電位部Ｎと第３電位部Ｏとの間（例えば、ＩＧＢＴ素子３０のコレクタ−エミッタ間）を短絡させることができる。尚、第１電位部Ｐと第３電位部Ｏとの間又は第２電位部Ｎと第３電位部Ｏとの間が短絡した場合（即ちコレクタ−エミッタ間の短絡が発生した場合）は、保護機能が働き、上下アームの短絡を防止することが可能である。例えば、第１電位部Ｐと第３電位部Ｏとの間が短絡した場合は、ＩＧＢＴ素子３０がオフに維持され、上下アームの短絡が防止される。また、第２電位部Ｎと第３電位部Ｏとの間が短絡した場合は、ＩＧＢＴ素子２０がオフに維持され、上下アームの短絡が防止される。
図７は、第１実施例に対する変形例による半導体装置１０Ａを示す図であり、（Ａ）は、上面図であり、（Ｂ）は、断面図である。
半導体装置１０Ａは、上述した第１実施例による半導体装置１０に対して、第２ヒートシンク５２の全体及び第４ヒートシンク５６の全体が樹脂部６６内に封止されている点が異なる。この場合は、第２ヒートシンク５２及び第４ヒートシンク５６に係る沿面距離（図６におけるＬ１、Ｌ２等）は発生しないので、考慮されないことになる。
尚、図７に示す例では、第２ヒートシンク５２及び第４ヒートシンク５６は、実質的にバスバとして機能する（実質的には、第１ヒートシンク５０及び第３ヒートシンク５４による片面放熱となる）。各ターミナル６０，６２は、省略されてもよい。
図８は、第１実施例に対する他の変形例による半導体装置１０Ｂを示す図であり、（Ａ）は、上面図であり、（Ｂ）は、断面図である。
半導体装置１０Ｂは、上述した第１実施例による半導体装置１０に対して、各ヒートシンク５０，５２，５４，５６の全体が樹脂部６６内に封止されている点が異なる。この場合は、各ヒートシンク５０，５２，５４，５６に係る沿面距離（図６におけるＬ１、Ｌ２等）は発生しないので、考慮されないことになる。即ち、高電位電源端子４０、低電位電源端子４２及び出力端子４４に係る沿面距離（例えば、図６におけるＬ５、Ｌ６）が考慮されればよい。即ち、この場合は、Ｌ６＞Ｌ５に設定されればよい。
尚、図８に示す例では、第２ヒートシンク５２及び第４ヒートシンク５６等は、実質的にバスバとして機能する。各ターミナル６０，６２は、省略されてもよい。
図９は、第１実施例に対する他の変形例による半導体装置１０Ｃを示す上面図である。
半導体装置１０Ｃは、上述した第１実施例による半導体装置１０に対して、樹脂部６６から新たな端子４７，４９が露出されている点が異なる。図９に示す例では、端子４７は、端子４７は、第３ヒートシンク５４に形成されてよく、第３電位部Ｏを形成する。端子４９は、第１ヒートシンク５０に形成されてよく、第１電位部Ｐを形成する。端子４７，４９は、電圧検出用に利用されてよい。この場合は、端子４７，４９に係る沿面距離が追加的に考慮されればよい。例えば、端子４７と制御端子４６（第２電位部Ｎを形成）との間の沿面距離Ｌ１０、端子４７と第４ヒートシンク５６の表面５６ｂとの間の沿面距離Ｌ１１、端子４９と制御端子４６（第３電位部Ｏを形成）との間の沿面距離Ｌ１２、端子４９と第２ヒートシンク５２の表面５２ｂとの間の沿面距離Ｌ１３等が追加的に考慮されてよい。
このように、樹脂部６６から露出する端子の数や種類、露出する側等は任意である。
図１０は、第１実施例に対する他の変形例による半導体装置１０Ｄを示す上面図である。
半導体装置１０Ｄは、上述した第１実施例による半導体装置１０に対して、樹脂部６６が樹脂部６６Ｄに置き換えられた点が異なる。樹脂部６６Ｄは、側面に凹部６７を備える。凹部６７は、低電位電源端子４２と高電位電源端子４０との間に形成される。これにより、低電位電源端子４２と高電位電源端子４０との間の沿面距離を効率的に大きくすることができ、上述の各沿面距離の関係が満たされ易くなる。尚、凹部６７は、Ｚ方向において沿面距離を画成する位置範囲のみに形成されてもよい。また、低電位電源端子４２と高電位電源端子４０との間に、凹部６７に代えて、凸部を形成してもよい。また、同様の考え方で、樹脂部６６Ｄ（又は樹脂部６６）の上側の表面６６ｂ又は下側の表面６６ａに、凹部や凸部を形成し、第１電位部Ｐと第２電位部Ｎとの間の沿面距離を増加することも可能である。
図１１は、第１実施例に対する他の変形例による半導体装置１０Ｅを示す上面図である。
半導体装置１０Ｅは、上述した第１実施例による半導体装置１０に対して、Ｘ方向での高電位電源端子４０、低電位電源端子４２及び出力端子４４の配置が異なる。即ち、図１１に示す例では、出力端子４４がＸ方向で高電位電源端子４０及び低電位電源端子４２の間に配置される。このように、高電位電源端子４０、低電位電源端子４２及び出力端子４４の配置順については任意である。尚、図１１に示す例では、上述の如く、寄生インダクタンスの観点から、上述した第１実施例による半導体装置１０よりも不利な構成となるが、高電位電源端子４０と低電位電源端子４２との間の必要な沿面距離の確保の観点からは有利な構成となる。換言すると、上述した第１実施例による半導体装置１０では、寄生インダクタンスを低減しつつ、高電位電源端子４０と低電位電源端子４２との間の適切な沿面距離を維持することを可能としている。
図１２は、第１実施例に対する他の変形例による半導体装置１０Ｆを示す図であり、（Ａ）は、上面図であり、（Ｂ）は、断面図であり、（Ｃ）は、プリント基板実装状態を概略的に示す断面図である。
半導体装置１０Ｆは、上述した第１実施例による半導体装置１０に対して、図１２に示すように表面実装型である点が異なる。即ち、半導体装置１０Ｆは、プリント基板９０の表面上に実装される。プリント基板９０には、導体部（又は導体パターン）９２，９４，９６が形成される。第１ヒートシンク５０の下側の表面５０ｂは、半田（又は導体バンプ等）８０を介して、導体部９２に電気的且つ機械的に接続される。また、ＩＧＢＴ素子２０に係る制御端子４６は、半田（又は導体バンプ等）８０を介して、導体部９６に電気的且つ機械的に接続される。同様に、第３ヒートシンク５４の下側の表面５４ｂは、半田（又は導体バンプ等）８０を介して、導体部９４に電気的且つ機械的に接続される。また、ＩＧＢＴ素子３０に係る制御端子４６は、半田（又は導体バンプ等）８０を介して、導体部９６に電気的且つ機械的に接続される。
図１２に示す例においても、半導体装置１０Ｆにおける各沿面距離は、上述した関係を有するように設定される。特に、半導体装置１０Ｆの場合は、高電位電源端子４０及び出力端子４４の機能（外部接続機能）が、第１ヒートシンク５０の下側の表面５０ｂ及び第３ヒートシンク５４の下側の表面５４ｂにより実現され、高電位電源端子４０及び出力端子４４が不要である。従って、高電位電源端子４０及び出力端子４４に係る沿面距離は発生しないので、考慮されないことになる。
図１３は、第１実施例に対する他の変形例による半導体装置１０Ｇを示す図であり、（Ａ）は、上側から視た平面図を示し、（Ｂ）は、下側から視た平面図を示す。尚、図１３において、樹脂部６６については内部が見えるように透視状態で示されている。
半導体装置１０Ｇは、上述した第１実施例による半導体装置１０に対して、図１３に示すように、３相（Ｕ相、Ｖ相、Ｗ相）の各上下アームのＩＧＢＴ素子２０，３０を一体的に含む（単一の樹脂部６６内に含む）所謂６ｉｎ１パッケージである点が主に異なる。また、半導体装置１０Ｇは、上述した第１実施例による半導体装置１０に対して、図１３に示すように、片面放熱構成である点が、両面放熱構成である上述した第１実施例による半導体装置１０と異なる。但し、半導体装置１０Ｇは、両面放熱構成を採ることもできる。即ち、６ｉｎ１パッケージで両面放熱構成を採ることもできる。
各相のＩＧＢＴ素子２０は、共通の第１ヒートシンク５０Ａの表面に実装される。各相のＩＧＢＴ素子２０は、共通の第１ヒートシンク５０Ａ上に実装される。また、各相のＩＧＢＴ素子３０は、それぞれ、別々の第３ヒートシンク５４上に実装される。高電位電源端子４００は、バスバの形態であり、一端は、第１ヒートシンク５０Ａに電気的且つ機械的に接続される。高電位電源端子４００の他端は、樹脂部６６から外部へ露出される。低電位電源端子４２０は、バスバの形態であり、一端は、各相のＩＧＢＴ素子３０のエミッタ電極に電気的且つ機械的に接続される。低電位電源端子４２０の他端は、樹脂部６６から外部へ露出される。高電位電源端子４００及び低電位電源端子４２０は、好ましくは、図１３に示すように、隣接して樹脂部６６から外部へ露出する。これにより、上述の如く磁束を打ち消しあう効果を高め、寄生インダクタンスを低減することができる。但し、この場合も、高電位電源端子４００及び低電位電源端子４２０の間の沿面距離Ｌ１４は、第１電位部Ｐと第３電位部Ｏとの間の各沿面距離（例えば、Ｌ１６）の最小値又は第２電位部Ｎと第３電位部Ｏとの間の各沿面距離（例えば、Ｌ１５）の最小値よりも大きく設定される。尚、図１３に示す例では、各相の出力端子４４０は、樹脂部６６における高電位電源端子４００及び低電位電源端子４２０が露出する側面とはＹ方向で逆側の側面で樹脂部６６から外部へ露出される。
尚、図１３に示す例は、所謂６ｉｎ１パッケージにおける片面放熱構成であるが、２ｉｎ１パッケージにおける片面放熱構成においても、高電位電源端子、低電位電源端子及び出力端子に関して同様の構成を採用することも可能である。この場合、出力端子４４０は１本となり、低電位電源端子４２０は、単一のＩＧＢＴ素子３０のエミッタ電極に接続されることになる。
次に、他の一実施例（第２実施例）について説明する。
図１４は、第２実施例による半導体装置１２を示す図であり、（Ａ）は、上面図であり、（Ｂ）は、（Ａ）の矢視Ｙから見た側面図である。第２実施例による半導体装置１２は、上述した第１実施例による半導体装置１０に対して、樹脂部６６が樹脂部６６０に置換された点が主に異なる。その他の構成は、同様であってよく、説明は省略する。また、上述した第１実施例に対する各種変形例についても、以下で説明する考え方（高ＣＴＩ部６６２の形成）を適用することが可能である。
樹脂部６６０は、本体部６６１と、高ＣＴＩ（Comparative Tracking Index）部６６２とを備える。高ＣＴＩ部６６２は、本体部６６１よりもＣＴＩが高い材料から形成される。材料グループＩは、ＣＴＩが６００以上の材料グループであり、材料グループＩＩは、ＣＴＩが４００以上６００未満の材料グループである、といった具合に、材料グループとＣＴＩとの関係は決まっている。どの材料グループを選択するかは、ＪＩＳ Ｃ ６０６６４（ＩＥＣ６０６６４）の機能絶縁を適用して決定されてよい。例えば、ＪＩＳ Ｃ ６０６６４によれば、使用する電圧実効値や汚染度が決まると、材料グループＩ，ＩＩ，ＩＩＩ等に関して、遵守すべき最小沿面距離が決まる。例えば、汚染度２、電圧実効値８００Ｖとしたとき、樹脂の材料グループＩに係る最小沿面距離は４．０ｍｍであり、樹脂の材料グループＩＩＩに係る最小沿面距離は８．０ｍｍである。このとき、例えば図１４に示す例において、樹脂部６６０における高ＣＴＩ部６６２を除く部位（即ち本体部６６１）は、材料グループＩＩＩの材料により形成されている場合であって、沿面距離Ｌ６が８．０ｍｍより小さいが４．０ｍｍ以上である場合には、高ＣＴＩ部６６２は、材料グループＩの材料により形成されてよい。
高ＣＴＩ部６６２は、樹脂部６６０における必要な場所のみに形成されればよい。例えば、第１沿面距離が、本体部６６１の材料グループに係る最小沿面距離よりも小さい場合は、当該第１沿面距離を画成する部位は、当該第１沿面距離以下となる最小沿面距離を持つ材料グループの材料（より高いＣＴＩの材料グループの材料）により形成され、高ＣＴＩ部６６２となる。
高ＣＴＩ部６６２は、図１４（Ａ）にて点線で示すように、樹脂部６６０の表層部分のみに形成されればよいが、ある程度の深さ（Ｙ方向）で形成されてもよい。高ＣＴＩ部６６２は、本体部６６１の成形後、対応するＣＴＩを持つ樹脂材料をポッティングして追加的に形成してもよいし、本体部６６１の成形後、対応するＣＴＩを持つ樹脂材料をコーティングして形成してもよい。尚、図１４に示す例では、高電位電源端子４０と低電位電源端子４２との間の沿面距離Ｌ６が、本体部６６１の材料グループに係る最小沿面距離よりも小さいため、高電位電源端子４０と低電位電源端子４２との間に、高ＣＴＩ部６６２が形成されている。図１４に示す例では、高ＣＴＩ部６６２は、図１４（Ｂ）に示すように、側面視で高電位電源端子４０と低電位電源端子４２の双方の周囲を囲む態様で形成されている。但し、図１５に示すように、Ｘ方向で高電位電源端子４０と低電位電源端子４２の間の全領域のみに形成されてもよいし、或いは、必要な絶縁性が満たされることを条件として、Ｘ方向で高電位電源端子４０と低電位電源端子４２の間の一部の領域のみに形成されてもよい。
第２実施例による半導体装置１２では、上述した第１実施例による半導体装置１０とは異なり、第１電位部Ｐと第２電位部Ｎとの間の第１沿面距離が、第１電位部Ｐと第３電位部Ｏとの間の第２沿面距離の最小値よりも小さく、且つ、第２電位部Ｎと第３電位部Ｏとの間の第３沿面距離の最小値よりも小さくてもよい。しかしながら、本実施例２では、各沿面距離は、次のような関係を満たすように設定される。第１電位部Ｐと第２電位部Ｎとの間の沿面距離の最小値をL１とし、第１電位部Ｐと第２電位部Ｎとの間の材料（即ち高ＣＴＩ部６６２の材料）に係る最小沿面距離をL１ｍｉｎとし、第１電位部Ｐと第３電位部Ｏとの間の沿面距離の最小値をL２とし、第１電位部Ｐと第３電位部Ｏとの間の材料（即ち本体部６６１の材料）に係る最小沿面距離をL２ｍｉｎとし、第２電位部Ｎと第３電位部Ｏとの間の沿面距離の最小値をL３とし、第２電位部Ｎと第３電位部Ｏとの間のＣＴＩの材料（即ち本体部６６１の材料）に係る最小沿面距離をL３ｍｉｎとしたとき、以下の２式の少なくともいずれか一方を満足する。
（L２−L２ｍｉｎ）／L２ｍｉｎ＜（L１−L１ｍｉｎ）／L１ｍｉｎ
（L３−L３ｍｉｎ）／L３ｍｉｎ＜（L１−L１ｍｉｎ）／L１ｍｉｎ
上記の２式は、最小沿面距離は電圧実効値に対して１次の比例式で表されることに基づく。即ち、最小沿面距離は、電圧実効値が増加するに従って比例的に増加する。上記の２式における（Lｋ−Lｋｍｉｎ）／Lｋｍｉｎ（ｋ＝１，２，３）は、最小沿面距離に対する余裕度を表す。例えば、汚染度２、電圧実効値８００Ｖとしたとき、樹脂の材料グループＩに係る最小沿面距離は４．０ｍｍである。このとき、沿面距離が６ｍｍであると、余裕度は１．５となる。この余裕度は、最小沿面距離が電圧実効値に対して比例関係であることから、電圧実効値が異なる場合であっても比較可能なパラメータである。この余裕度は、１に近いほど短絡しやすいことを示す指標となる。従って、上記の２式のいずれかを満たす場合は、上述した第１実施例と同様の効果を得ることができる。即ち、樹脂部６６の劣化による絶縁性能が悪くなった場合でも、第１電位部Ｐと第２電位部Ｎとの間が短絡するよりも先に、第１電位部Ｐと第３電位部Ｏとの間（例えば、ＩＧＢＴ素子２０のコレクタ−エミッタ間）又は第２電位部Ｎと第３電位部Ｏとの間（例えば、ＩＧＢＴ素子３０のコレクタ−エミッタ間）を短絡させることができる。
また、第２実施例によれば、樹脂部６６０をＣＴＩの異なる材料により形成することで、生産性の観点からは不利になるが、沿面距離の制約を低減することができる。これにより、例えば、高電位電源端子４０と低電位電源端子４２との間を比較的高いＣＴＩの材料により形成することで、比較的低いＣＴＩの材料により形成した場合に比べて高電位電源端子４０と低電位電源端子４２との間の沿面距離を小さくすることができ、寄生インダクタンスを更に低減することができる。
尚、図１４及び図１５に示す例では、高ＣＴＩ部６６２は、高電位電源端子４０と低電位電源端子４２の間に形成されているが、他の第１電位部Ｐと第２電位部Ｎとの間に形成されてもよい。
次に、他の一実施例（第３実施例）について説明する。
図１６は、第３実施例による半導体装置１３を示す図である。半導体装置１３は、上述した第１実施例による半導体装置１０に対して、以下で説明する空間距離の関係を満たす点が異なる。尚、上述した第１実施例に対する各種変形例についても、以下で説明する空間距離の考え方を適用することが可能である。尚、半導体装置１３においては、第１電位部Ｐと第２電位部Ｎとの間の第１沿面距離が、第１電位部Ｐと第３電位部Ｏとの間の第２沿面距離の最小値よりも小さく、且つ、第２電位部Ｎと第３電位部Ｏとの間の第３沿面距離の最小値よりも小さくてもよいが、好ましくは、上述した第１実施例と同様の沿面距離の関係を有する。
具体的には、第１電位部Ｐと第２電位部Ｎとの間の第１空間距離（複数存在する場合は、その最小値）は、第１電位部Ｐと第３電位部Ｏとの間の第２空間距離（複数存在する場合は、その最小値）よりも長く、又は、第２電位部Ｎと第３電位部Ｏとの間の第３空間距離（複数存在する場合は、その最小値）よりも長い。但し、第２空間距離及び第３空間距離は、下限値（例えば、ＪＩＳ規定に基づく最小空間距離）以上になるように設定される。これにより、空間放電による第１電位部Ｐと第２電位部Ｎとの間の短絡の可能性を低減することができる。即ち、空間放電が生じた場合でも、第１電位部Ｐと第２電位部Ｎとの間が短絡するよりも先に、第１電位部Ｐと第３電位部Ｏとの間（例えば、ＩＧＢＴ素子２０のコレクタ−エミッタ間）又は第２電位部Ｎと第３電位部Ｏとの間（例えば、ＩＧＢＴ素子３０のコレクタ−エミッタ間）を短絡させることができる。
図１６に示す例では、高電位電源端子４０と低電位電源端子４２との間の第１空間距離Ｌｓ１は、低電位電源端子４２と出力端子４４との間の第３空間距離Ｌｓ３よりも長くなるように、高電位電源端子４０、低電位電源端子４２及び出力端子４４が形成される。これにより、第１電位部Ｐと第２電位部Ｎとの間が短絡するよりも先に、第２電位部Ｎと第３電位部Ｏとの間（例えば、ＩＧＢＴ素子３０のコレクタ−エミッタ間）を短絡させることができる。
尚、図１６に示す例では、高電位電源端子４０、低電位電源端子４２及び出力端子４４の位置関係から、高電位電源端子４０と出力端子４４との間の第２空間距離Ｌｓ２は十分に長いので、第２空間距離Ｌｓ２は実質的に考慮されなくてよい。しかしながら、例えば図９に示した構成においては、端子４９と制御端子４６（第３電位部Ｏを形成）との間の第２空間距離が小さくなりうるので、第１空間距離は、かかる第２空間距離よりも大きく設定されてもよい。
図１７は、第３実施例に対する他の変形例による半導体装置１３Ｂを示す上面図である。半導体装置１０Ｆは、上述した第３実施例による半導体装置１３に対して、図１７に示すように、低電位電源端子４２及び出力端子４４が、低電位電源端子４２Ｂ及び出力端子４４Ｂに置換された点が異なる。
低電位電源端子４２Ｂは、出力端子４４Ｂに向けてＸ方向に突出する凸部４３を有し、出力端子４４Ｂは、低電位電源端子４２Ｂに向けてＸ方向に突出する凸部４５を有する。このように、低電位電源端子４２と出力端子４４との間の第３空間距離Ｌｓ３を積極的に小さくしてもよい。但し、第３空間距離Ｌｓ３は、下限値（例えば、ＪＩＳ規定に基づく最小空間距離）以上になるように設定される。これにより、高電位電源端子４０と低電位電源端子４２との間の第１空間距離Ｌｓ１を、低電位電源端子４２と出力端子４４との間の第３空間距離Ｌｓ３よりも長くすることが容易となる。
尚、図１７に示す例において、凸部４３及び凸部４５のいずれか一方を省略してもよい。また、凸部４３及び凸部４５は、低電位電源端子４２及び出力端子４４の露出部分の全体に亘って形成されてもよい。即ち、低電位電源端子４２及び出力端子４４の露出部分の幅（Ｘ方向の幅）を広くすることで、高電位電源端子４０と低電位電源端子４２との間の第１空間距離Ｌｓ１を、低電位電源端子４２と出力端子４４との間の第３空間距離Ｌｓ３よりも長くなるようにしてもよい。
以上、各実施例について詳述したが、特定の実施例に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。また、前述した実施例の構成要素を全部又は複数を組み合わせることも可能である。
例えば、上述した実施例では、ＩＧＢＴ素子２０，３０がスイッチング素子として使用されているが、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor)のような、ＩＧＢＴ素子以外の他のスイッチング素子が使用されてもよい。また、ＩＧＢＴ素子２０，３０は、ＦＷＤ素子２８、３８を内蔵した逆導通ＩＧＢＴ（ＲＣ（Reverse Conducting）−ＩＧＢＴ）であってもよい。
１０，１２，１３ 半導体装置
２０，３０ ＩＧＢＴ素子
４０ 高電位電源端子
４２ 低電位電源端子
４４ 出力端子
５０ 第１ヒートシンク
５２ 第２ヒートシンク
５４ 第３ヒートシンク
５６ 第４ヒートシンク
６６，６６０ 樹脂部
６６２ 高ＣＴＩ部

Claims (7)

  1. 第１方向（Ｚ）で両側に電極（２２，２４）を有し、上下アームの上アームを形成する第１スイッチング素子（２０）と、
    前記第１スイッチング素子に対して第２方向（Ｘ）に並んで配置され、前記第１方向で両側に電極（３２，３４）を有し、前記上下アームの下アームを形成する第２スイッチング素子（３０）と、
    前記第１スイッチング素子における前記第１方向で第１側の電極（２２）に電気的に接続される第１金属部材（５０）と、
    前記第２スイッチング素子における前記第１方向で第１側の電極（３２）に電気的に接続される第２金属部材（５４）と、
    前記上下アームの高電位側の電位を持つ第１端子（４０）と、
    前記上下アームの低電位側の電位を持つ第２端子（４２）と、
    前記上下アームの中点電位を持つ第３端子（４４）と、
    前記第１スイッチング素子と、前記第２スイッチング素子と、前記第１金属部材の少なくとも一部と、前記第２金属部材の少なくとも一部と、前記第１端子の一部と、前記第２端子の一部と、前記第３端子の一部とを一体的に覆う樹脂部（６６）とを備え、
    前記第１端子と同電位となる部分を第１電位部（Ｐ）、前記第２端子と同電位となる部分を第２電位部（Ｎ）、及び、前記第３端子と同電位となる部分を第３電位部（Ｏ）としたとき、前記樹脂部の表面に沿った前記第１電位部と前記第２電位部との間の第１沿面距離（Ｌ１、Ｌ６、Ｌ７）は、前記樹脂部の表面に沿った前記第１電位部と前記第３電位部との間の第２沿面距離（Ｌ３、Ｌ９）、及び、前記樹脂部の表面に沿った前記第２電位部と前記第３電位部との間の第３沿面距離（Ｌ２、Ｌ４、Ｌ５、Ｌ８）のうちの最小値よりも長い、半導体装置。
  2. 第１方向（Ｚ）で両側に電極（２２，２４）を有し、上下アームの上アームを形成する第１スイッチング素子（２０）と、
    前記第１スイッチング素子に対して第２方向（Ｘ）に並んで配置され、前記第１方向で両側に電極（３２，３４）を有し、前記上下アームの下アームを形成する第２スイッチング素子（３０）と、
    前記第１スイッチング素子における前記第１方向で第１側の電極（２２）に電気的に接続される第１金属部材（５０）と、
    前記第２スイッチング素子における前記第１方向で第１側の電極（３２）に電気的に接続される第２金属部材（５４）と、
    前記上下アームの高電位側の電位を持つ第１端子（４０）と、
    前記上下アームの低電位側の電位を持つ第２端子（４２）と、
    前記上下アームの中点電位を持つ第３端子（４４）と、
    前記第１スイッチング素子と、前記第２スイッチング素子と、前記第１金属部材の少なくとも一部と、前記第２金属部材の少なくとも一部と、前記第１端子の一部と、前記第２端子の一部と、前記第３端子の一部とを一体的に覆う樹脂部（６６）とを備え、
    前記第１端子と同電位となる部分を第１電位部（Ｐ）、前記第２端子と同電位となる部分を第２電位部（Ｎ）、及び、前記第３端子と同電位となる部分を第３電位部（Ｏ）としたとき、前記樹脂部における前記第１電位部と前記第２電位部との間（６６２）は、前記樹脂部における前記第１電位部と前記第３電位部との間よりも高いＣＴＩ（Comparative Tracking Index）の材料を含み、又は、前記樹脂部における前記第２電位部と前記第３電位部との間よりも高いＣＴＩの材料を含み、
    前記樹脂部における前記第１電位部と前記第２電位部との間の沿面距離（Ｌ１、Ｌ６、Ｌ７）の最小値をL１とし、前記第１電位部と前記第２電位部との間の材料に対して許容される最小沿面距離をL１ｍｉｎとし、
    前記樹脂部における前記第１電位部と前記第３電位部との間の沿面距離（Ｌ３、Ｌ９）の最小値をL２とし、前記第１電位部と前記第３電位部との間の材料に対して許容される最小沿面距離をL２ｍｉｎとし、
    前記樹脂部の表面に沿った前記第２電位部と前記第３電位部との間の沿面距離の最小値をL３とし、前記第２電位部と前記第３電位部との間の材料に対して許容される最小沿面距離をL３ｍｉｎとしたとき、以下の２式の少なくともいずれか一方を満足する、
    （L２−L２ｍｉｎ）／L２ｍｉｎ＜（L１−L１ｍｉｎ）／L１ｍｉｎ
    （L３−L３ｍｉｎ）／L３ｍｉｎ＜（L１−L１ｍｉｎ）／L１ｍｉｎ、
    半導体装置。
  3. 第１方向（Ｚ）で両側に電極（２２，２４）を有し、上下アームの上アームを形成する第１スイッチング素子（２０）と、
    前記第１スイッチング素子に対して第２方向（Ｘ）に並んで配置され、前記第１方向で両側に電極（３２，３４）を有し、前記上下アームの下アームを形成する第２スイッチング素子（３０）と、
    前記第１スイッチング素子における前記第１方向で第１側の電極（２２）に電気的に接続される第１金属部材（５０）と、
    前記第２スイッチング素子における前記第１方向で第１側の電極（３２）に電気的に接続される第２金属部材（５４）と、
    前記上下アームの高電位側の電位を持つ第１端子（４０）と、
    前記上下アームの低電位側の電位を持つ第２端子（４２）と、
    前記上下アームの中点電位を持つ第３端子（４４）と、
    前記第１スイッチング素子と、前記第２スイッチング素子と、前記第１金属部材の少なくとも一部と、前記第２金属部材の少なくとも一部と、前記第１端子の一部と、前記第２端子の一部と、前記第３端子の一部とを一体的に覆う樹脂部（６６）とを備え、
    前記第１端子と同電位となる部分を第１電位部（Ｐ）、前記第２端子と同電位となる部分を第２電位部（Ｎ）、及び、前記第３端子と同電位となる部分を第３電位部（Ｏ）としたとき、前記第１電位部と前記第２電位部との間の第１空間距離は、前記第１電位部と前記第３電位部との間の第２空間距離、及び、前記第２電位部と前記第３電位部との間の第３空間距離のうちの最小値よりも長い、半導体装置。
  4. 前記第１端子、前記第２端子及び前記第３端子は、前記第２端子が前記第１端子及び前記第３端子の間に位置する関係で、前記樹脂部における同一の側に延在する、請求項１〜３のうちのいずれか１項に記載の半導体装置。
  5. 前記第１端子、前記第２端子及び前記第３端子は、前記第１方向及び前記第２方向の双方に直角な第３方向（Ｙ）に延在しつつ、前記第２方向に並んで配置され、前記第２端子は、前記第２方向で前記第１金属部材及び前記第２金属部材の間から前記第３方向に延在する、請求項４に記載の半導体装置。
  6. 前記第１金属部材は、前記第１方向で第１側の表面が前記樹脂部から露出し、前記露出した前記第１金属部材の表面（５０ｂ）は、前記第１端子と共に前記第１電位部を形成し、
    前記第２金属部材は、前記第１方向で第１側の表面が前記樹脂部から露出し、前記露出した前記第２金属部材の表面（５４ｂ）は、前記第３端子と共に前記第３電位部を形成する、請求項１〜５のうちのいずれか１項に記載の半導体装置。
  7. 前記第１スイッチング素子における前記第１方向で第２側の電極（２４）に電気的に接続される第３金属部材（５２）と、
    前記第２スイッチング素子における前記第１方向で第２側の電極（３４）に電気的に接続される第４金属部材（５６）とを含み、
    前記第３金属部材は、前記第１方向で第２側の表面が前記樹脂部から露出し、前記露出した前記第３金属部材の表面（５２ｂ）は、前記第３端子と前記第２金属部材の表面と共に前記第３電位部を形成し、
    前記第４金属部材は、前記第１方向で第２側の表面が前記樹脂部から露出し、前記露出した前記第４金属部材の表面（５６ｂ）は、前記第２端子と共に前記第２電位部を形成する、請求項６に記載の半導体装置。
JP2013256494A 2013-12-11 2013-12-11 半導体装置 Active JP6125984B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013256494A JP6125984B2 (ja) 2013-12-11 2013-12-11 半導体装置
TW103141786A TWI545705B (zh) 2013-12-11 2014-12-02 半導體裝置
US15/103,594 US20160315037A1 (en) 2013-12-11 2014-12-09 Semiconductor device
DE112014005622.7T DE112014005622T5 (de) 2013-12-11 2014-12-09 Halbleitervorrichtung
CN201480067494.3A CN105814686B (zh) 2013-12-11 2014-12-09 半导体装置
PCT/IB2014/002704 WO2015087136A1 (en) 2013-12-11 2014-12-09 Semiconductor device
US16/239,796 US11545419B2 (en) 2013-12-11 2019-01-04 Semiconductor package having an additional material with a comparative tracking index (CTI) higher than that of encapsulant resin material formed between two terminals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013256494A JP6125984B2 (ja) 2013-12-11 2013-12-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2015115464A true JP2015115464A (ja) 2015-06-22
JP6125984B2 JP6125984B2 (ja) 2017-05-10

Family

ID=52347359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013256494A Active JP6125984B2 (ja) 2013-12-11 2013-12-11 半導体装置

Country Status (6)

Country Link
US (2) US20160315037A1 (ja)
JP (1) JP6125984B2 (ja)
CN (1) CN105814686B (ja)
DE (1) DE112014005622T5 (ja)
TW (1) TWI545705B (ja)
WO (1) WO2015087136A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017042008A (ja) * 2015-08-21 2017-02-23 株式会社デンソー 電力変換装置
JP2017073933A (ja) * 2015-10-09 2017-04-13 株式会社デンソー 電力変換装置
JP2017099062A (ja) * 2015-11-18 2017-06-01 株式会社デンソー 電力変換装置
JP2018041769A (ja) * 2016-09-05 2018-03-15 株式会社デンソー 半導体装置
WO2018131276A1 (ja) * 2017-01-16 2018-07-19 株式会社デンソー 半導体装置
WO2020021843A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー 半導体装置
JP2020150021A (ja) * 2019-03-11 2020-09-17 株式会社デンソー 半導体装置
WO2021200211A1 (ja) 2020-04-01 2021-10-07 パナソニックＩｐマネジメント株式会社 半導体モジュール
JP7024900B1 (ja) 2021-02-19 2022-02-24 富士電機株式会社 半導体装置
US11348855B2 (en) 2016-04-27 2022-05-31 Calsonic Kansei Corporation Semiconductor component and power module

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201205243D0 (en) 2012-03-26 2012-05-09 Kraft Foods R & D Inc Packaging and method of opening
GB2511559B (en) 2013-03-07 2018-11-14 Mondelez Uk R&D Ltd Improved Packaging and Method of Forming Packaging
GB2511560B (en) 2013-03-07 2018-11-14 Mondelez Uk R&D Ltd Improved Packaging and Method of Forming Packaging
US9936610B2 (en) * 2013-07-08 2018-04-03 Siemens Aktiengesellschaft Multilevel converter
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
JP6256419B2 (ja) * 2015-06-24 2018-01-10 株式会社デンソー 半導体チップおよびそれを用いた半導体モジュール
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
JP6772768B2 (ja) * 2016-11-09 2020-10-21 株式会社デンソー 半導体装置
US10483178B2 (en) 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
JP6586970B2 (ja) * 2017-03-09 2019-10-09 トヨタ自動車株式会社 半導体装置
DE112018002137T5 (de) * 2017-04-24 2020-01-16 Rohm Co., Ltd. Halbleiterbauteil
JP6866768B2 (ja) 2017-05-29 2021-04-28 株式会社デンソー 電力変換器
JP7069787B2 (ja) * 2018-02-09 2022-05-18 株式会社デンソー 半導体装置
JP6969501B2 (ja) 2018-05-28 2021-11-24 株式会社デンソー 半導体装置
US11621216B2 (en) * 2018-08-20 2023-04-04 Mitsubishi Electric Corporation Semiconductor module
JP7077893B2 (ja) * 2018-09-21 2022-05-31 株式会社デンソー 半導体装置
EP3699956A1 (en) * 2019-02-25 2020-08-26 Infineon Technologies AG Package for a multi-chip power semiconductor device
CN111681997B (zh) * 2020-08-12 2020-12-11 中芯集成电路制造(绍兴)有限公司 功率封装模块及电子装置
DE102020124149A1 (de) * 2020-09-16 2022-03-17 Danfoss Silicon Power Gmbh Leistungsmodul
FR3119930B1 (fr) * 2021-02-18 2023-02-24 Safran Electrical & Power Module électronique de puissance
EP4057335A1 (en) * 2021-03-10 2022-09-14 Hitachi Energy Switzerland AG Semiconductor package and manufacturing method
US11923344B2 (en) * 2021-11-11 2024-03-05 Wolfspeed, Inc. Compact power module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224256A (ja) * 1984-04-20 1985-11-08 Mitsubishi Electric Corp 複合形半導体装置
JPH03151674A (ja) * 1989-11-08 1991-06-27 Sharp Corp 半導体装置
US20040232541A1 (en) * 2003-01-21 2004-11-25 Joon-Seo Son Semiconductor package suitable for high voltage applications
JP2005167013A (ja) * 2003-12-03 2005-06-23 Renesas Technology Corp 半導体装置及び電子装置
JP2006120970A (ja) * 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法
JP2012015453A (ja) * 2010-07-05 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法
JP2013149684A (ja) * 2012-01-17 2013-08-01 Denso Corp 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4254527B2 (ja) * 2003-12-24 2009-04-15 株式会社デンソー 半導体装置
JP4586034B2 (ja) 2007-03-16 2010-11-24 株式会社日立製作所 モータ駆動用半導体装置とそれを有する３相モータ及びモータ駆動装置並びにファンモータ
US7763970B2 (en) 2008-02-27 2010-07-27 Infineon Technologies Ag Power module
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
JP5947537B2 (ja) 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
US8723311B2 (en) * 2011-06-30 2014-05-13 Stmicroelectronics S.R.L. Half-bridge electronic device with common heat sink on mounting surface
US8648456B1 (en) * 2012-07-18 2014-02-11 Infineon Technologies Ag Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package
JP6221542B2 (ja) 2013-09-16 2017-11-01 株式会社デンソー 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224256A (ja) * 1984-04-20 1985-11-08 Mitsubishi Electric Corp 複合形半導体装置
JPH03151674A (ja) * 1989-11-08 1991-06-27 Sharp Corp 半導体装置
US20040232541A1 (en) * 2003-01-21 2004-11-25 Joon-Seo Son Semiconductor package suitable for high voltage applications
JP2005167013A (ja) * 2003-12-03 2005-06-23 Renesas Technology Corp 半導体装置及び電子装置
JP2006120970A (ja) * 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法
JP2012015453A (ja) * 2010-07-05 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法
JP2013149684A (ja) * 2012-01-17 2013-08-01 Denso Corp 半導体装置及びその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017042008A (ja) * 2015-08-21 2017-02-23 株式会社デンソー 電力変換装置
JP2017073933A (ja) * 2015-10-09 2017-04-13 株式会社デンソー 電力変換装置
JP2017099062A (ja) * 2015-11-18 2017-06-01 株式会社デンソー 電力変換装置
US11348855B2 (en) 2016-04-27 2022-05-31 Calsonic Kansei Corporation Semiconductor component and power module
JP2018041769A (ja) * 2016-09-05 2018-03-15 株式会社デンソー 半導体装置
WO2018131276A1 (ja) * 2017-01-16 2018-07-19 株式会社デンソー 半導体装置
JP2018117419A (ja) * 2017-01-16 2018-07-26 株式会社デンソー 半導体装置
JP7010167B2 (ja) 2018-07-25 2022-01-26 株式会社デンソー 半導体装置
JP2020017623A (ja) * 2018-07-25 2020-01-30 株式会社デンソー 半導体装置
WO2020021843A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー 半導体装置
JP2020150021A (ja) * 2019-03-11 2020-09-17 株式会社デンソー 半導体装置
WO2020184050A1 (ja) * 2019-03-11 2020-09-17 株式会社デンソー 半導体装置
CN113508461A (zh) * 2019-03-11 2021-10-15 株式会社电装 半导体装置
JP7059970B2 (ja) 2019-03-11 2022-04-26 株式会社デンソー 半導体装置
CN113508461B (zh) * 2019-03-11 2023-08-11 株式会社电装 半导体装置
WO2021200211A1 (ja) 2020-04-01 2021-10-07 パナソニックＩｐマネジメント株式会社 半導体モジュール
JP7024900B1 (ja) 2021-02-19 2022-02-24 富士電機株式会社 半導体装置
JP2022127145A (ja) * 2021-02-19 2022-08-31 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2015087136A1 (en) 2015-06-18
US20160315037A1 (en) 2016-10-27
DE112014005622T5 (de) 2016-12-08
CN105814686A (zh) 2016-07-27
TWI545705B (zh) 2016-08-11
JP6125984B2 (ja) 2017-05-10
US11545419B2 (en) 2023-01-03
US20190139874A1 (en) 2019-05-09
TW201543626A (zh) 2015-11-16
CN105814686B (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
JP6125984B2 (ja) 半導体装置
CN105957859B (zh) 半导体功率组件及使用其的电力转换装置
JP6394489B2 (ja) 半導体装置
JP6717270B2 (ja) 半導体モジュール
JP4660214B2 (ja) 電力用半導体装置
JP6318563B2 (ja) バスバー、およびそれを用いた電力変換装置
US20130119907A1 (en) Power Module with Current Routing
WO2020021843A1 (ja) 半導体装置
CN109417066B (zh) 半导体装置
JP2013118336A (ja) 半導体装置
JP2013187464A (ja) 半導体装置
JPWO2019187700A1 (ja) 半導体モジュール
JP2013045882A (ja) 半導体装置
WO2019064904A1 (ja) 半導体モジュール
WO2021229859A1 (ja) 半導体装置、バスバー及び電力変換装置
JP4479365B2 (ja) 半導体装置
US11450647B2 (en) Semiconductor module and semiconductor device including the same
JP5151338B2 (ja) コンデンサ内蔵絶縁型半導体パワーモジュール
US11848245B2 (en) Power semiconductor apparatus
JP7010036B2 (ja) 半導体モジュール
WO2023199639A1 (ja) 半導体装置
JP2013005579A (ja) パワーモジュール
JP2021034525A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170406

R151 Written notification of patent or utility model registration

Ref document number: 6125984

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250