CN113508461A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN113508461A CN113508461A CN202080018042.1A CN202080018042A CN113508461A CN 113508461 A CN113508461 A CN 113508461A CN 202080018042 A CN202080018042 A CN 202080018042A CN 113508461 A CN113508461 A CN 113508461A
- Authority
- CN
- China
- Prior art keywords
- substrate
- main
- terminal
- main terminal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Inverter Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
半导体装置具备:半导体元件(40),具有一面侧的第1主电极(41C)和背面侧的第2主电极(41E);基板(50),包括与上述第1、第2主电极分别连接的第1、第2基板(50C、50E);主端子(71),包括经由上述第1、第2基板而与上述第1、第2主电极分别连接的第1、第2主端子(71C、71E);以及接合部件(80)。上述接合部件分别存在于上述第1、第2主电极与上述第1、第2基板之间。上述第1、第2主端子的至少一方具有多个。上述第1、第2主端子在与上述半导体元件的厚度方向正交的一个方向上交替地配置。上述第1、第2主端子相对于上述第1、第2基板,不经由上述接合部件而分别直接接合。
Description
关联申请的相互参照
本申请基于2019年3月11日提出的日本专利申请第2019-43888号,这里引用其记载内容。
技术领域
本发明涉及半导体装置。
背景技术
在专利文献1中公开了一种半导体装置。半导体装置具备具有第1主电极及第2主电极的半导体元件、夹着半导体元件而配置的散热器、以及主端子。
散热器包括与第1主电极电连接的第1散热器以及与第2主电极电连接的第2散热器。主端子包括与第1散热器电连接的第1主端子以及与第2散热器电连接的第2主端子。
专利文献1记载的半导体装置中,作为主端子,具有各1个第1主端子及第2主端子。要求进一步减小电感。
主端子例如经由接合部件而与散热器连接。还要求提高主端子的连接可靠性。
现有技术文献
专利文献
专利文献1:日本特开2015-82614号公报
发明内容
本发明的目的在于,提供能够减小电感并且提高主端子的连接可靠性的半导体装置。
根据本发明的一个技术方案,半导体装置具备:至少一个半导体元件,具有形成在一面侧的第1主电极以及形成在背面侧的第2主电极,上述背面在厚度方向上与上述一面相对;基板,包括配置在上述一面侧并与上述第1主电极电连接的第1基板以及配置在上述背面侧并与上述第2主电极电连接的第2基板,将上述半导体元件夹着而配置;主端子,包括经由上述第1基板而与上述第1主电极电连接的第1主端子以及经由上述第2基板而与上述第2主电极电连接的第2主端子;以及接合部件。上述接合部件分别存在于上述第1主电极与上述第1基板之间以及上述第2主电极与上述第2基板之间。上述主端子中,上述第1主端子及上述第2主端子的至少一方具有多个。上述第1主端子及上述第2主端子在与上述半导体元件的厚度方向正交的一个方向上以侧面相互对置的方式交替地配置。上述第1主端子不经由上述接合部件而相对于上述第1基板直接接合。上述第2主端子不经由上述接合部件而相对于上述第2基板直接接合。
根据公开的半导体装置,以侧面相互对置的方式交替地配置有第1主端子和第2主端子。半导体装置具有多组第1主端子与第2主端子对置的侧面的组。由此,能够降低电感。
例如如果使端子的配置区域一定,则越是为了降低电感而增加主端子的条数,端子间的间隙所占的比例越大。由此,主端子的通电区域变小,主端子的发热成为问题。根据公开的半导体装置,主端子与对应的基板直接接合。由于不使用接合部件,所以能够降低电感并且提高主端子的连接可靠性。
附图说明
本发明的上述目的及其他目的、特征及优点通过参照附图并根据下述详细记载会更加明确。
图1是表示应用第1实施方式的半导体装置的电力转换装置的概略结构的图。
图2是表示半导体装置的立体图。
图3是将图2从A方向观察的平面图。
图4是将图2从B方向观察的平面图。
图5是沿着图4的V-V线的剖视图。
图6是沿着图4的VI-VI线的剖视图。
图7是表示制造方法的剖视图。
图8是表示制造方法的剖视图。
图9是表示主端子的个数与电感、端子温度之间的关系的图。
具体实施方式
参照附图说明多个实施方式。在多个实施方式中,对于在功能上及/或构造上对应的部分赋予相同的标记。以下,将半导体元件的厚度方向表示为Z方向,将与Z方向正交的一个方向表示为X方向。此外,将与Z方向及X方向这两个方向正交的方向表示为Y方向。在没有特别声明的情况下,将沿着由上述的X方向及Y方向规定的XY面的形状设为平面形状。
(第1实施方式)
首先,基于图1声明应用半导体装置的电力转换装置。
<电力转换装置的概略结构>
图1所示的电力转换装置1例如搭载在电动汽车或混合动力汽车中。电力转换装置1在直流电源2与电动发电机3之间进行电力转换。
直流电源2是锂离子电池或镍氢电池等可充放电的二次电池。电动发电机3是三相交流式的旋转电机。电动发电机3作为车辆的行驶驱动源即电动机发挥功能。电动发电机3在再生时作为发电机发挥功能。
电力转换装置1具有平滑电容器4和作为电力转换器的逆变器5。平滑电容器4的正极侧端子与直流电源2的作为高电位侧电极的正极连接,负极侧端子与直流电源2的作为低电位侧电极的负极连接。逆变器5将输入的直流电转换为规定频率的三相交流,向电动发电机3输出。逆变器5将由电动发电机3发出的交流电转换为直流电。逆变器5是DC-AC转换部。
逆变器5具备三相的上下臂电路6。各相的上下臂电路6在正极侧的电源线即高电位电源线7与负极侧的电源线即低电位电源线8之间串联地连接2个臂而成。在各相的上下臂电路6中,上臂与下臂的连接点连接到对于电动发电机3的输出线9。
在本实施方式中,作为构成各臂的开关元件,采用n沟道型的绝缘栅双极型晶体管6i(以下表示为IGBT6i)。对于各个IGBT6i,反并联地连接着作为续流二极管的FWD6d。一相的上下臂电路6具有2个IGBT6i。在上臂中,IGBT6i的集电极电极与高电位电源线7连接。在下臂中,IGBT6i的发射极电极与低电位电源线8连接。并且,上臂中的IGBT6i的发射极电极与下臂中的IGBT6i的集电极电极相互连接。
电力转换装置1除了上述的平滑电容器4及逆变器5以外,可以还具备作为与逆变器5不同的电力转换器的转换器、构成逆变器5或转换器的开关元件的驱动电路等。转换器是将直流电压转换为不同的值的直流电压的DC-DC转换部。
<半导体装置>
如图2~图6所示,半导体装置20具备封固树脂体30、半导体元件40、基板50、接线端(terminal)60、包括主端子71及信号端子73的引线框70、以及接合部件80。图3是将图2从A方向观察的平面图。图4是将图2从B方向观察的平面图,为了方便,将封固树脂体30用单点划线表示。
封固树脂体30将构成半导体装置20的其他要素的一部分封固。其他要素的剩余部分在封固树脂体30之外露出。封固树脂体30例如将半导体元件40封固。封固树脂体30将在构成半导体装置20的其他要素间形成的连接部分封固。例如,封固树脂体30将半导体元件40与基板50的连接部分封固。封固树脂体30将半导体元件40与接线端60的连接部分封固。封固树脂体30将接线端60与基板50的连接部分封固。封固树脂体30将基板50与主端子71的连接部分封固。封固树脂体30有时称作模塑树脂。
封固树脂体30例如由环氧类树脂构成。封固树脂体30例如通过传递模塑法成形。如图2及图3等所示,封固树脂体30在Z方向上具有一面300以及与一面300相对的背面301。一面300及背面301例如为平坦面。封固树脂体30具有将一面300与背面301相连的侧面。如图2及图4所示,本实施方式的封固树脂体30的平面形状大致为矩形。封固树脂体30具有主端子71向外部突出的侧面302和信号端子73向外部突出的侧面303。侧面303是在Y方向上与侧面302相对的面。
半导体元件40在Si、SiC、GaN等的半导体基板上形成元件而成。半导体装置20具备至少一个半导体元件40。在本实施方式中,在构成半导体元件40的半导体基板,形成有上述的IGBT6i及FWD6d。这样,作为半导体元件40而采用RC(Reverse Conducting)-IGBT。半导体元件40构成上述臂的一个。半导体元件40有时称作半导体芯片。
半导体元件40为纵型构造,以使主电流在Z方向上流动。虽然省略了图示,但半导体元件40具有栅极电极。栅极电极例如为沟槽构造。如图5及图6所示,半导体元件40在自身的厚度方向即Z方向的两面具有主电极。具体而言,作为主电极,在一面侧具有集电极电极41C,在作为与一面相反的面的背面侧具有发射极电极41E。在本实施方式中,集电极电极41C兼作FWD6d的阴极电极。发射极电极41E兼作FWD6d的阳极电极。集电极电极41C形成在一面的大致整个区域。发射极电极41E形成在背面的一部分。集电极电极41C相当于第1主电极,发射极电极41E相当于第2主电极。
如图4~图6所示,半导体元件40在发射极电极41E的形成面具有作为信号用的电极的焊盘42。焊盘42形成在与发射极电极41E不同的位置。焊盘42与发射极电极41E电分离。半导体元件40的平面形状大致为矩形。焊盘42在Y方向上形成在与发射极电极41E的形成区域相反侧的端部。
半导体元件40具有例如5个焊盘42。具体而言,作为焊盘42,具有栅极电极用、发射极电极41E的电位检测用、电流感测用、半导体元件40的温度检测用的焊盘。作为温度检测用的焊盘42,具有作为温度检测元件的感温二极管的阳极电位用和阴极电位用的焊盘。5个焊盘42在X方向上排列形成。
在半导体元件40中,作为集电极电极41C、发射极电极41E、焊盘42等电极的构成材料,例如能够使用Al类材料。在利用焊料等进行接合的情况下,材料可以包含Cu。例如能够使用AlCuSi。
基板50以在Z方向上夹着半导体元件40的方式配置。基板50作为将半导体元件40与主端子71之间电连接的布线发挥功能。基板50构成逆变器5的主电路。因此,基板50有时称作布线基板、电路基板。基板50至少包含金属材料,起到将半导体元件40产生的热散热的功能。因此,基板50有时称作散热器、散热基板。
基板50以夹着半导体元件40的方式成对设置。半导体装置20中,作为一对基板50,具有配置在集电极电极41C侧的基板50C和配置在发射极电极41E侧的基板50E。基板50C相当于第1基板,基板50E相当于第2基板。
基板50C、50E在从Z方向观察的平面视图中以将半导体元件40包含在内的方式设置。基板50C在Z方向上具有半导体元件40侧的安装面500C以及与安装面500C相对的散热面501C。基板50E在Z方向上具有半导体元件40侧的安装面500E以及与安装面500E相对的散热面501E。安装面500C、500E在Z方向上相互对置。安装面500C、500E相互大致平行。安装面500C相当于第2基板侧的面。安装面500E相当于第1基板侧的面。
在本实施方式中,基板50在Z方向上具有基板50C、50E相互对置的对置部51C、51E、以及基板50C、50E彼此不对置的部分即非对置部52C、52E。基板50C具有在Z方向上与基板50E对置的对置部51C、以及与对置部51C相连且在Z方向上不与基板50E对置的非对置部52C。基板50E具有在Z方向上与基板50C对置的对置部51E、以及与对置部51E相连且在Z方向上不与基板50C对置的非对置部52E。在图5及图6中,将对置部51C、51E与非对置部52C、52E的边界用虚线表示。
基板50C、50E的平面形状大致为矩形。基板50C、50E呈相互大致相同的形状及大小。如图4所示,基板50C、50E在X方向上大致一致。基板50C、50E在Y方向上相互错开而配置。在Y方向上,在非对置部52C与非对置部52E之间配置对置部51C、51E。在Y方向上,以夹着中央的对置部51C、51E的方式,在信号端子73侧配置有非对置部52C,在主端子71侧配置有非对置部52E。
在基板50C的安装面500C,经由接合部件80而连接着集电极电极41C。集电极电极41C至少与对置部51C连接。在基板50E的安装面500E,经由接合部件80而连接着接线端60。在接线端60的与安装面500E相反的面,经由接合部件80而连接着发射极电极41E。在安装面500C、500E,如后述那样,还连接着对应的主端子71。
接线端60作为将发射极电极41E与基板50E电连接的布线发挥功能。接线端60起到将半导体元件40产生的热散热的功能。接线端60使用导电性及热传导性优良的材料、例如Cu等形成。接线端60在Z方向的平面视图中以与发射极电极41E大致一致的方式设置。接线端60大致呈长方体状。接线端60与基板50E的对置部51E连接。
基板50C、50E各自的至少一部分被封固树脂体30封固。在本实施方式中,基板50C的散热面501C从封固树脂体30露出。散热面501C与一面300大致共面。基板50C的表面之中,除了与集电极电极41C之间的连接部、散热面501C、与对应的主端子71C之间的连接部以外的部分被封固树脂体30覆盖。同样,基板50E的散热面501E从封固树脂体30露出。散热面501E与背面301大致共面。基板50E的表面之中,除了与接线端60之间的连接部、散热面501E、与对应的主端子71E之间的连接部以外的部分被封固树脂体30覆盖。
作为基板50,例如能够采用金属板、树脂或陶瓷等电绝缘体与金属体的复合材料。作为复合材料,例如有DBC(Direct Bonded Copper)基板。基板50C和基板50E可以使用相同种类的部件,也可以使用相互不同的部件。在本实施方式中,如图4~图6所示,作为基板50C、50E而采用DBC基板。
基板50具有绝缘体50x和以夹着绝缘体50x的方式配置的金属体50y、50z。绝缘体50x是陶瓷基板。金属体50y、50z例如含有Cu而形成。金属体50y、50z相对于绝缘体50x直接接合。基板50从半导体元件40侧起以金属体50y、绝缘体50x、金属体50z的顺序层叠。基板50呈3层构造。
金属体50y、50z的平面形状及大小相互大致一致。作为中间层的绝缘体50x的平面形状与金属体50y、50z相似。绝缘体50c的大小比金属体50y、50z大。绝缘体50x的整周延伸设置到比金属体50y、50z靠外侧。在基板50C、50E中,金属体50y的一面形成安装面500C、500E。在基板50C、50E中,金属体50z的一面形成散热面501C、501E。在基板50使用复合材料的情况下,基板50的对置部51C、51E与非对置部52C、52E严格地讲由形成安装面500C、500E的金属体规定。
在本实施方式中,基板50C的金属体50y具有主部50y1和焊接区(land)50y2。主部50y1占金属体50y的大部分。集电极电极41C与主部50y1连接。焊接区50y2与后述的悬挂导体75对应地设置。主部50y1和焊接区50y2电分离。在平面形状大致为矩形的金属体50y中,在四角中的信号端子73侧的两个部位设有焊接区50y2。主部50y1中的大部分设置在对置部51C,一部分设置在非对置部52C。焊接区50y2设置在非对置部52C。
引线框70中,作为外部连接端子而具有主端子71和信号端子73。引线框70作为与基板50不同的部件而构成。引线框70将以Cu等为材料的金属板通过冲压加工等加工而成。
主端子71是流过主电流的外部连接端子。引线框70设有多个主端子71。主端子71与半导体元件40的对应的主电极电连接。半导体装置20中,作为主端子71而具有与集电极电极41C电连接的主端子71C以及与发射极电极41E电连接的主端子71E。主端子71C相当于第1主端子,主端子71E相当于第2主端子。主端子71C有时称作集电极端子。主端子71E有时称作发射极端子。
主端子71与对应的基板50连接。主端子71中,与基板50之间的连接部分被封固树脂体30封固。各个主端子71从与基板50之间的连接部分在Y方向上向从半导体元件40离开的方向延伸。全部的主端子71从封固树脂体30的侧面302向外部突出。主端子71C使宽度大致一定,在从Z方向观察的平面视图中在Y方向上延伸设置。主端子71E也使宽度大致一定,在从Z方向观察的平面视图中在Y方向上延伸设置。主端子71C、71E的宽度大致相等。主端子71C与主端子71E及基板50E的电流路径大致平行地延伸设置。
如图4及图5所示,主端子71C具有连接部710C和延伸设置部711C。连接部710C是主端子71C中的与基板50C连接的连接部分。连接部710C通过超声波接合、摩擦搅拌接合、激光焊接等与基板50C直接接合。连接部710C不经由接合部件80而与基板50C直接接合。延伸设置部711C是从连接部710C延伸设置的部分。延伸设置部711C与连接部710C一体地相连。
在本实施方式中,主端子71C通过超声波接合与基板50C的金属体50y直接连接。主端子71C的连接部710C与基板50C的对置部51C连接。延伸设置部711C在比连接部710C靠近基板50E的位置上与基板50E的安装面500E对置。主端子71C在Y方向上跨过非对置部52E。延伸设置部711C在Z方向上向基板50E靠近,并且在Y方向上向从半导体元件40离开的方向延伸。
延伸设置部711C具有弯曲部。延伸设置部711C在Z方向上的比连接部710C靠近安装面500E的位置从封固树脂体30突出。主端子71C在YZ平面中呈曲柄(crank)形状,包括与非对置部52E中的安装面500E大致平行地延伸的部分。如图5所示,延伸设置部711C的平行部分与非对置部52E之间的对置距离D1小于基板50C、50E的安装面500C、500E的对置距离D2。
如图4及图6所示,主端子71E具有连接部710E和延伸设置部711E。连接部710E是主端子71E中的与基板50E之间的连接部分。连接部710E也不经由接合部件80而与基板50E直接接合。延伸设置部711E是从连接部710E延伸设置的部分。延伸设置部711E与连接部710E一体地相连。
在本实施方式中,主端子71E通过超声波接合与基板50E的金属体50y直接连接。主端子71E的连接部710E与基板50E的非对置部52E连接。延伸设置部711E在Y方向上向从半导体元件40离开的方向延伸。延伸设置部711E也具有弯曲部。延伸设置部711E在Z方向上的比连接部710E靠近安装面500E的位置从封固树脂体30突出。主端子71E在YZ平面中呈曲柄形状。
主端子71C、71E在与Z方向正交的一个方向上排列配置。主端子71C、主端子71E以侧面712C、712E相互对置的方式配置。在主端子71C、71E中,延伸设置部711C、711E相互对置。引线框70中,主端子71C、71E的至少一方具有多条。
主端子71C、71E在排列方向上交替地配置。交替是指,在排列方向上主端子71C与主端子71E相邻配置。主端子71C、71E不是板面彼此对置,而是侧面712C、712E彼此对置。通过交替配置,引线框70具有多组对置的侧面712C、712E。侧面712C、712E只要在主端子71的板厚方向上至少一部分对置即可。例如可以在板厚方向上错开而设置。优选的配置是,相互对置的侧面712C、712E的一个与另一个在厚度方向的整个区域中对置。
另外,交替的最小结构是具备合计3条主端子71的结构。例如在两条主端子71C和1条主端子71E的情况下,在排列方向上成为主端子71C、主端子71E、主端子71C的配置。相互对置的侧面712C、712E形成2组。在本实施方式中,引线框70具有4条主端子71C和5条主端子71E。多个主端子71C彼此为大致相同的构造。多个主端子71E彼此为大致相同的构造。
主端子71C、71E在X方向上交替地配置。主端子71E配置在排列方向的两端。在比主端子71E的弯曲部靠突出前端侧,主端子71C、71E在Z方向上配置在大致相同的位置。并且,侧面712C、712E对置。引线框70如图3所示,具有8组相互对置的侧面712C、712E的组。712C、712E的对置距离、换言之与主端子71C、71E的间距大致一定。
主端子71C、71E如图4所示,在X方向上,相对于经过半导体元件40的元件中心的中心线CL线对称配置。所谓元件中心,在如本实施方式那样半导体元件40为一个的情况下是半导体元件40的中心。在半导体元件40例如为2个的情况下,是2个半导体元件40的排列方向上的中心间的中央位置。中心线CL是与X方向正交并经过元件中心的假想线。
信号端子73与对应的半导体元件40的焊盘42电连接。引线框70具有多个信号端子73。信号端子73在封固树脂体30的内部与焊盘42连接。连接于各焊盘42的5个信号端子73分别在Y方向上向从半导体元件40离开的方向延伸。信号端子73在X方向上排列配置。全部的信号端子73从封固树脂体30的侧面303向外部突出。
在本实施方式中,如图5及图6所示,信号端子73经由接合部件80而与焊盘42连接。作为上述的接合部件80,能够使用焊料、或含有Ag等的导电性膏。在本实施方式中,作为接合部件80而使用焊料。
引线框70具有悬挂导体75。多个信号端子73在联结杆(tie bar)切断前的状态下经由未图示的联结杆而被悬挂导体75支承。在封固树脂体30成形后,包括联结杆的引线框70的不需要部分被除去。以在X方向上夹着信号端子73的方式,设有两条悬挂导体75。悬挂导体75在Y方向上延伸设置。悬挂导体75的一端与上述的焊接区50y2连接,包括另一端的一部分从封固树脂体30的侧面303突出。在本实施方式中,悬挂导体75不经由接合部件80而与焊接区50y2直接接合。悬挂导体75通过超声波接合而相对于基板50C直接连接。
在如以上这样构成的半导体装置20中,通过封固树脂体30,将半导体元件40、基板50各自的一部分、接线端60、主端子71各自的一部分、以及信号端子73各自的一部分一体地封固。即,构成一个臂的要素被封固。这样的半导体装置20有时称作1in1封装。
此外,基板50C的散热面501C与封固树脂体30的一面300大致共面。基板50E的散热面501E与封固树脂体30的背面301大致共面。半导体装置20呈散热面501C、501E都从封固树脂体30露出的两面散热构造。这样的半导体装置20例如能够通过将基板50与封固树脂体30一起切削加工而形成。此外,也可以在使散热面501C、501E与将封固树脂体30成形的模的腔体壁面接触的状态下将封固树脂体30成形。
<半导体装置的制造方法>
基于图7及图8,对上述半导体装置20的制造方法的一例进行说明。
首先,形成图7所示的层叠体。层叠体是基板50E被连接之前的状态。如图7所示,在基板50C的安装面500C,经由接合部件80配置半导体元件40。此外,在半导体元件40的发射极电极41E上,经由接合部件80配置接线端60。在接线端60的基板50E侧的面,配置接合部件80。例如,可以在对接线端60的两面预先施加了接合部件80的状态下将接线端60配置到发射极电极41E上。此外,在焊盘42上经由接合部件80配置信号端子73的连接部分。在该配置状态下,通过加热等,形成经由接合部件80的连接部。在作为接合部件80而使用焊料的情况下,通过进行回流,形成焊接部。
在形成连接部后,将主端子71C及悬挂导体75与基板50C连接。在本实施方式中,通过超声波接合,将主端子71C的连接部710C与基板50C的对置部51C中的安装面500C直接接合。此外,通过超声波接合,将悬挂导体75的一端与基板50C的焊接区50y2直接接合。由此,形成层叠体。
接着,如图8所示,将基板50E配置到接线端60上。在该配置状态下,经由接合部件80将基板50E与接线端60连接。在使用焊料的情况下,通过进行回流,将基板50E与接线端60连接。在基板50E连接后,将主端子71E与基板50E连接。在本实施方式中,通过超声波接合,将主端子71E的连接部710E与基板50C的非对置部52E中的安装面500E直接接合。由于将基板50C、50E在Y方向上错开而配置,所以能够将主端子71E相对于基板50E的安装面500E直接接合。另外,也可以是,以将散热面501E接触在未图示的台座上的方式配置基板50E,在该配置状态下将主端子71E连接。优选的是,例如相对于基板50C将基板50E配置在铅直下方,将主端子71E连接。
接着,虽然省略图示,但将封固树脂体30成形。并且,通过将联结杆等引线框70的不需要部分切断,能够得到半导体装置20。
<第1实施方式的总结>
根据本实施方式的半导体装置20,交替地配置有主端子71C、71E。并且,相邻的主端子71C、71E的侧面712C、712E彼此对置。在主端子71C、71E中,主电流的朝向大致反向。由此,能够将在主电流流过时产生的磁通相互抵消而减小电感。但是,侧面比作为板厚方向的面的板面小。对此,引线框70具有3条以上的主端子71。由此,主端子71具有多组对置的侧面712C、712E。因而,能够有效地减小电感。此外,将相同种类的主端子71C、71E分别设为多条而并行化。由此也能够减小电感。
图9是表示主端子71的合计条数与电感、端子温度的关系的图。图9是磁场解析等的模拟结果。此时,主端子整体的宽度(图4所示的宽度W1)是一定的。如图9所示可知,主端子71的条数越增加、即对置的侧面712C、712E的组越增加,越能够减小电感。在本实施方式中,具有4条主端子71C、5条主端子71E。由此,能够有效地减小电感。由此,例如能够减小伴随着IGBT6i的开关而产生的浪涌电压。
在例如如本实施方式那样从封固树脂体30的侧面302将全部的主端子71引出的结构中,端子宽度W1受到侧面302的宽度的制约,严格地讲受到基板50的宽度的制约。如果将主端子整体的宽度W1设为一定,则主端子71的条数越增加,宽度W1下的主端子71间的间隙所占的比例越大。主端子71各自的截面积变小,在相同电位的主端子71中通电区域变小。因而,例如不易流动DC电流。由此,如图6所示,主端子71的条数越增加,主端子71的温度越高。另外,DC电流是在半导体元件(开关元件)导通的稳态时流过的电流(直流电流)。相对于此,在本实施方式中,主端子71C、71E不经由焊料等接合部件80而相对于对应的基板50C、50E直接接合。由于金属彼此结合,不使用焊料等接合部件80,所以能够提高主端子71相对于基板50的连接可靠性。例如,能够抑制电迁移的发生。
由此,能够提供能够减小电感并且提高主端子71的连接可靠性的半导体装置20。
进而,在本实施方式中,将基板50C、50E错开而配置。由此,基板50E具有非对置部52E。因而,能够将引线框70的主端子71E与非对置部52E的安装面500E直接接合。能够在采用引线框构造的同时,将主端子71C、71E一起与对应的基板50C、50E的安装面500C、500E直接接合。
电感的减小也通过基板50C、50E的对置配置来实现。但是,在基板50C、50E之间存在半导体元件40、接线端60。相对于此,在本实施方式中,主端子71C的延伸设置部711C在比连接部710C靠近基板50E(安装面500E)的位置与基板50E对置配置。由此,作为和与基板50E对置的集电极电极41C相同电位的部分,主端子71C的延伸设置部711C最近。因而,能够提高电感降低的效果。由于具有多条这样的主端子71C,所以能够进一步提高电感降低的效果。
特别是,在本实施方式中,主端子71C在从Z方向观察的平面视图中跨过基板50E的非对置部52E。主端子71C将非对置部52E在Y方向上横穿。并且,主端子71C的延伸设置部711C与非对置部52C对置配置。因而,能够更有效地降低电感。
在本实施方式中,主端子71C、71E在X方向上相对于半导体元件40的中心线CL线对称配置。由此,主电流相对于中心线CL线对称地流动。主电流在中心线CL的左右大致均等地流动。由此,能够进一步降低电感。此外,能够抑制局部性的发热。
另外,作为主端子71的结构,表示了具有4条主端子71C、5条主端子71E的例子,但并不限定于此。也可以使主端子71C的条数比主端子71E的条数多。例如也可以使主端子71C为5条,使主端子71E为4条。该情况下,主端子71C配置在排列方向的两端。主端子71的合计条数并不限定于奇数。也可以是偶数。
虽然省略了图示,但信号端子73也可以经由键合线而与半导体元件40的焊盘42电连接。利用接线端60的厚度而实现键合线的高度。
表示了半导体装置20具备接线端60的例子,但并不限定于此。在如本实施方式那样信号端子73经由接合部件80而与焊盘42连接的结构的情况下,还能够采用不具备接线端60的结构。由此,由于基板50C、50E的对置距离D2变短,所以能够进一步降低电感。另一方面,可以是,在信号端子73经由接合部件80而与焊盘42连接的结构中,通过使用接线端60而进行调整以使基板50C、50E的对置距离D2成为规定值。
主端子71相对于基板50的连接位置并不限定于上述的例子。例如,主端子71也可以与对应的基板50的侧面连接。
(其他实施方式)
本说明书及附图等中的公开并不受例示的实施方式限制。公开包含例示的实施方式和基于它们的由本领域技术人员想到的变形形态。例如公开并不限定于在实施方式中表示的部件及/或要素的组合。公开可以通过多种多样的组合来实施。公开能够具有能够对实施方式追加的追加性部分。公开包含实施方式的部件及/或要素被省略了的形态。公开包含一个实施方式与其他实施方式之间的部件及/或要素的替换或组合。公开的技术范围不受实施方式的记载限定。
表示了将半导体装置20应用于逆变器5的例子,但并不限定于此。例如还能够应用于转换器。此外,还能够应用于逆变器5及转换器双方。
表示了在半导体元件40中形成IGBT6i和FWD6d的例子,但并不限定于此。也可以将构成同一臂的IGBT6i和FWD6d做成不同的芯片。
作为开关元件而表示了IGBT6i的例子,但并不限定于此。例如还能够采用MOSFET。
表示了使散热面501C、501E从封固树脂体30露出的例子,但并不限定于此。也可以做成散热面501C、501E的至少一方被封固树脂体30覆盖的结构。也可以做成散热面501C、501E被与封固树脂体30不同的未图示的绝缘部件覆盖的结构。
表示了半导体装置20具备封固树脂体30的例子,但并不限定于此。
将本发明依据实施例进行了记述,但应理解的是本发明并不受该实施例及构造限定。本发明也包含各种各样的变形例及等价范围内的变形。除此以外,各种各样的组合或形态,进而在它们中仅包含一要素、其以上或其以下的其他组合及形态也落入在本发明的范畴及思想范围中。
Claims (5)
1.一种半导体装置,其特征在于,
具备:
至少一个半导体元件(40),具有形成在一面侧的第1主电极(41C)以及形成在背面侧的第2主电极(41E),上述背面在厚度方向上与上述一面相对;
基板(50),包括配置在上述一面侧并与上述第1主电极电连接的第1基板(50C)以及配置在上述背面侧并与上述第2主电极电连接的第2基板(50E),将上述半导体元件夹着而配置;
主端子(71),包括经由上述第1基板而与上述第1主电极电连接的至少一个第1主端子(71C)以及经由上述第2基板而与上述第2主电极电连接的至少一个第2主端子(71E);以及
接合部件(80);
上述接合部件分别存在于上述第1主电极与上述第1基板之间以及上述第2主电极与上述第2基板之间;
上述主端子中,上述第1主端子及上述第2主端子的至少一方具有多个;
上述第1主端子及上述第2主端子在与上述半导体元件的厚度方向正交的一个方向上以侧面相互对置的方式交替地配置;
上述第1主端子不经由上述接合部件而相对于上述第1基板直接接合;
上述第2主端子不经由上述接合部件而相对于上述第2基板直接接合。
2.如权利要求1所述的半导体装置,其特征在于,
上述基板在上述厚度方向上具有第1基板与上述第2基板相互对置的对置部(51C、51E)、以及与上述第2基板的上述对置部相连且不与上述第1基板对置的非对置部(52E);
上述第1主端子不经由上述接合部件而相对于上述第1基板的上述第2基板侧的面(500C)直接接合;
上述第2主端子不经由上述接合部件而相对于上述非对置部的上述第1基板侧的面(500E)直接接合。
3.如权利要求2所述的半导体装置,其特征在于,
上述第1主端子与上述第1基板的上述对置部直接接合;
上述第1主端子具有与上述第1基板连接的连接部(710C)、以及从上述连接部延伸并且在比上述连接部更靠近上述第2基板的位置上与上述第2基板对置配置的延伸设置部(711C)。
4.如权利要求3所述的半导体装置,其特征在于,
上述第1主端子在从上述厚度方向观察的平面视图中跨过上述非对置部;
上述延伸设置部与上述第2基板的至少上述非对置部对置配置。
5.如权利要求1~4中任一项所述的半导体装置,其特征在于,
还具备将上述半导体元件、上述基板各自的至少一部分、上述主端子各自的一部分一体地封固的封固树脂体(30);
多个上述主端子全部从上述封固树脂体的一面向上述封固树脂体之外突出。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019043888A JP7059970B2 (ja) | 2019-03-11 | 2019-03-11 | 半導体装置 |
JP2019-043888 | 2019-03-11 | ||
PCT/JP2020/005568 WO2020184050A1 (ja) | 2019-03-11 | 2020-02-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113508461A true CN113508461A (zh) | 2021-10-15 |
CN113508461B CN113508461B (zh) | 2023-08-11 |
Family
ID=72427929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080018042.1A Active CN113508461B (zh) | 2019-03-11 | 2020-02-13 | 半导体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11887905B2 (zh) |
JP (1) | JP7059970B2 (zh) |
CN (1) | CN113508461B (zh) |
DE (1) | DE112020001191T5 (zh) |
WO (1) | WO2020184050A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7095632B2 (ja) * | 2019-03-11 | 2022-07-05 | 株式会社デンソー | 半導体装置 |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11233712A (ja) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びその製法とそれを使った電気機器 |
US20050263881A1 (en) * | 2004-05-31 | 2005-12-01 | Tadatoshi Danno | Semiconductor device |
JP2010232365A (ja) * | 2009-03-26 | 2010-10-14 | Honda Motor Co Ltd | 半導体装置 |
CN102136472A (zh) * | 2010-01-27 | 2011-07-27 | 三菱电机株式会社 | 半导体装置模块 |
TW201322412A (zh) * | 2011-10-03 | 2013-06-01 | Invensas Corp | 在無引線接合至封裝基板之總成中使用複製信號端子組以最小化短線 |
JP2014050206A (ja) * | 2012-08-31 | 2014-03-17 | Hitachi Automotive Systems Ltd | パワー半導体モジュール |
JP2014147292A (ja) * | 2013-04-10 | 2014-08-14 | Hitachi Automotive Systems Ltd | 半導体モジュール及びこれを備えた電力変換装置 |
JP2014204006A (ja) * | 2013-04-05 | 2014-10-27 | 三菱電機株式会社 | 電力用半導体装置 |
JP2015115464A (ja) * | 2013-12-11 | 2015-06-22 | トヨタ自動車株式会社 | 半導体装置 |
JP2016162777A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2016226131A (ja) * | 2015-05-29 | 2016-12-28 | 日立オートモティブシステムズ株式会社 | パワー半導体装置 |
CN106972001A (zh) * | 2015-12-14 | 2017-07-21 | 株式会社东芝 | 半导体模块以及半导体装置 |
CN107924913A (zh) * | 2016-03-22 | 2018-04-17 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
JPWO2017221730A1 (ja) * | 2016-06-24 | 2018-10-11 | 三菱電機株式会社 | 電力用半導体装置および電力用半導体装置の製造方法 |
JP2018182330A (ja) * | 2017-04-20 | 2018-11-15 | ローム株式会社 | 半導体装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005016830A1 (de) * | 2004-04-14 | 2005-11-03 | Denso Corp., Kariya | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
WO2009125779A1 (ja) | 2008-04-09 | 2009-10-15 | 富士電機デバイステクノロジー株式会社 | 半導体装置及び半導体装置の製造方法 |
US8497572B2 (en) * | 2010-07-05 | 2013-07-30 | Denso Corporation | Semiconductor module and method of manufacturing the same |
JP5661052B2 (ja) * | 2012-01-18 | 2015-01-28 | 三菱電機株式会社 | パワー半導体モジュールおよびその製造方法 |
JP6096614B2 (ja) | 2013-07-11 | 2017-03-15 | 株式会社 日立パワーデバイス | パワー半導体モジュールおよびそれを用いた電力変換装置 |
JP6102676B2 (ja) | 2013-10-23 | 2017-03-29 | 株式会社デンソー | 半導体装置 |
JP6610568B2 (ja) * | 2017-01-16 | 2019-11-27 | 株式会社デンソー | 半導体装置 |
JP6717270B2 (ja) * | 2017-07-27 | 2020-07-01 | 株式会社デンソー | 半導体モジュール |
JP2019043888A (ja) | 2017-09-01 | 2019-03-22 | 大東化成工業株式会社 | 皮膚外用剤 |
JP2019067949A (ja) * | 2017-10-02 | 2019-04-25 | トヨタ自動車株式会社 | 半導体装置 |
JP6969501B2 (ja) * | 2018-05-28 | 2021-11-24 | 株式会社デンソー | 半導体装置 |
JP2019212833A (ja) * | 2018-06-07 | 2019-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP7010167B2 (ja) * | 2018-07-25 | 2022-01-26 | 株式会社デンソー | 半導体装置 |
JP7103279B2 (ja) * | 2019-03-11 | 2022-07-20 | 株式会社デンソー | 半導体装置 |
JP7095632B2 (ja) * | 2019-03-11 | 2022-07-05 | 株式会社デンソー | 半導体装置 |
-
2019
- 2019-03-11 JP JP2019043888A patent/JP7059970B2/ja active Active
-
2020
- 2020-02-13 DE DE112020001191.7T patent/DE112020001191T5/de active Pending
- 2020-02-13 WO PCT/JP2020/005568 patent/WO2020184050A1/ja active Application Filing
- 2020-02-13 CN CN202080018042.1A patent/CN113508461B/zh active Active
-
2021
- 2021-09-08 US US17/469,017 patent/US11887905B2/en active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11233712A (ja) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びその製法とそれを使った電気機器 |
US20050263881A1 (en) * | 2004-05-31 | 2005-12-01 | Tadatoshi Danno | Semiconductor device |
JP2010232365A (ja) * | 2009-03-26 | 2010-10-14 | Honda Motor Co Ltd | 半導体装置 |
CN102136472A (zh) * | 2010-01-27 | 2011-07-27 | 三菱电机株式会社 | 半导体装置模块 |
TW201322412A (zh) * | 2011-10-03 | 2013-06-01 | Invensas Corp | 在無引線接合至封裝基板之總成中使用複製信號端子組以最小化短線 |
JP2014050206A (ja) * | 2012-08-31 | 2014-03-17 | Hitachi Automotive Systems Ltd | パワー半導体モジュール |
JP2014204006A (ja) * | 2013-04-05 | 2014-10-27 | 三菱電機株式会社 | 電力用半導体装置 |
JP2014147292A (ja) * | 2013-04-10 | 2014-08-14 | Hitachi Automotive Systems Ltd | 半導体モジュール及びこれを備えた電力変換装置 |
JP2015115464A (ja) * | 2013-12-11 | 2015-06-22 | トヨタ自動車株式会社 | 半導体装置 |
JP2016162777A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2016226131A (ja) * | 2015-05-29 | 2016-12-28 | 日立オートモティブシステムズ株式会社 | パワー半導体装置 |
CN106972001A (zh) * | 2015-12-14 | 2017-07-21 | 株式会社东芝 | 半导体模块以及半导体装置 |
CN107924913A (zh) * | 2016-03-22 | 2018-04-17 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
JPWO2017221730A1 (ja) * | 2016-06-24 | 2018-10-11 | 三菱電機株式会社 | 電力用半導体装置および電力用半導体装置の製造方法 |
JP2018182330A (ja) * | 2017-04-20 | 2018-11-15 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2020184050A1 (ja) | 2020-09-17 |
CN113508461B (zh) | 2023-08-11 |
US20210407876A1 (en) | 2021-12-30 |
DE112020001191T5 (de) | 2022-03-17 |
JP7059970B2 (ja) | 2022-04-26 |
JP2020150021A (ja) | 2020-09-17 |
US11887905B2 (en) | 2024-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100524737C (zh) | 功率模块、相脚和三相变换器 | |
CN112543994B (zh) | 半导体装置 | |
CN112166500B (zh) | 半导体装置 | |
JP3941728B2 (ja) | 電力用半導体装置 | |
US11101241B2 (en) | Semiconductor device having terminals and semiconductor elements electrically connected to a respective side surface of the terminals | |
US20210407875A1 (en) | Semiconductor device | |
CN113169144B (zh) | 半导体装置 | |
JP2021141222A (ja) | 半導体モジュール | |
CN113823625A (zh) | 功率模块及电机控制器 | |
US11587921B2 (en) | Semiconductor device | |
US11996344B2 (en) | Semiconductor device | |
CN113508461B (zh) | 半导体装置 | |
JP2022152703A (ja) | 半導体装置 | |
CN216389358U (zh) | 功率模块及电机控制器 | |
JP2023037354A (ja) | 半導体装置 | |
JP2023078915A (ja) | 半導体装置およびその製造方法 | |
JP2022067902A (ja) | 電子装置および電子装置の製造方法 | |
JP2022148233A (ja) | パワー半導体装置および電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |