JP2015026781A - リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法 - Google Patents

リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2015026781A
JP2015026781A JP2013156787A JP2013156787A JP2015026781A JP 2015026781 A JP2015026781 A JP 2015026781A JP 2013156787 A JP2013156787 A JP 2013156787A JP 2013156787 A JP2013156787 A JP 2013156787A JP 2015026781 A JP2015026781 A JP 2015026781A
Authority
JP
Japan
Prior art keywords
leads
deformation
lead
semiconductor element
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013156787A
Other languages
English (en)
Other versions
JP6114134B2 (ja
Inventor
卓矢 門口
Takuya Kadoguchi
卓矢 門口
敬洋 平野
Takahiro Hirano
敬洋 平野
新 原田
Arata Harada
新 原田
雅由 西畑
Masayoshi Nishihata
雅由 西畑
知巳 奥村
Tomomi Okumura
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2013156787A priority Critical patent/JP6114134B2/ja
Priority to US14/314,485 priority patent/US9406593B2/en
Priority to DE102014213439.0A priority patent/DE102014213439B4/de
Priority to CN201410350640.5A priority patent/CN104347573B/zh
Publication of JP2015026781A publication Critical patent/JP2015026781A/ja
Application granted granted Critical
Publication of JP6114134B2 publication Critical patent/JP6114134B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】アイランドの間の距離の低減を可能としつつ、モールド成形時のリードの変形を抑制することが出来るリードフレームを提供する。
【解決手段】リードフレーム１は、複数個の第１リード１００と、複数個の第２リード２００と、複数個の第１リード１００を横断し、外周枠２０と複数個の第１リード１００とを連結する第１連結部３１と、複数個の第２リード２００を横断し、外周枠２０と複数個の第２リード２００とを連結する第２連結部３２と、第１連結部３１と第２連結部３２との間を連結し、第２方向での延在範囲は第１アイランド１１及び第２アイランド１２間の所定の空間よりも手前で終端する中間部４０と、第１リード１００、第２リード２００、第１連結部３１及び第２連結部３２の少なくともいずれかに形成され又は設けられ、モールド成形時の第１リード１００及び第２リード２００の変形を抑制する変形抑制部５１１，５１２とを含む。
【選択図】図２

Description

本開示は、リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法に関する。
従来から、リードフレーム本体に、半導体チップを装着するアイランドと、半導体チップにボンディングワイヤを介して接続されるリードと、これらアイランドおよびリードをリードフレーム本体につなぎ止めるタイバーとを形成したリードフレームが知られている（例えば、特許文献１参照）。このリードフレームでは、リードフレームのハンドリング時などにリードフレーム本体を変形させるような力が作用してもリードフレーム本体が実際に変形を生じないように、リードフレーム本体の外周部に肉厚の補強用突部を形成している。また、特許文献１の図２１は、リードフレーム本体に３組のアイランド及び３組のリード群を設けたリードフレームについて開示する。
特開2008-218455号公報
上記の特許文献１(特に図２１)に記載される構成では、各リード群間を連結する中間部は、各アイランドの間を通って、リードフレーム本体の外周部の２辺間を連結する。従って、上記の特許文献１に記載される構成では、かかる構成の中間部の存在に起因して、各アイランドの間の距離は、各アイランドと中間部との間の必要な絶縁距離が確保されるように設定される必要があり、リードフレームの小型化(及びそれに伴う半導体装置の小型化)が妨げられるという問題がある。
本開示は、アイランドの間の距離の低減を可能としつつ、モールド成形時のリードの変形を抑制することができるリードフレーム等の提供を目的とする。
本開示の一局面によれば、所定の空間を介して第１方向に並んで配置される第１及び第２アイランドと、
外周枠と、
前記第１方向に複数個並んで、前記第１方向に直交する第２方向にそれぞれ延在し、前記第２方向の一端に外部接続用端部をそれぞれ備え、前記第２方向の他端に半導体素子との接続用の半導体素子接続用端部をそれぞれ備える複数個の第１リードと、
前記第１方向に複数個並んで前記第２方向にそれぞれ延在し、前記第２方向の一端に外部接続用端部をそれぞれ備え、前記第２方向の他端に半導体素子との接続用の半導体素子接続用端部をそれぞれ備える複数個の第２リードと、
前記複数個の第１リードを横断し、前記外周枠と前記複数個の第１リードとを連結する第１連結部と、
前記複数個の第２リードを横断し、前記外周枠と前記複数個の第２リードとを連結する第２連結部と、
前記第１方向で前記第１連結部と前記第２連結部との間に形成され、前記第１連結部と前記第２連結部とを連結し、前記第２方向での延在範囲は前記第１及び第２アイランド間の前記所定の空間よりも手前で終端する中間部と、
前記複数個の第１リード、前記複数個の第２リード、前記第１連結部及び前記第２連結部の少なくともいずれかに形成され又は設けられ、モールド成形時の前記複数個の第１リード及び前記複数個の第２リードの変形を抑制する変形抑制部とを含む、リードフレームが提供される。
本開示によれば、アイランドの間の距離の低減を可能としつつ、モールド成形時のリードの変形を抑制することができるリードフレーム等が得られる。
電動自動車用モータ駆動システム１０００の全体構成の一例を示す図である。 一実施例(実施例１)によるリードフレーム１を概略的に示す平面図である。 インバータ１００３の製造方法の一例の説明図である。 比較例によるリードフレーム１'の樹脂モールド時の変形状態を模式的に示す図である。 他の実施例（実施例２）によるリードフレーム２を概略的に示す平面図である。 他の実施例（実施例３）によるリードフレーム３を概略的に示す平面図である。 他の実施例（実施例４）によるリードフレーム４を概略的に示す平面図である。 他の実施例（実施例５）によるリードフレーム４を概略的に示す平面図である。
以下、添付図面を参照しながら各実施例について詳細に説明する。
ここでは、先ず、電動自動車用モータ駆動システムについて、説明する。図１は、電動自動車用モータ駆動システム１０００の全体構成の一例を示す図である。電動自動車用モータ駆動システム１０００は、バッテリ１００１の電力を用いて走行用モータ１００４を駆動することにより車両を駆動させるシステムである。尚、電動自動車は、電力を用いて走行用モータ１００４を駆動して走行するものであれば、その方式や構成の詳細は任意である。電動自動車は、典型的には、動力源がエンジンと走行用モータ１００４であるハイブリッド自動車（ＨＶ）や、動力源が走行用モータ１００４のみである電気自動車を含む。
モータ駆動システム１０００は、図１に示すように、バッテリ１００１、ＤＣ／ＤＣコンバータ１００２、インバータ１００３、走行用モータ１００４、及び、制御装置１００５を備える。
バッテリ１００１は、電力を蓄積して直流電圧を出力する任意の蓄電装置であり、ニッケル水素バッテリ、リチウムイオンバッテリや電気２重層キャパシタ等の容量性素子から構成されてもよい。
ＤＣ／ＤＣコンバータ１００２は、双方向のＤＣ／ＤＣコンバータ（可逆チョッパ方式の昇圧ＤＣ／ＤＣコンバータ）であってよい。
インバータ１００３は、正極ラインと負極ラインとの間に互いに並列に配置されるＵ相、Ｖ相、Ｗ相の各アームから構成される。Ｕ相アームはスイッチング素子（本例ではＩＧＢＴ（Insulated Gate Bipolar Transistor））Ｑ１，Ｑ２の直列接続からなり、Ｖ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ３，Ｑ４の直列接続からなり、Ｗ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ５，Ｑ６の直列接続からなる。また、各スイッチング素子Ｑ１〜Ｑ６のコレクタ−エミッタ間には、それぞれ、エミッタ側からコレクタ側に電流を流すようにダイオード（例えばフリーホイールダイオード）Ｄ１〜Ｄ６が配置される。尚、スイッチング素子Ｑ１〜Ｑ６は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor)のような、ＩＧＢＴ以外の他のスイッチング素子であってもよい。
走行用モータ１００４は、３相の永久磁石モータであり、Ｕ，Ｖ，Ｗ相の３つのコイルの一端が中点で共通接続されている。尚、Ｕ，Ｖ，Ｗ相の３つのコイルの結線方法は、Δ結線であってもよい。尚、走行用モータタ１００４に加えて、第２の走行用モータ又は発電機が並列で追加されてもよい。この場合、対応するインバータも並列に追加されればよい。
制御装置１００５は、ＤＣ／ＤＣコンバータ１００２及びインバータ１００３を制御する。ＤＣ／ＤＣコンバータ１００２及びインバータ１００３の制御方法は任意であってよい。
図２は、一実施例(実施例１)によるリードフレーム１を概略的に示す平面図である。以下では、図２に示すような互いに直交するＸ方向及びＹ方向を用いて説明を行う。また、以下では、一例として、リードフレーム１は、上述のインバータ１００３のＵ相の上下アームを形成するものとする。但し、リードフレーム１は、上述のインバータ１００３の他の相の上下アームやＤＣ／ＤＣコンバータ１００２の上下アームを形成するために使用することも可能であるし、他の半導体装置を形成するために使用することも可能である。尚、上述のインバータ１００３を構成する場合、３相の各相の上下アームを形成するために、３つのリードフレーム１を使用することとしてよい。
リードフレーム１は、第１アイランド１１と、第２アイランド１２と、外周枠２０と、複数個の第１リード１００と、複数個の第２リード２００と、第１連結部３１と、第２連結部３２と、中間部４０と、第１変形抑制部５１１と、第２変形抑制部５１２とを含む。尚、リードフレーム１は、厚みの異なる部位を備えてよく、板厚の比較的大きい厚部は、第１アイランド１１及び第２アイランド１２を形成し、板厚の比較的小さい薄部は、他の部位を形成してもよい。或いは、外周枠２０の一部が厚部により形成されてもよい。尚、厚部と薄部の板厚の比は、典型的には、４：１である。但し、厚部は、ヒートシンク機能を高めるために、薄部の板厚の４倍以上の板厚を有してもよい。
第１アイランド１１及び第２アイランド１２は、所定の空間(間隔)９２を介してＸ方向に並んで配置される。第１アイランド１１及び第２アイランド１２には、それぞれ、半導体素子が搭載される。本例では、第１アイランド１１及び第２アイランド１２には、それぞれ、インバータ１００３のＵ相の上アームを形成するＩＧＢＴ及びダイオード（フライホイルダイオード）、Ｕ相の下アームを形成するＩＧＢＴ及びダイオードが搭載されることになる。尚、図２に示す例では、第１アイランド１１及び第２アイランド１２は、Ｙ方向にオフセットせずに、Ｘ方向に並んで配置されているが、Ｙ方向にオフセットしつつＸ方向に並んで配置されてもよい。
外周枠２０は、リードフレーム１の外周枠であり、リードフレーム１の必要な剛性を確保する機能や、第１リード１００等を保持する(吊る)機能を有してよい。外周枠２０の詳細な形状は任意である。尚、図２に示す例では、外周枠２０は、第１アイランド１１及び第２アイランド１２よりもＹ方向でＹ１側に形成されている。具体的には、外周枠２０は、第１アイランド１１のＸ方向のＸ１側の端部からＹ方向のＹ１側に向かって延在する第１横枠部２１と、第２アイランド１２のＸ方向のＸ２側の端部からＹ方向のＹ１側に向かって延在する第２横枠部２２と、Ｘ方向に延在し、第１横枠部２１の端部と第２横枠部２２の端部を連結する縦枠部２３とを含む。第１及び第２横枠部２１、２２及び縦枠部２３は、第１アイランド１１及び第２アイランド１２と協動して、実質的に閉じた開口部９０を画成する。但し、第１アイランド１１及び第２アイランド１２間には、空間９２が画成される。外周枠２０は、第１アイランド１１及び第２アイランド１２よりＹ方向でＹ２側にも形成されてもよく、この場合、第１アイランド１１及び第２アイランド１２は、Ｙ２側においても、外周枠２０を介して連結されてよい。また、図２に示す例では、第１及び第２横枠部２１、２２は、段差２４を有し、段差２４を介して第１アイランド１１及び第２アイランド１２に接続されている。
複数個の第１リード１００は、Ｘ方向に並んで配置される。第１リード１００のそれぞれは、Ｙ方向に延在する。第１リード１００のそれぞれは、Ｙ方向のＹ１側に外部接続用端部１０１を備えると共に、Ｙ方向のＹ２側に半導体素子接続用端部１０２を備える。尚、図２に示す例では、第１リード１００のそれぞれは、Ｘ方向の幅が比較的広い広幅部１０４をＹ方向のＹ２側に備え、Ｘ方向の幅が比較的狭い狭幅部１０６をＹ方向のＹ１側に備える。但し、第１リード１００のそれぞれは、一定の幅であってもよいし、他の態様で幅が可変されてもよい。尚、外部接続用端部１０１は、狭幅部１０６の端部に形成されてよい。第１リード１００は、例えばニッケルメッキ等のようなメッキ処理をされてよい。また、外部接続用端部１０１は、例えば金メッキ等のような特別なメッキ処理をされてよい。
尚、図２に示す例では、複数個の第１リード１００は、第１アイランド１１のＹ方向でＹ１側に、第１アイランド１１に隣接して配置される。但し、複数個の第１リード１００は、第１アイランド１１に対してＸ方向にオフセットして配置されてもよい。また、図２に示す例では、第１リード１００のそれぞれは、Ｙ方向にオフセットせずに、Ｘ方向に並んで配置されているが、Ｙ方向にオフセットしつつＸ方向に並んで配置されてもよい。
複数個の第２リード２００は、Ｘ方向に並んで配置される。第２リード２００のそれぞれは、Ｙ方向に延在する。第２リード２００のそれぞれは、Ｙ方向のＹ１側に外部接続用端部２０１を備えると共に、Ｙ方向のＹ２側に半導体素子接続用端部２０２を備える。尚、図２に示す例では、第２リード２００のそれぞれは、Ｘ方向の幅が比較的広い広幅部２０４をＹ方向のＹ２側に備え、Ｘ方向の幅が比較的狭い狭幅部２０６をＹ方向のＹ１側に備える。但し、第２リード２００のそれぞれは、一定の幅であってもよいし、他の態様で幅が可変されてもよい。尚、外部接続用端部２０１は、狭幅部２０６の端部に形成されてよい。第２リード２００は、例えばニッケルメッキ等のようなメッキ処理をされてよい。また、外部接続用端部２０１は、例えば金メッキ等のような特別なメッキ処理をされてよい。
尚、図２に示す例では、複数個の第２リード２００は、第２アイランド１２のＹ方向でＹ１側に、第２アイランド１２に隣接して配置される。但し、複数個の第２リード２００は、第２アイランド１２に対してＸ方向にオフセットして配置されてもよい。また、複数個の第２リード２００は、複数個の第１リード１００に対してＸ方向に並んで配置される。但し、複数個の第２リード２００は、複数個の第１リード１００に対してＹ方向にオフセットしつつＸ方向に並んで配置されてもよい。また、図２に示す例では、第２リード２００のそれぞれは、Ｙ方向にオフセットせずに、Ｘ方向に並んで配置されているが、Ｙ方向にオフセットしつつＸ方向に並んで配置されてもよい。
第１連結部３１は、複数個の第１リード１００を横断し、外周枠２０と複数個の第１リード１００とを連結する。即ち、第１連結部３１は、外周枠２０に対して複数個の第１リード１００を吊るタイバーとして機能する。図２に示す例では、第１連結部３１は、第１横枠部２１からＸ方向に対して平行に延在し、複数個の第１リード１００の広幅部１０４間を連結しつつ、後述の中間部４０に連結する。尚、第１連結部３１は、図２に示すように、第１横枠部２１の段差２４よりもＹ方向のＹ１側に形成されてよい。
第２連結部３２は、複数個の第２リード２００を横断し、外周枠２０と複数個の第２リード２００とを連結する。即ち、第２連結部３２は、外周枠２０に対して複数個の第２リード２００を吊るタイバーとして機能する。図２に示す例では、第２連結部３２は、第２横枠部２２からＸ方向に対して平行に延在し、複数個の第２リード２００の広幅部２０４間を連結しつつ、後述の中間部４０に連結する。尚、第２連結部３２は、図２に示すように、第２横枠部２２の段差２４よりもＹ方向のＹ１側に形成されてよい。
尚、図２に示す例では、第１連結部３１及び第２連結部３２は、互いに対してＹ方向にオフセットせずに、全体として一直線状に形成されているが、Ｙ方向にオフセットする関係で形成されてもよい。
中間部４０は、第１連結部３１と第２連結部３２との間に形成され、第１連結部３１と第２連結部３２とを連結する。中間部４０のＹ方向の延在範囲（Ｙ方向のＹ２側）は、第１アイランド１１と第２アイランド１２間の空間９２よりも手前で終端する。即ち、中間部４０は、Ｙ方向で、第１アイランド１１と第２アイランド１２間の空間９２内に延在(侵入)しないように構成される。これにより、第１アイランド１１と第２アイランド１２との間の距離（Ｘ方向の距離）を短くすることができ、リードフレーム１の小型化（ひいてはリードフレーム１を使用して構成されるインバータ１００３の小型化）を図ることができる。即ち、中間部４０が第１アイランド１１と第２アイランド１２間の空間９２内に延在すると、第１アイランド１１及び第２アイランド１２と中間部４０との間（及び半導体素子接続用端部１０２、２０２と中間部４０との間）の絶縁を維持するために、第１アイランド１１と第２アイランド１２との間の距離を大きくする必要がある。これに対して、図２に示す例では、中間部４０を第１アイランド１１と第２アイランド１２間に延在させないことにより、第１アイランド１１と第２アイランド１２との間の距離を必要最小限に抑えて、リードフレーム１の小型化を図ることが可能である。図２に示す例では、中間部４０は、第１連結部３１及び第２連結部３２よりもＹ方向のＹ２側に形成されず、Ｙ方向のＹ２側は、第１連結部３１及び第２連結部３２の間で終端している。従って、半導体素子接続用端部１０２、２０２と中間部４０との間の絶縁に対する考慮も実質的に不要となる。
尚、以下では、上述のように中間部４０のＹ方向のＹ２側が第１アイランド１１と第２アイランド１２間を通らない構成（従って、中間部４０のＹ方向のＹ２側が外周枠２０に吊られていない構成）を、便宜上、「片持ち構成」と称する。
中間部４０は、Ｙ方向のＹ１側で、外周枠２０まで延在する必要はないが、好ましくは、図２に示すように、Ｙ方向のＹ１側で、外周枠２０と連結する。これにより、外周枠２０の剛性が高まり、外周枠２０の変形（及びそれに伴う第１リード１００及び第２リード２００の変形）を低減することができる。尚、図２に示す例では、中間部４０は、Ｘ方向の幅が第１アイランド１１及び第２アイランド１２間のＸ方向の距離と略等しく、Ｙ方向に対して平行に延在している。
第１変形抑制部５１１は、モールド成形時の複数個の第１リード１００の変形を抑制する機能を有する（この変形抑制機能について後に詳説する）。第１変形抑制部５１１は、複数個の第１リード１００を横断し、外周枠２０と複数個の第１リード１００とを連結する。即ち、第１変形抑制部５１１は、第１連結部３１と同様、外周枠２０に対して複数個の第１リード１００を吊るタイバーとしても機能する。図２に示す例では、第１変形抑制部５１１は、第１横枠部２１からＸ方向に対して平行に延在し、複数個の第１リード１００の広幅部１０４間を連結しつつ、中間部４０に連結する。尚、第１連結部３１は、図２に示すように、第１連結部３１よりもＹ方向のＹ１側に形成されてよい。
第２変形抑制部５１２は、モールド成形時の複数個の第２リード２００の変形を抑制する機能を有する（この変形抑制機能について後に詳説する）。第２変形抑制部５１２は、複数個の第２リード２００を横断し、外周枠２０と複数個の第２リード２００とを連結する。即ち、第２変形抑制部５１２は、第２連結部３２と同様、外周枠２０に対して複数個の第２リード２００を吊るタイバーとしても機能する。図２に示す例では、第２変形抑制部５１２は、第２横枠部２２からＸ方向に対して平行に延在し、複数個の第２リード２００の広幅部２０４間を連結しつつ、中間部４０に連結する。尚、第２連結部３２は、図２に示すように、第２連結部３２よりもＹ方向のＹ１側に形成されてよい。
尚、図２に示す例では、第１変形抑制部５１１及び第２変形抑制部５１２は、互いに対してＹ方向にオフセットせずに、全体として一直線状に形成されているが、Ｙ方向にオフセットする関係で形成されてもよい。
次に、リードフレーム１を用いたインバータ１００３の製造方法について説明する。図３は、インバータ１００３の製造方法の一例の説明図である。
先ず、図２に示したリードフレーム１を用意し、次いで、リードフレーム１の第１アイランド１１及び第２アイランド１２上に、それぞれ、ＩＧＢＴ及びダイオード（フライホイルダイオード）を実装する。尚、ＩＧＢＴ及びダイオードは、半田等により第１アイランド１１及び第２アイランド１２上に設けられてよい。図３（Ａ）には、便宜上、リードフレーム１の第１アイランド１１及び第２アイランド１２上に実装されたＩＧＢＴであるスイッチング素子Ｑ１，Ｑ２のみが示されている。ダイオードは、ＩＧＢＴよりもＹ方向のＹ２側に実装されてよい。
次いで、図３（Ａ）に示すように、第１リード１００の半導体素子接続用端部１０２をスイッチング素子Ｑ１に、例えばボンディングワイヤ７００により接続すると共に、第２リード２００の半導体素子接続用端部２０２をスイッチング素子Ｑ２に、例えばボンディングワイヤ７００により接続する。尚、複数個の第１リード１００及び複数個の第２リード２００は、ゲート信号（スイッチング素子Ｑ１，Ｑ２の駆動信号）、スイッチング素子Ｑ１，Ｑ２に内蔵されてよいセンスエミッタ（過電流検出用）や温度センサに係る信号等を伝送するためのリードとなる。その他、図示は省略するが、スイッチング素子Ｑ１、Ｑ２の他の接続（例えば、スイッチング素子Ｑ１、Ｑ２の各エミッタとダイオードＤ１，Ｄ２の各アノードの接続）等が実行されてよい。また、次の樹脂モールド工程前に、リードフレーム１は、ヒートシンク等に絶縁体を介して設置されてもよい。
次いで、図３（Ｂ）に示すように、第１リード１００の外部接続用端部１０１及び第２リード２００の外部接続用端部２０１が露出する態様で、リードフレーム１上を樹脂で封止する（樹脂モールド工程）。即ち、半導体素子接続用端部１０２，２０２やスイッチング素子Ｑ１，Ｑ２等を樹脂で封止する。これにより、図３（Ｂ）に示すように、リードフレーム１上に樹脂モールド部６００が形成される。
次いで、図３（Ｃ）に示すように、外周枠２０における樹脂モールド部６００から露出した部分、第１連結部３１、第２連結部３２、中間部４０、第１変形抑制部５１１、及び、第２変形抑制部５１２を切除（カット）して、第１リード１００及び第２リード２００のみが樹脂モールド部６００から露出した構成を得る。また、フォーミングにより第１リード１００及び第２リード２００が最終形状へと形成されてよい。これにより、電力変換装置９が形成される。その後、図示は省略するが、第１リード１００の外部接続用端部１０１及び第２リード２００の外部接続用端部２０１は、制御装置１００５を実現する制御基板に接続されてよい。
尚、図３に示す例では、第１リード１００及び第２リード２００のみが樹脂モールド部６００から露出しているが、他の部位が必要に応じて露出されてもよい。例えば、外周枠２０における樹脂モールド部６００から露出した部分の一部を、電圧センサ用リード部として利用する場合は、当該一部をカットせずに、残存（露出）させてもよい。
ところで、図３（Ｃ）に示すような樹脂モールド工程を行う際、リードフレーム１は金型により押えられる。典型的には、第１連結部３１、第２連結部３２、及び中間部４０のＹ方向両端部等が金型により押さえられ、リードフレーム１を固定した状態で、樹脂モールド工程が実行される。この際、リードフレーム１は、金型により押さえられることで、力を受けるため、樹脂モールド時に有害な変形が生じないように構成される必要がある。
図４は、比較例によるリードフレーム１'の樹脂モールド時の変形状態を模式的に示す図である。図４に示す比較例は、第１変形抑制部５１１及び第２変形抑制部５１２を備えていない点が上述した実施例１と異なる。
樹脂モールド時に、リードフレーム１'が金型により押えられると、リードフレーム１'に回転モーメントＭ１，Ｍ２が発生する。これは、特に、外周枠２０における第１連結部３１のＸ１側端部に隣接する部位、及び、外周枠２０における第２連結部３２のＸ２側端部に隣接する部位が金型により強く抑えられる一方、中間部４０は、上述の如く片持ち構成であり、Ｙ２側が拘束されていないためである。このため、中間部４０は、図４に矢印Ｒにて示すように、Ｙ２側に変形（変位）し、第１リード１００及び第２リード２００が、図４に示すように、外部接続用端部１０１側がＸ方向で互いに近づく方向に変形する。
これに対して、上述した実施例１によれば、第１変形抑制部５１１及び第２変形抑制部５１２が設けられるので、かかる変形を抑制することができる。即ち、本実施例１によれば、第１変形抑制部５１１及び第２変形抑制部５１２が設けられるので、第１変形抑制部５１１、第２変形抑制部５１２、第１連結部３１及び第２連結部３２全体としての曲げ剛性が高くなり、中間部４０のＹ２側への変位が低減される。また、Ｙ方向における第１変形抑制部５１１及び第２変形抑制部５１２と第１連結部３１及び第２連結部３２との間の隙間に起因して、第１リード１００及び第２リード２００の変形が、第１変形抑制部５１１及び第２変形抑制部５１２よりもＹ２側で吸収され、第１リード１００及び第２リード２００の外部接続用端部１０１，２０１側の変形を低減することができる。尚、本願発明者がＣＡＥ（Computer-Aided Engineering）解析を行ったところ、比較例に比べて約８割、変形量が低減されることが確認された。特に、第１変形抑制部５１１及び第２変形抑制部５１２のＹ方向の幅Ｗ１（図２参照）と、第１変形抑制部５１１及び第２変形抑制部５１２と第１連結部３１及び第２連結部３２との間の隙間のＹ方向の幅Ｗ２との合計（＝Ｗ１＋Ｗ２）が４ｍｍ以上であるときに、ロバスト性が高く、変形量を抑制できることが分かった。
尚、上述した実施例１では、第１変形抑制部５１１及び第２変形抑制部５１２は、それぞれ、第１リード１００及び第２リード２００の広幅部１０４，２０４を横断する態様で形成されている。しかしながら、第１変形抑制部５１１及び第２変形抑制部５１２は、それぞれ、第１連結部３１及び第２連結部３２よりもＹ１側に形成される限り、第１リード１００及び第２リード２００におけるＹ方向の任意の位置を横断する態様で形成されてもよい。この点、究極的には、第１変形抑制部５１１及び第２変形抑制部５１２は、それぞれ、第１連結部３１及び第２連結部３２と一体に形成されてもよいし（即ち隙間Ｗ２＝０）、第１変形抑制部５１１及び第２変形抑制部５１２は、それぞれ、第１リード１００及び第２リード２００の外部接続用端部１０１，２０１（例えば第１リード１００及び第２リード２００のＹ１側の先端）を横断する態様で形成されてもよい。しかしながら、第１変形抑制部５１１及び第２変形抑制部５１２がそれぞれ、第１リード１００及び第２リード２００の外部接続用端部１０１，２０１を横断する態様で形成される場合は、樹脂モールド後の第１変形抑制部５１１及び第２変形抑制部５１２の切除時に、外部接続用端部１０１，２０１のメッキ（例えば金メッキ）が剥がれて下地が露出してしまう虞がある。この場合、外部接続用端部１０１，２０１において電気的接続の信頼性が低下する虞がある。従って、好ましくは、第１変形抑制部５１１及び第２変形抑制部５１２は、第１リード１００及び第２リード２００の外部接続用端部１０１，２０１以外の部位を横断するように形成される。
図５は、他の実施例（実施例２）によるリードフレーム２を概略的に示す平面図である。本実施例２は、第１変形抑制部５１１及び第２変形抑制部５１２の構成が上述した実施例１と異なるだけであり、他の構成については上述した実施例１と同様であってよい。
具体的には、本実施例２では、第１変形抑制部５１１は、外周枠２０と複数個の第１リード１００のうちのＸ１側最外の第１リード１００Ａとの間で、斜め方向に延在する。即ち、第１変形抑制部５１１は、中間部４０からＸ１側最外の第１リード１００Ａまでの間は、Ｘ方向に対して平行に直線的に延在するが、最外の第１リード１００Ａから外周枠２０までは、外周枠２０に向かうにつれてＹ１側となる傾斜方向で傾斜する。この場合も、上述した実施例１と実質的に同様の効果を得ることができる。
また、本実施例２では、第２変形抑制部５１２は、外周枠２０と複数個の第２リード２００のうちのＸ２側最外の第２リード２００Ａとの間で、Ｙ方向の幅が、外周枠２０に向かうにつれてＹ１側に徐々に大きくなる。即ち、第２変形抑制部５１２は、中間部４０からＸ２側最外の第２リード２００Ａまでの間は、Ｘ方向に対して平行に直線的に延在するが、Ｘ２側最外の第１リード２００Ａから外周枠２０までは、Ｙ方向の幅が、外周枠２０に向かうにつれてＹ１側に徐々に大きくなる。この場合も、上述した実施例１と実質的に同様の効果を得ることができる。
尚、本実施例２では、第１変形抑制部５１１及び第２変形抑制部５１２の各構成は、互いに異なっているが、同一であってよい。即ち、本実施例２において、第１変形抑制部５１１は、第２変形抑制部５１２と同様の構成であってもよいし、逆に、第２変形抑制部５１２は、第１変形抑制部５１１と同様の構成であってもよい。また、第２変形抑制部５１２は、Ｙ方向の幅が、Ｘ２側最外の第１リード２００Ａから外周枠２０まで線形的に増加しているが、非線形的に増加してもよい。
図６は、他の実施例（実施例３）によるリードフレーム３を概略的に示す平面図である。本実施例３は、第１変形抑制部及び第２変形抑制部の構成が上述した実施例１と異なるだけであり、他の構成については上述した実施例１と同様であってよい。
具体的には、本実施例３では、追加のタイバーの形態の上述の第１変形抑制部５１１及び第２変形抑制部５１２が無くされ、その代わりに、穴の形態の第１変形抑制部５１３及び第２変形抑制部５１４が設けられる。
第１変形抑制部５１３は、図６に示すように、外周枠２０と複数個の第１リード１００のうちのＸ１側最外の第１リード１００Ａとの間で、第１連結部３１に形成される。即ち、第１変形抑制部５１３は、第１連結部３１における中間部４０からＸ１側最外の第１リード１００Ａまでの部位には形成されず、第１連結部３１におけるＸ１側の端部のみに形成される。
第２変形抑制部５１４は、図６に示すように、外周枠２０と複数個の第２リード２００のうちのＸ２側最外の第２リード２００Ｂとの間で、第２連結部３２に形成される。即ち、第２変形抑制部５１４は、第２連結部３２における中間部４０からＸ２側最外の第２リード２００Ａまでの部位には形成されず、第２連結部３２におけるＸ２側の端部のみに形成される。
本実施例３によれば、穴の形態の第１変形抑制部５１３及び第２変形抑制部５１４に起因して、モールド成形時に、第１変形抑制部５１３及び第２変形抑制部５１４が局所的に変形することでリードフレーム３全体の変形が低減されるので（回転モーメントＭ１，Ｍ２（図４参照）が抑制されるので）、上述した実施例１と同様、第１リード１００及び第２リード２００の外部接続用端部１０１，２０１側の変形を低減することができる。尚、本願発明者がＣＡＥ解析を行ったところ、比較例に比べて約２割、変形量が低減されることが確認された。
尚、図６に示す例では、第１変形抑制部５１３は、円形の穴であり、第２変形抑制部５１４は、Ｘ方向に長い長穴であるが、穴の形状は任意である。また、第１変形抑制部５１３及び／又は第２変形抑制部５１４は、複数の穴を含んでよい。
図７は、他の実施例（実施例４）によるリードフレーム４を概略的に示す平面図である。本実施例４は、第１変形抑制部及び第２変形抑制部の構成が上述した実施例１と異なるだけであり、他の構成については上述した実施例１と同様であってよい。
具体的には、本実施例４では、追加のタイバーの形態の上述の第１変形抑制部５１１及び第２変形抑制部５１２が無くされ、その代わりに、梁（トラス）の形態の第１変形抑制部５１５及び第２変形抑制部５１６が設けられる。
第１変形抑制部５１５は、図７に示すように、外周枠２０と複数個の第１リード１００のうちのＸ１側最外の第１リード１００Ａとの間に形成され、一端が外周枠２０に連結され、他端が第１連結部３１に連結される。第１変形抑制部５１５は、図７に示すように、第１連結部３１よりもＹ方向のＹ１側に形成されてもよい。第１変形抑制部５１５は、リードフレーム４と一体に形成されてもよいし、別体で形成されてリードフレーム４に結合されてもよい。
第２変形抑制部５１６は、図７に示すように、外周枠２０と複数個の第２リード２００のうちのＸ２側最外の第２リード２００Ａとの間に形成され、一端が外周枠２０に連結され、他端が第２連結部３２に連結される。第２変形抑制部５１６は、図７に示すように、第２連結部３２よりもＹ方向のＹ２側に形成されてもよい。第２変形抑制部５１６は、リードフレーム４と一体に形成されてもよいし、別体で形成されてリードフレーム４に結合されてもよい。
本実施例４によれば、梁の形態の第１変形抑制部５１３及び第２変形抑制部５１４に起因して、第１連結部３１及び第２連結部３２の曲げ剛性が向上してモールド成形時にリードフレーム３全体の変形が低減されるので、上述した実施例１と同様、第１リード１００及び第２リード２００の外部接続用端部１０１，２０１側の変形を低減することができる。
尚、本実施例４では、第１変形抑制部５１５及び第２変形抑制部５１６の各構成は、互いに異なっているが、同一であってよい。即ち、本実施例４において、第１変形抑制部５１５は、第２変形抑制部５１６と同様の構成であってもよいし、逆に、第２変形抑制部５１６は、第１変形抑制部５１５と同様の構成であってもよい。また、第１変形抑制部５１５及び／又は第２変形抑制部５１６は、複数本形成されてもよい。
図８は、他の実施例（実施例５）によるリードフレーム５を概略的に示す平面図である。本実施例５は、第１変形抑制部及び第２変形抑制部の構成が上述した実施例１と異なるだけであり、他の構成については上述した実施例１と同様であってよい。
具体的には、本実施例５では、追加のタイバーの形態の上述の第１変形抑制部５１１及び第２変形抑制部５１２が無くされ、その代わりに、屈曲部の形態の第１変形抑制部５１７及び第２変形抑制部５１８が設けられる。
第１変形抑制部５１７は、図８に示すように、Ｘ方向からＹ方向に屈曲してからＸ方向に屈曲する部位であり、第１連結部３１に形成される。具体的には、第１変形抑制部５１７は、外周枠２０と複数個の第１リード１００のうちのＸ１側最外の第１リード１００Ａとの間で、第１連結部３１に形成される。即ち、第１変形抑制部５１７は、第１連結部３１における中間部４０からＸ１側最外の第１リード１００Ａまでの部位には形成されず、第１連結部３１におけるＸ１側の端部のみに形成される。第１変形抑制部５１７のＹ方向の幅Ｂは、第１連結部３１のＹ方向の幅Ａよりも小さい。また、第１変形抑制部５１７のＸ方向の幅Ｃは、第１連結部３１のＹ方向の幅Ａよりも小さくてもよいし、同等であってもよい。
第２変形抑制部５１８は、図８に示すように、Ｘ方向からＹ方向に屈曲してからＸ方向に屈曲する部位であり、第２連結部３２に形成される。具体的には、第２変形抑制部５１８は、外周枠２０と複数個の第２リード２００のうちのＸ２側最外の第２リード２００Ａとの間で、第２連結部３２に形成される。即ち、第２変形抑制部５１８は、第２連結部３２における中間部４０からＸ２側最外の第２リード２００Ａまでの部位には形成されず、第２連結部３２におけるＸ２側の端部のみに形成される。第２変形抑制部５１８のＹ方向の幅Ｂは、第２連結部３２のＹ方向の幅Ａよりも小さい。また、第２変形抑制部５１８のＸ方向の幅Ｃは、第２連結部３２のＹ方向の幅Ａよりも小さくてもよいし、同等であってもよい。
本実施例５によれば、第１変形抑制部５１７及び第２変形抑制部５１８に起因して、モールド成形時に、第１変形抑制部５１７及び第２変形抑制部５１８が局所的に変形することで（第１変形抑制部５１７及び第２変形抑制部５１８にて応力を緩和することで）リードフレーム３全体の変形が低減されるので、上述した実施例１と同様、第１リード１００及び第２リード２００の外部接続用端部１０１，２０１側の変形を低減することができる。
尚、図８に示す例では、第１変形抑制部５１７及び第２変形抑制部５１８は、共に一段（Ｙ方向への屈曲が１回のみ）の屈曲部を備えるが、第１変形抑制部５１７及び／又は第２変形抑制部５１８は、２段以上の屈曲部を備えてもよい。
以上、各実施例について詳述したが、特定の実施例に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。また、前述した実施例の構成要素を全部又は複数を組み合わせることも可能である。
例えば、上述した各実施例では、好ましい実施例として、第１リード１００及び第２リード２００のそれぞれに対して、第１変形抑制部５１１等及び第２変形抑制部５１２等を設定しているが、第１変形抑制部５１１等及び第２変形抑制部５１２等のいずれか一方のみを設けること可能である。例えば、図２に示す例において、第２変形抑制部５１２を省略し、第１変形抑制部５１１のみを設けることとしてもよい。
また、上述した各実施例では、２つアイランド（第１アイランド１１及び第２アイランド１２）を備える構成を前提としているが、３つ以上のアイランドを備えるリードフレームに対しても適用可能である。この場合、各アイランドに対応してリードフレーム群が同様に形成され、各リードフレーム群間に中間部４０と同様の中間部が形成されることになる。
また、上述した実施例１，２では、第１変形抑制部５１１及び第２変形抑制部５１２は、第１リード１００及び第２リード２００の延在方向（Ｙ方向）に対して直交する方向（Ｘ方向）に延在するように形成されているが、Ｘ方向に対して斜めに延在してもよい。
また、上述した実施例１，２において、第１変形抑制部５１１及び第２変形抑制部５１２は、それぞれ、２本以上形成されてもよい。
１，２，３，４，５ リードフレーム
９ 電力変換装置
１１ 第１アイランド
１２ 第２アイランド
２０ 外周枠
３１ 第１連結部
３２ 第２連結部
４０ 中間部
１００ 第１リード
１０１ 外部接続用端部
２０２ 半導体素子接続用端部
５１１，５１３，５１５，５１７ 第１変形抑制部
５１２，５１４，５１６，５１８ 第２変形抑制部

Claims (7)

  1. 所定の空間を介して第１方向に並んで配置される第１及び第２アイランドと、
    外周枠と、
    前記第１方向に複数個並んで、前記第１方向に直交する第２方向にそれぞれ延在し、前記第２方向の一端に外部接続用端部をそれぞれ備え、前記第２方向の他端に半導体素子との接続用の半導体素子接続用端部をそれぞれ備える複数個の第１リードと、
    前記第１方向に複数個並んで前記第２方向にそれぞれ延在し、前記第２方向の一端に外部接続用端部をそれぞれ備え、前記第２方向の他端に半導体素子との接続用の半導体素子接続用端部をそれぞれ備える複数個の第２リードと、
    前記複数個の第１リードを横断し、前記外周枠と前記複数個の第１リードとを連結する第１連結部と、
    前記複数個の第２リードを横断し、前記外周枠と前記複数個の第２リードとを連結する第２連結部と、
    前記第１方向で前記第１連結部と前記第２連結部との間に形成され、前記第１連結部と前記第２連結部とを連結し、前記第２方向での延在範囲は前記第１及び第２アイランド間の前記所定の空間よりも手前で終端する中間部と、
    前記複数個の第１リード、前記複数個の第２リード、前記第１連結部及び前記第２連結部の少なくともいずれかに形成され又は設けられ、モールド成形時の前記複数個の第１リード及び前記複数個の第２リードの変形を抑制する変形抑制部とを含む、リードフレーム。
  2. 前記変形抑制部は、前記複数個の第１リードと前記複数個の第２リードとが前記外部接続用端部側で前記第１方向で互いに近づく方向に変形する変形モードを抑制する、請求項１に記載のリードフレーム。
  3. 前記中間部は、前記第２方向の一端が前記外周枠に連結され、前記第２方向の他端が前記第１連結部と前記第２連結部とに連結される、請求項１又は２に記載のリードフレーム。
  4. 前記変形抑制部は、
    前記複数個の第１リードを横断し、前記外周枠と前記複数個の第１リードとを連結する第１変形抑制部であって、前記第２方向で前記第１連結部よりも前記第１リードの外部接続用端部側に設けられる第１変形抑制部と、
    前記複数個の第２リードを横断し、前記外周枠と前記複数個の第２リードとを連結する第２変形抑制部であって、前記第２方向で前記第２連結部よりも前記第２リードの外部接続用端部側に設けられる第２変形抑制部とを含み、
    前記中間部は、更に、前記第１変形抑制部と前記第２変形抑制部とを連結する、請求項１から３のうちのいずれか１項に記載のリードフレーム。
  5. 請求項１から４のうちのいずれか１項に記載のリードフレームであって、前記第１連結部、前記第２連結部、前記中間部及び前記変形抑制部が切除されたリードフレームと、
    前記第１アイランドに設けられ、前記複数個の第１リードの半導体素子接続用端部に接続される第１半導体素子と、
    前記第２アイランドに設けられ、前記複数個の第２リードの半導体素子接続用端部に接続される第２半導体素子とを備える、電力変換装置。
  6. 請求項５に記載の電力変換装置と、
    前記複数個の第１リード及び前記複数個の第２リードの外部接続用端部に接続される制御装置とを備える、半導体装置。
  7. 請求項１から４のうちのいずれか１項に記載のリードフレームを設け、
    前記リードフレームの第１アイランドに第１半導体素子を設けると共に、前記リードフレームの第２アイランドに第２半導体素子を設け、
    前記複数個の第１リードの半導体素子接続用端部を前記第１半導体素子に接続すると共に、前記複数個の第２リードの半導体素子接続用端部を前記第２半導体素子に接続し、
    前記第１連結部と前記第２連結部を金型で押えつつ、前記第１リードの外部接続用端部及び前記第２リードの外部接続用端部が露出する態様で、前記リードフレーム上を樹脂で封止し、
    前記第１連結部、前記第２連結部、前記中間部及び前記変形抑制部を切除することを含む、半導体装置の製造方法。
JP2013156787A 2013-07-29 2013-07-29 リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法 Active JP6114134B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013156787A JP6114134B2 (ja) 2013-07-29 2013-07-29 リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法
US14/314,485 US9406593B2 (en) 2013-07-29 2014-06-25 Lead frame, electric power converting device, semiconductor apparatus and method of manufacturing semiconductor apparatus
DE102014213439.0A DE102014213439B4 (de) 2013-07-29 2014-07-10 Leiterrahmen, Stromumwandlungsvorrichtung, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
CN201410350640.5A CN104347573B (zh) 2013-07-29 2014-07-22 引线框架、电力变换装置、半导体设备及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013156787A JP6114134B2 (ja) 2013-07-29 2013-07-29 リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015026781A true JP2015026781A (ja) 2015-02-05
JP6114134B2 JP6114134B2 (ja) 2017-04-12

Family

ID=52274215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013156787A Active JP6114134B2 (ja) 2013-07-29 2013-07-29 リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9406593B2 (ja)
JP (1) JP6114134B2 (ja)
CN (1) CN104347573B (ja)
DE (1) DE102014213439B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075524A (ja) * 2017-10-19 2019-05-16 株式会社デンソー リードフレーム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54113252A (en) * 1978-02-24 1979-09-04 Hitachi Ltd Pellet bonding unit
JPS6060744A (ja) * 1983-09-14 1985-04-08 Matsushita Electronics Corp リ−ドフレ−ム
JPS63318764A (ja) * 1987-06-22 1988-12-27 Shinko Electric Ind Co Ltd 高周波用半導体装置と該装置用リ−ドフレ−ム
JP2003282936A (ja) * 2002-03-26 2003-10-03 Sharp Corp 光結合素子、その製造方法、及びそれを適用した電子機器
JP2012015453A (ja) * 2010-07-05 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02294058A (ja) * 1989-05-08 1990-12-05 Nec Kyushu Ltd Ｉｃ用リードフレーム
JP4801243B2 (ja) * 2000-08-08 2011-10-26 ルネサスエレクトロニクス株式会社 リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法
JP4467195B2 (ja) 2001-01-29 2010-05-26 京セラ株式会社 リードフレームおよびそれを用いた半導体素子収納用パッケージ
JP4611579B2 (ja) 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
US7741708B2 (en) * 2004-12-28 2010-06-22 Kokusan Denki Co., Ltd. Semiconductor device
JP2008218455A (ja) 2007-02-28 2008-09-18 Denso Corp リードフレームおよびリードフレーム収納治具
CN101458366B (zh) * 2007-12-13 2010-12-01 旭丽电子(广州)有限公司 光耦合器导线架料带
JP5634033B2 (ja) * 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2011176030A (ja) 2010-02-23 2011-09-08 Dainippon Printing Co Ltd 樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP5793995B2 (ja) * 2011-06-28 2015-10-14 トヨタ自動車株式会社 リードフレーム、及び、パワーモジュール
JP5537522B2 (ja) * 2011-09-21 2014-07-02 株式会社東芝 リードフレーム、半導体製造装置、半導体装置
JP5768643B2 (ja) * 2011-10-04 2015-08-26 株式会社デンソー 半導体装置およびその製造方法
US20130105956A1 (en) * 2011-10-31 2013-05-02 Samsung Electro-Mechanics Co., Ltd. Power module package and method for manufacturing the same
JP5721643B2 (ja) * 2012-01-30 2015-05-20 三菱電機株式会社 情報検索装置及びナビゲーション装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54113252A (en) * 1978-02-24 1979-09-04 Hitachi Ltd Pellet bonding unit
JPS6060744A (ja) * 1983-09-14 1985-04-08 Matsushita Electronics Corp リ−ドフレ−ム
JPS63318764A (ja) * 1987-06-22 1988-12-27 Shinko Electric Ind Co Ltd 高周波用半導体装置と該装置用リ−ドフレ−ム
JP2003282936A (ja) * 2002-03-26 2003-10-03 Sharp Corp 光結合素子、その製造方法、及びそれを適用した電子機器
JP2012015453A (ja) * 2010-07-05 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075524A (ja) * 2017-10-19 2019-05-16 株式会社デンソー リードフレーム
JP7006120B2 (ja) 2017-10-19 2022-01-24 株式会社デンソー リードフレーム

Also Published As

Publication number Publication date
DE102014213439B4 (de) 2021-03-25
CN104347573B (zh) 2017-06-20
CN104347573A (zh) 2015-02-11
US9406593B2 (en) 2016-08-02
DE102014213439A1 (de) 2015-01-29
JP6114134B2 (ja) 2017-04-12
US20150028464A1 (en) 2015-01-29

Similar Documents

Publication Publication Date Title
JP5846123B2 (ja) パワーモジュール
US8884411B2 (en) Semiconductor device and manufacturing method thereof
JP6125984B2 (ja) 半導体装置
US9960096B2 (en) Semiconductor device
JP5427745B2 (ja) パワー半導体モジュール及びその製造方法
US8497572B2 (en) Semiconductor module and method of manufacturing the same
US20130016548A1 (en) Semiconductor device
US20170092559A1 (en) Semiconductor device
WO2011122279A1 (ja) モータ駆動回路モジュール
US20160343630A1 (en) Semiconductor device and manufacturing method of the same
JP5793995B2 (ja) リードフレーム、及び、パワーモジュール
EP2963683A1 (en) Module, module assembly, and module manufacturing method
WO2017199723A1 (ja) 半導体装置
JP6114134B2 (ja) リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法
JP2013197573A (ja) 半導体装置
JP2008245461A (ja) バスバーおよびインバータ装置
JP2009283567A (ja) 半導体装置
JP6401444B2 (ja) パワーモジュールおよびその製造方法
JP2015186438A (ja) 半導体装置
WO2020184051A1 (ja) 半導体装置
JP7074046B2 (ja) 半導体装置とその製造方法
JP2018033266A (ja) 電流センサ装置
JP2012222000A (ja) 半導体モジュール及びその製造方法
JP6648000B2 (ja) 回路体および回路体の製造方法
US20240079383A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170316

R151 Written notification of patent or utility model registration

Ref document number: 6114134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250