JP5537522B2 - リードフレーム、半導体製造装置、半導体装置 - Google Patents

リードフレーム、半導体製造装置、半導体装置 Download PDF

Info

Publication number
JP5537522B2
JP5537522B2 JP2011205444A JP2011205444A JP5537522B2 JP 5537522 B2 JP5537522 B2 JP 5537522B2 JP 2011205444 A JP2011205444 A JP 2011205444A JP 2011205444 A JP2011205444 A JP 2011205444A JP 5537522 B2 JP5537522 B2 JP 5537522B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
die pad
leads
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011205444A
Other languages
English (en)
Other versions
JP2013069733A (ja
Inventor
英太郎 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011205444A priority Critical patent/JP5537522B2/ja
Priority to CN2012103151288A priority patent/CN103021992A/zh
Priority to US13/605,687 priority patent/US8952508B2/en
Publication of JP2013069733A publication Critical patent/JP2013069733A/ja
Application granted granted Critical
Publication of JP5537522B2 publication Critical patent/JP5537522B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明の実施形態は、半導体チップをパッケージ化する際に用いられるリードフレーム、該リードフレームを使用する半導体製造装置及び半導体装置に関する。
従来のリードフレームは、打ち抜き等により形成されたダイパッドを有する厚板のフレーム及び複数本のリード端子を有する薄板のフレームとを連結することにより構成されている。厚板のリードフレームと薄板のリードフレームとは、一方のフレームに設けられたピンを他方のフレームに設けられた貫通孔に挿入した後、ピンをかしめることで連結されている（例えば、特許文献１参照）。
特開２００６−１９１１４４号公報
しかしながら、一方のフレームに設けられたピンを他方のフレームに設けられた貫通孔に挿入した後、ピンをかしめることでフレーム同士を連結する場合、貫通孔とピンとの間にクリアランスを設ける必要がある。このため、従来のリードフレームでは、クリアランス分だけ寸法精度が低くなるという問題がある。
本発明の実施形態は、寸法精度を向上できるリードフレーム、該リードフレームを使用する半導体製造装置及び半導体装置を提供することを目的とする。
本発明の実施形態に係るリードフレームは、半導体チップを載置する載置面を有するダイパッドと、インナーリード及びアウターリードを有する複数のリードと、ダイパッドから複数のリードの両端側にかけて延在し、インナーリードの端部が載置面の上部に位置するように、ダイパッドと複数のリードとを連結する連結部材と、を備える。
実施形態に係るリードフレームの構成図。 実施形態に係るリードフレームの一部平面図及び側面図。 ダイボンディング装置の構成図。 ワイヤボンディング装置の構成図。 樹脂モールド装置の構成図。 実施形態の変形例に係るリードフレームの構成図。
（実施形態）
図１は、実施形態に係るリードフレーム１の構成図（俯瞰図）である。図２（ａ）は、リードフレーム１の鎖線で囲んだ領域の平面図である。図２（ｂ）は、図１の矢印αの方向に見たリードフレーム１の側面図である。なお、図２（ａ）及び図２（ｂ）において、鎖線は、モールド樹脂によるパッケージの境界線を示している。また、一点鎖線及び太い実線は、モールド樹脂によるパッケージ化後のリードフレーム１の切断位置を示している。以下、図１及び図２を参照して、実施形態に係るリードフレーム１について説明する。
リードフレーム１は、厚板と薄板からなる異形材フレームにより一体形成されており、枠体４０と、枠体４０内に形成されたダイパッド１０と、各ダイパッド１０を挟んで互いに対向する配置された２つのリード群２０と、ダイパッド１０及びリード群２０を枠体４０に連結する連結部材３０とを１単位として構成された素子部を複数備える（図１及び図２では、横に繋がった２つの素子分を表示）。なお、実際のリードフレームとしては、例えば、全体として１０素子程度が横に繋がるのが適当である。ここでいう「素子」とは、半導体チップのことである。
ダイパッド１０は、矩形の厚板から形成され、半導体チップ（図示せず）を載置する載置面１１を有する。なお、ダイパッド１０は、放熱板を兼ねており、ダイパッド１０の裏面１２は、パッケージ表面から露出した状態でモールド樹脂により封止される。
リード群２０は、薄板から形成され、各ダイパッド１０の端面（側面）１０Ａ側と、端面１０Ａに対向する端面（側面）１０Ｂ側とにそれぞれ配置される。リード群２０は、それぞれ複数のリード２１と、複数のリード２１の長手方向とは垂直な方向に延在し、これら複数本のリード２１を連結及び保持するタイバー２２とから構成される。各リード２１は、半導体チップの電極とボンディングワイヤＢにより接続されるインナーリード２１ａと、外部接続端子となるアウターリード２１ｂとを有する。なお、タイバー２２は、半導体チップがモールド樹脂により封止された後、切断される。
連結部材３０は、薄板から形成され、ダイパッド１０からリード群２０の両端側に延在し、ダイパッド１０及びリード群２０を枠体４０に連結する。連結部材３０は、ダイパッド１０の４つの角１０ａ〜１０ｄを枠体４０に連結する吊りピン３１と、一端側がリード群２０のタイバー２２と連結し、該リード群２０を枠体４０に連結する連結ピン３２とを備える。連結ピン３２は、リード群２０の複数のリード２１の長手方向と平行に延在し、その途中には、リード群２０のインナーリード２１ａの端部Ｔをダイパッド１０の載置面１１の上部に位置させるための曲げ部３２ａを有する。ダイパッド１０及びリード群２０は、連結部材３０により枠体４０内の所定の位置に保持される。
枠体４０は、薄板から形成され、ダイパッド１０及びリード群２０を後述するダイボンディング装置、ボンディング装置、樹脂モールド装置等の半導体製造装置に対して、位置決めをするためのアライメント（位置決め）孔４１が形成されている。枠体４０の孔４１を、これら半導体製造装置が備えるアライメント（位置決め）ピンへ挿入することで、リードフレーム１のダイパッド１０及びリード群２０が、半導体製造装置に対して位置決めされる。
次に、実施形態に係るリードフレーム１を使用して半導体パッケージを製造する半導体製造装置、具体的には、ダイボンディング装置、ワイヤボンディング装置及び樹脂モールド装置について説明する。
（ダイボンディング装置１００）
図３は、ダイボンディング装置１００の構成図である。ダイボンディング装置１００は、固定治具１１０、突き上げ機構１２０、Ｘ−Ｙステージ１３０、シリンダ１４０、コレット１５０、駆動機構１６０、シリンダ１７０及び制御機構１８０を備え、実施形態に係るリードフレーム１（図１，図２を参照）のダイパッド１０上に半導体チップＣを載置する。なお、突き上げ機構１２０及びコレット１５０には、図示しない真空ポンプに接続されている。
固定治具１１０は、ダイシング工程で切り出された多数の半導体チップＣが粘着された粘着シートＳの外周部を把持する金属枠Ｒを保持する。突き上げ機構１２０は、切り出された個々の半導体チップＣを裏面側（下側）から突き上げる。Ｘ−Ｙステージ１３０は、突き上げ機構１２０を粘着シートＳ上の半導体チップＣに対して水平方向に駆動し、水平方向の位置決め動作を行う。シリンダ１４０は、突き上げ機構１２０を粘着シートＳ上の半導体チップＣに対して垂直方向に駆動する。
コレット１５０は、突き上げ機構１２０により突き上げられた半導体チップＣを吸着してピックアップする。駆動機構１６０は、コレット１５０を粘着シートＳ上の半導体チップＣに対して水平方向に駆動し、水平方向の位置決め動作を行う。シリンダ１７０は、コレット１５０を、粘着シートＳ上の半導体チップＣに対して垂直方向に駆動する。制御機構１８０は、ダイボンディング装置１００全体を制御する。
（ワイヤボンディング装置２００）
図４は、ワイヤボンディング装置２００の構成図である。ワイヤボンディング装置２００は、Ｘ−Ｙステージ２０１と、ボンディングヘッド２０２と、ボンディングアーム２０３と、キャピラリ２０４と、ボンディングステージ２０５と、スプール２０６と、超音波振動子２０７と、スパークロッド２０８と、ワイヤクランプ２０９と、撮像手段２１０と、制御機構２１１とを備える。
Ｘ−Ｙステージ２０１の上にボンディングヘッド２０２が設置され、ボンディングヘッド２０２にはボンディングアーム２０３が取り付けられている。ボンディングアーム２０３はＺ方向モータによって回転中心の回りに駆動されて、その先端がボンディング面である半導体チップＣのパッド面に対して弧状に接離動作するように構成されている。
ボンディングアーム２０３の先端には、キャピラリ２０４が取り付けられている。Ｘ−Ｙステージ２０１とボンディングヘッド２０２は移動機構を構成し、該移動機構により、ボンディングヘッド２０２は、ボンディング面に沿った面内(ＸＹ面内)で自由に移動することができる。そして、ボンディングアーム２０３をＺ方向モータで駆動させることによって、ボンディングアーム２０３先端及びボンディングアーム２０３先端に取り付けられたキャピラリ２０４をＸＹＺ方向に自在に移動させることができる。なお、Ｘ−Ｙステージ２０１のボンディングアーム２０３の先端側には、リードフレーム１を吸着固定するボンディングステージ２０５が設けられている。
キャピラリ２０４は円錐形状の先端部を有する孔開き円柱であり、中心に設けられた孔にボンディングワイヤＢを挿通させることができる。ボンディングワイヤＢはボンディングヘッド２０２の上に取り付けられたスプール２０６から供給される。ボンディングアーム２０３は、超音波振動子２０７によって超音波エネルギをキャピラリ２０４に供給する。また、キャピラリ２０４の先端位置近傍には、キャピラリ２０４の先端から延出したボンディングワイヤを加熱してボール形状とするスパークロッド２０８が設けられている。
ボンディングヘッド２０２にはキャピラリ２０４に挿通されるボンディングワイヤＢを把持、開放するワイヤクランプ２０９が設けられている。ワイヤクランプ２０９には、開閉機構２０９ａを備えている。ワイヤクランプ２０９は、開閉機構２０９ａにより開閉駆動される。また、ボンディングヘッド２０２には、半導体チップＣ、リードフレーム１などの画像を取得する撮像手段２１０（例えば、ＣＭＯＳイメージセンサやＣＣＤイメージセンサ）が取り付けられ、撮像手段２１０によって撮像した画像に基づいてキャピラリ２０４のＸＹ方向の位置決めを行うよう構成されている。制御機構２１１は、ワイヤボンディング装置２００全体を制御する。
なお、上記では、直径が数十μｍのボンディングワイヤを用いたボンディング装置を例に、ワイヤボンディング装置について説明したが、放熱を重視する半導体装置では、直径が数百μｍのアルミニウム（Ａｌ）線をボンディングワイヤとして使用することもある。この場合には、図４を参照して説明したキャピラリではなく、ボンディングツールと呼ばれる器具を用いて、半導体チップＣのパッドとリードフレーム１のインナーリード２１ａとを接合する構成としてもよい。また、銅などの金属板で、半導体チップＣのパッドとリードフレーム１のインナーリード２１ａとを接合する構成としてもよい。
（樹脂モールド装置３００）
図５は、樹脂モールド装置３００の構成図である。樹脂モールド装置３００は、半導体チップＣが実装されたリードフレーム１を樹脂でモールドする成型機構３１０と、成型機構３１０の所定位置へ半導体チップＣが実装されたリードフレーム１を搬送・搬出する搬送機構３２０と、成型機構３１０を所定の温度（例えば、１６０℃〜１８０℃）に加熱する加熱機構３３０とを備える。加熱機構３３０は、例えば、電熱線（抵抗ヒータ）である。
成型機構３１０は、金型３１１と、駆動機構３１２と、溶融した樹脂を押し出すプランジャ３１３とを備える。金型３１１は、上金型３１１ａと下金型３１１ｂとから構成される。上金型３１１ａ及び下金型３１１ｂには、それぞれ樹脂パッケージの形状に合わせたキャビティ（空間）Ｇが形成されている。駆動機構３１２は、上金型３１１ａを上下に駆動する。プランジャ３１３は、溶融した樹脂タブレットを金型３１１のキャビティＧ内へ押し出す。
（半導体パッケージの製造）
次に、図１乃至図５を参照して、実施形態に係るリードフレーム１を使用した半導体パッケージの製造について説明する。
（ダイボンディング工程）
初めに、複数の半導体チップが形成されたウェハから所望の半導体チップＣをコレット１５０でピックアップし、リードフレーム１のダイパッド１０の載置面１１上に載置する。ダイパッド１０の載置面１１上には、例えば、熱硬化性樹脂、又は、金属ペースト（銀ペースト等）が塗布されている。半導体チップＣをダイパッド１０の載置面１１上に載置した後、加熱して半導体チップＣをダイパッド１０の載置面１１上に固定する。なお、この実施形態では、半導体チップＣは、ダイパッド１０の載置面１１上にフェースアップ実装される。
（ワイヤボンディング工程）
初めに、キャピラリ２０４に挿入されたボンディングワイヤＢの先端がスパークロッド２０８によりスパークされ、ボンディングワイヤＢの先端がボール形状に加工される。次に、キャピラリ２０４が半導体チップＣの電極上に下降する。ボンディングワイヤＢの先端に形成されたボールを半導体チップＣの電極に押し当てた状態で、超音波振動子２０７により超音波が印可され、半導体チップＣの電極上にボンディングワイヤＢの先端が接合される。
次に、キャピラリ２０４が適切な軌跡を描きながら、リードフレーム１のインナーリード２１ａに端部Ｔ上まで移動する。その後、キャピラリ２０４がインナーリード２１ａの端部Ｔに下降する。ボンディングワイヤＢの先端をインナーリード２１ａの端部Ｔに押し当てた状態で、超音波振動子２０７により超音波が印可され、インナーリード２１ａの端部ＴにボンディングワイヤＢの先端がウエッジ接合される。インナーリード２１ａの端部ＴへボンディングワイヤＢを接合した後、ワイヤクランプ２０９がボンディングワイヤＢを挟持して上へ引き上げることによりボンディングワイヤＢが切断される。
同様にして、残りのインナーリード２１ａと半導体チップＣの電極とがボンディングワイヤＢにより接合される。なお、上述のように、ボンディングツールと呼ばれる器具を用いて、直径が数百μｍのアルミニウム（Ａｌ）線により半導体チップＣのパッドとリードフレーム１のインナーリード２１ａとを接合してもよい。また、銅などの金属板で、半導体チップＣのパッドとリードフレーム１のインナーリード２１ａとを接合してもよい。
（樹脂モールド工程）
加熱機構３３０は、成型機構３１０の金型３１１を予め所定の温度（例えば、１６０℃〜１８０℃）に加熱する。搬送機構３２０により、半導体チップＣが実装されたリードフレーム１が成型機構３１０の所定位置にセットされると、成型機構３１０は、駆動機構３１２により、上金型３１１ａを降下して、リードフレーム１を上金型３１１ａ及び下金型３１１ｂで挟持する。
次に、図示しないタブレット供給機構から樹脂タブレット（例えば、熱硬化性エポキシ樹脂）が供給され、樹脂タブレットが溶融した後、プランジャ３１３により、溶融した樹脂が金型３１１のキャビティＧ内へ押し出される。そして樹脂が硬化した後、駆動機構３１２により、上金型３１１ａが上昇し、搬送機構３２０により、樹脂でモールドされたリードフレーム１が搬出される。
（切り離し工程）
樹脂モールド後に、各リード２１を連結するタイバー２２を切断する。その後、リードの先端（アウターリード２１ｂ側）を所望の形状に折り曲げながら、図２（ａ）の一点鎖線の位置でリードフレーム１を切断する。次に、図２（ａ）の実線の位置、すなわち吊りピン３１の位置でリードフレーム１を切断し、製造した半導体パッケージを枠体４０から分離する。
なお、樹脂モールド後には、半導体パッケージのバリを除去することが好ましい。また、半導体パッケージの樹脂から出ている部分、すなわちアウターリード２１ｂには、めっきにより、ロウ材（例えばハンダ）やスズ等の金属皮膜を形成することが好ましい。
以上のように、実施形態に係るリードフレーム１は、厚板からなるダイパッド１０と、薄板からなる枠体４０と、ダイパッド１０を挟んで互いに対向する配置されたリード群２０と、ダイパッド１０及びリード群２０を枠体４０に連結する連結部材３０とが一体形成された異形材フレームから構成されている。このため、ダイパッドが形成された厚板のフレームと、リードが形成された薄板のフレームとをかしめて連結する必要がない。この結果、かしめのための孔とピンとの間にクリアランスを設ける必要がなく、リードフレーム１の寸法精度を向上することができる。
また、実施形態に係るリードフレーム１は、ダイパッド１０を枠体４０へ連結する吊りピン３１ではなく、リード群２０を枠体４０へ連結する連結ピン３２に、リード群２０のインナーリード２１ａの端部Ｔをダイパッド１０の載置面１１の上部に位置させるための曲げ部３２ａを有する。曲げ部３２ａをまげて、リード群２０のインナーリード２１ａの端部Ｔをダイパッド１０の載置面１１の上部に位置させることで、ダイパッド１０の載置面１１とインナーリード２１ａの端部Ｔとの水平方向のデッドスペース（隙間）をなくすことができるので、半導体パッケージを小型化することができる。
さらに、リードフレーム１は、リード群２０のタイバー２２を、曲げ部３２ａを有する連結ピン３２と連結することにより、リード群２０が枠体４０に固定されている。このため、ダイパッド１０を挟んで互いに対向する配置されたリード群２０の位置を、ダイパッド１０に対して独立して位置決めすることができる。
なお、図１及び図２に示すリードフレーム１では、ダイパッド１０を挟んで対抗する位置に配置されるリード群２０のうち、一方のリード群２０のリード２１が有するインナーリードの端部Ｔが互いに接続された形状となっており、他方のリード群２０のリード２１の端部Ｔが独立した形状、すなわち互いに接続されていない形状となっている。しかしながら、図１及び図２に示したリード２１の端部Ｔの形状は、一例であり、リード２１の端部Ｔの形状は、ダイパッド１０の載置面１１上に載置する半導体チップの種別によって異なる。
例えば、ダイパッド１０を挟んで対抗する位置に配置される両方のリード群２０のリード２１の端部Ｔのすべてが独立した形状、すなわち互いに接続されていない形状であってもよいし、リード２１の端部Ｔの一部だけが接続された形状（例えば、隣り合う２本を接続した形状や両側の４本だけを接続した形状）であってもよい。
（実施形態の変形例）
図６は、実施形態の変形例に係るリードフレーム２の構成図（俯瞰図）である。実施形態では、１つの枠体４０内に、２素子分の構成が形成されたリードフレーム１（図１及び図２を参照）について説明した。しかしながら、１つの枠体４０内に備える構成は、２素子分に限られない。
例えば、図６に示すように、１つの枠体４０内に、４素子分の構成を備えるようにしてもよい。１つの枠体４０に備える構成を増やすことにより、一度に形成できる半導体パッケージ数を増やすことができる。結果、半導体パッケージの量産性が向上する。その他の効果は、実施形態に係るリードフレーム１と同じである。なお、実際のリードフレームとしては、例えば、全体として１０素子程度が横に繋がるのが適当である。また、ここでいう「素子」とは、半導体チップのことである。
（その他の実施形態）
以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態や変形が、発明の範囲や要旨に含まれるのと同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
例えば、図１，図２及び図６では、リードフレーム１，２の曲げ部３２ａを実際に曲げて、リード群２０のインナーリード２１ａの端部Ｔをダイパッド１０の載置面１１の上部に位置させた状態で図示している。しかしながら、リードフレーム１，２の曲げ部３２ａを曲げていない状態、すなわち、曲げ部３２ａがまっすぐ伸びた状態のリードフレーム１，２も本発明の範囲に含まれる。リードフレーム１，２の曲げ部３２ａをまっすぐ伸びた状態としておくことで、リードフレーム１，２が平坦な形状となるので、リードフレーム１，２の搬送時（例えば、納品等）に、リードフレーム１，２が占有する空間を小さくできるので、同じ容積の容器でより多くのリードフレーム１，２を搬送することができる。また、リード部の変形も防止することができる。
１…リードフレーム、１０…ダイパッド、１０ａ〜１０ｄ…角、１０Ａ，１０Ｂ…端面（側面）、１１…載置面、１２…裏面、２０…リード群、２１…リード、２１ａ…インナーリード、２１ｂ…アウターリード、２２…タイバー、３０…連結部材、３１…吊りピン、３２…連結ピン、３２ａ…曲げ部、４０…枠体、４１…孔、１００…ダイボンディング装置、１１０…固定治具、１２０…突き上げ機構、１３０…Ｘ−Ｙステージ、１４０…シリンダ、１５０…コレット、１６０…駆動機構、１７０…シリンダ、１８０…制御機構、２００…ワイヤボンディング装置、２０１…ステージ、２０２…ボンディングヘッド、２０３…ボンディングアーム、２０４…キャピラリ、２０５…ボンディングステージ、２０６…スプール、２０７…超音波振動子、２０８…スパークロッド、２０９…ワイヤクランプ、２０９ａ…開閉機構、２１０…撮像手段、２１１…制御機構、３００…樹脂モールド装置、３１０…成型機構、３１１…金型、３１２…駆動機構、３１３…プランジャ、３２０…搬送機構、３３０…加熱機構、Ｂ…ボンディングワイヤ、Ｃ…半導体チップ、Ｇ…キャビティ、Ｒ…金属枠、Ｓ…粘着シート、Ｔ…端部、α…矢印。

Claims (9)

  1. 半導体チップを載置する載置面を有するダイパッドと、
    インナーリード及びアウターリードを有する複数のリードと、
    前記ダイパッド及び前記複数のリードを保持する枠体と、
    前記ダイパッドを前記枠体に連結する吊りピンと、前記複数のリードを前記枠体に連結する連結ピンとを有し、前記ダイパッドから前記複数のリードの両端側にかけて延在し、前記インナーリードの端部が前記載置面の上部に位置するように、前記ダイパッドと前記複数のリードとを連結する連結部材と、
    を備えるリードフレーム。
  2. 前記連結部材には、前記インナーリードの端部を前記載置面の上部に位置させる曲げ部が形成されている請求項１に記載のリードフレーム。
  3. 前記複数のリードは、前記複数のリードの長手方向に対して垂直方向に延在するタイバーにより連結されている請求項１または２に記載のリードフレーム。
  4. 前記連結ピンは、前記タイバーと前記枠体とを連結する請求項３に記載のリードフレーム。
  5. 前記ダイパッドは、前記複数のリード及び前記連結部材より厚い請求項１から４のいずれかに記載のリードフレーム。
  6. リードフレームのダイパッド上に載置された半導体チップの電極と、前記リードフレームが備える複数のリードとをボンディングワイヤにより接続する半導体製造装置であって、
    請求項１から５のいずれかに記載のリードフレームが備える前記ダイパッドの載置面上に載置された前記半導体チップの電極と、前記複数のリードが有するインナーリードとを、前記ボンディングワイヤで接続するキャピラリを備える半導体製造装置。
  7. リードフレームと、このリードフレームに実装された半導体チップとをモールド樹脂により封止する半導体製造装置であって、
    請求項１から５のいずれかに記載のリードフレームの少なくとも一部と、前記リードフレームが備える前記ダイパッドの載置面上に載置された前記半導体チップとを樹脂によりモールド成型するモールド金型を備える半導体製造装置。
  8. 請求項１から５のいずれかに記載のリードフレームと、
    前記ダイパッドの載置面上に載置された半導体チップと、
    前記リードフレームの少なくとも一部と、前記載置面上に載置された前記半導体チップとを封止する封止樹脂と、
    を備える半導体装置。
  9. 前記ダイパッドの裏面が、前記封止樹脂から露出している請求項８に記載の半導体装置。
JP2011205444A 2011-09-21 2011-09-21 リードフレーム、半導体製造装置、半導体装置 Expired - Fee Related JP5537522B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011205444A JP5537522B2 (ja) 2011-09-21 2011-09-21 リードフレーム、半導体製造装置、半導体装置
CN2012103151288A CN103021992A (zh) 2011-09-21 2012-08-30 引线框架、半导体制造装置以及半导体装置
US13/605,687 US8952508B2 (en) 2011-09-21 2012-09-06 Lead frame, semiconductor manufacturing apparatus, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011205444A JP5537522B2 (ja) 2011-09-21 2011-09-21 リードフレーム、半導体製造装置、半導体装置

Publications (2)

Publication Number Publication Date
JP2013069733A JP2013069733A (ja) 2013-04-18
JP5537522B2 true JP5537522B2 (ja) 2014-07-02

Family

ID=47970423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011205444A Expired - Fee Related JP5537522B2 (ja) 2011-09-21 2011-09-21 リードフレーム、半導体製造装置、半導体装置

Country Status (3)

Country Link
US (1) US8952508B2 (ja)
JP (1) JP5537522B2 (ja)
CN (1) CN103021992A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6114134B2 (ja) * 2013-07-29 2017-04-12 トヨタ自動車株式会社 リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法
JP6106108B2 (ja) * 2014-02-18 2017-03-29 株式会社東芝 リードフレーム形状検査装置およびリードフレーム間距離測定方法
CN108604583B (zh) * 2016-02-08 2021-08-27 三菱电机株式会社 半导体装置
US10483178B2 (en) * 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
CN109461673B (zh) * 2018-10-16 2021-09-14 黄山市祁门县锦城电器有限公司 一种硅粒子装配模具及其装配方法
CN110752197B (zh) * 2019-09-30 2022-09-16 华为技术有限公司 引线框架、封装集成电路板、电源芯片及电路板的封装方法
IT202000005767A1 (it) * 2020-03-18 2021-09-18 St Microelectronics Srl Fabbricazione di prodotti a semiconduttore
CN111511186A (zh) * 2020-04-24 2020-08-07 国众电子(深圳)有限公司 网络变压器及滤波器组件制备方法
US20220157681A1 (en) * 2020-11-17 2022-05-19 Stmicroelectronics Sdn Bhd Integrated circuit package with v-shaped notch creepage structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04249355A (ja) 1991-02-05 1992-09-04 Mitsubishi Electric Corp 半導体用フレーム
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
JPH1197608A (ja) * 1997-09-17 1999-04-09 Sony Corp 半導体装置用リードフレーム
JP2002009220A (ja) * 2000-06-23 2002-01-11 Hitachi Ltd 樹脂封止型半導体装置
JP2002170917A (ja) * 2000-11-30 2002-06-14 Goto Seisakusho:Kk 半導体装置用リードフレームの製造方法
JP2006191144A (ja) 2006-03-13 2006-07-20 Toshiba Corp ピックアップ装置及びピックアップ方法
US7875963B1 (en) * 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US8072051B2 (en) * 2009-09-15 2011-12-06 Fairchild Semiconductor Corporation Folded lands and vias for multichip semiconductor packages

Also Published As

Publication number Publication date
CN103021992A (zh) 2013-04-03
US8952508B2 (en) 2015-02-10
US20130119526A1 (en) 2013-05-16
JP2013069733A (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
JP5537522B2 (ja) リードフレーム、半導体製造装置、半導体装置
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP5732286B2 (ja) 半導体装置の製造方法
US20110089563A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2002026182A (ja) 半導体装置の製造方法
JP2016129205A (ja) 半導体装置の製造方法
JP5125975B2 (ja) 樹脂ケース製造方法
JP5795411B2 (ja) 半導体装置
JP6100612B2 (ja) 半導体装置の製造方法
CN101978491A (zh) 用于阻遏引线脚变形的半导体芯片封装组装方法及设备
JP2012109435A (ja) 半導体装置の製造方法
JP2000114206A (ja) 半導体パッケージの製造方法
CN106783650B (zh) 用于半导体激光器自动打线的固定装置
JP2014187308A (ja) 半導体装置の製造方法
JP2005209805A (ja) 半導体装置およびその製造方法
JP2011165793A (ja) 半導体装置及びその製造方法、並びに電子装置
JPH04299848A (ja) 半導体装置とその製造方法
US11462515B2 (en) Low stress asymmetric dual side module
JP3991649B2 (ja) 半導体装置の製造方法および半導体装置
JP2018190859A (ja) 半導体装置およびその製造方法
US20140239473A1 (en) Wire bonding assembly and method
JP2000031367A (ja) 半導体装置及びその製造方法
JP4911635B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140425

LAPS Cancellation because of no payment of annual fees