WO2016002184A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2016002184A1
WO2016002184A1 PCT/JP2015/003237 JP2015003237W WO2016002184A1 WO 2016002184 A1 WO2016002184 A1 WO 2016002184A1 JP 2015003237 W JP2015003237 W JP 2015003237W WO 2016002184 A1 WO2016002184 A1 WO 2016002184A1
Authority
WO
WIPO (PCT)
Prior art keywords
plane
mounting portion
power element
power
mounting
Prior art date
Application number
PCT/JP2015/003237
Other languages
English (en)
French (fr)
Inventor
江介 野村
正樹 高島
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to US15/320,343 priority Critical patent/US10027250B2/en
Priority to DE112015003117.0T priority patent/DE112015003117B4/de
Publication of WO2016002184A1 publication Critical patent/WO2016002184A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Definitions

  • the present disclosure relates to a semiconductor device including a plurality of power elements, a conductive plate that electrically connects the plurality of power elements, and a current detection unit that detects currents of the plurality of power elements.
  • a motor driving device including an inverter and a current sensor is known.
  • the inverter includes a U-phase arm, a V-phase arm, and a W-phase arm, and these three arms are connected to the motor generator. These three arms are connected in parallel between the power supply line and the ground line, and have the same configuration.
  • the U-phase arm shown in Patent Document 1 includes two npn transistors, two spacers, a positive electrode plate, an electrode plate, an output electrode plate, a negative electrode plate, a conductor, and a current sensor.
  • the emitter of the first npn transistor is fixed to the positive electrode plate, and the collector is fixed to the electrode plate via the first spacer.
  • the emitter of the second npn transistor is fixed to the output electrode plate, and the collector is fixed to the negative electrode plate via the second spacer.
  • the electrode plate and the output electrode plate are electrically connected via a conductor, and a current sensor is disposed in the vicinity of the conductor.
  • An object of the present disclosure is to provide a semiconductor device capable of detecting currents that are input to and output from two power elements.
  • a plurality of power elements that constitute an inverter, a conductive plate that electrically connects the plurality of power elements, a current input to the plurality of power elements, and a plurality of power elements
  • a semiconductor device having a current detection unit that detects currents of a plurality of power elements based on a magnetic field generated by a flow of an output current.
  • the semiconductor device has at least a first power element and a second power element as a plurality of power elements, and the conductive plate has a first mounting portion to which one end of the first power element is connected, and one end of the second power element.
  • the first mounting portion is connected to the first power source
  • the fourth mounting portion is connected to the second power source
  • the current detection portion is fixed to the output terminal, and is caused by the flow of current at the output terminal.
  • a magnetic field is transmitted through the current detector.
  • the current detection unit is fixed to the first connection unit, the magnetic field generated by the current flow of the first connection unit is transmitted through the current detection unit, and the current that is input to and output from the two power elements is detected. I can't.
  • the current detection unit is fixed to the output terminal, and a magnetic field generated by the flow of current at the output terminal passes through the current detection unit. According to this, the electric current which inputs and outputs two power elements can be detected by the electric current detection part.
  • FIG. 1 is a circuit diagram showing an equivalent circuit of a semiconductor device.
  • FIG. 2 is a top view showing a schematic configuration of the power card and the current detection unit
  • 3 is a cross-sectional view taken along line III-III in FIG.
  • FIG. 4 is a top view showing a state where the power element and the current sensor are mounted on the lead frame
  • FIG. 5 is a top view showing the second conductive plate
  • FIG. 6 is a top view showing a state in which the second conductive plate is mounted on the power element
  • FIG. 7 is a top view showing a modification of the semiconductor device, FIG.
  • FIG. 8 is a cross-sectional view showing a modification of the semiconductor device
  • FIG. 9 is a top view showing a modification of the semiconductor device
  • 10 is a cross-sectional view taken along line XX of FIG.
  • FIG. 11 is a cross-sectional view taken along line XI-XI in FIG.
  • FIG. 1 shows a three-phase motor 200 and a control device 300 in addition to the semiconductor device 100.
  • FIG. 3 in order to clearly show the connection of arm portions 41 to 43, which will be described later, the area is hatched.
  • the three directions orthogonal to each other are referred to as an x direction, a y direction, and a z direction.
  • the semiconductor device 100 includes a power card 10 that constitutes an inverter, and a current detector 50 that detects a current of the power card 10.
  • the semiconductor device 100 includes three power cards 10, and an inverter is configured by these three power cards 10.
  • the three power cards 10 constituting this inverter and the three-phase motor 200 are electrically connected, and the drive of the power card 10 is controlled by the control device 300.
  • the semiconductor device 100 has a current detection unit 50 corresponding to each of the three power cards 10 described above, and the current detection unit 50 detects a current flowing between the power card 10 and the three-phase motor 200.
  • Each of the three power cards 10 includes power elements 11 and 12, a conductive plate 13 that electrically and mechanically connects the power elements 11 and 12, and a covering portion that covers and protects the power elements 11 and 12 and the conductive plate 13. 14 and.
  • the first power element 11 and the second power element 12 are connected in series, and the midpoint thereof is electrically connected to the three-phase motor 200.
  • the power elements 11 and 12 according to the present embodiment are IGBTs, the collector electrode of the first power element 11 is connected to the power source, and the emitter electrode of the first power element 11 is connected to the collector electrode of the second power element 12. Yes.
  • the emitter electrode of the second power element 12 is connected to the ground.
  • the power elements 11 and 12 are connected in series from the power source to the ground.
  • the power source corresponds to the first power source
  • the ground corresponds to the second power source.
  • a current flows from the first power element 11 to the three-phase motor 200 as indicated by a solid line arrow in FIG.
  • the current flows from the three-phase motor 200 to the second power element 12 as indicated by a broken line arrow in FIG. Flows.
  • the conductive plate 13 has a lower plate 17 and an upper plate 18.
  • the lower plate 17 is exposed to the outside from the mounting portion 19 on which the power elements 11 and 12 and the current detection portion 50 are mounted, and the covering portion 14, and is electrically connected to the three-phase motor 200 and the control device 300 described above. Part 20.
  • the lower plate 17 is formed by removing the connecting portion 22 that connects the mounting portion 19 and the terminal portion 20 from the lead frame 21 shown in FIGS. 4 and 6, which is achieved through the following steps. First, as shown in FIG. 4, the power elements 11 and 12 and the current detection unit 50 are fixed to the lead frame 21 together with blocks 33 and 34 described later, and are electrically connected to a first terminal 24 described later via a wire 23. To do.
  • the upper plate 18 is fixed to the blocks 33 and 34 as shown in FIG.
  • the blocks 33 and 34, the power elements 11 and 12, the lead frame 21 on which the current detection unit 50 is mounted, and a shield 90 to be described later are covered and integrally connected by the covering portion 14.
  • the connecting portion 22 is removed, and the mounting portion 19 and the terminal portion 20 are separated.
  • the lower plate 17 shown in FIGS. 2 and 3 is formed and the power card 10 is manufactured. Detailed structures of the mounting portion 19 and the upper plate 18 will be described later.
  • the terminal unit 20 includes a plurality of first terminals 24 that are electrically connected to the control device 300, and a plurality of second terminals 25 that are larger in area and smaller in resistance than the first terminals 24.
  • the wire 23 is connected to the end of the first terminal 24 on the power element 11, 12 side and is covered with the covering portion 14, and the opposite end is exposed to the outside from the covering portion 14. Has been. An end portion of the first terminal 24 exposed to the outside is electrically connected to the control device 300.
  • the second terminal 25 has a power supply terminal 26 connected to the power supply, a ground terminal 27 connected to the ground, and an output terminal 28 connected to the three-phase motor 200.
  • the power terminal 26 is integrally connected to a first mounting portion 29 described later, and as shown in FIG. 6, the ground terminal 27 is connected to a fourth mounting portion 32 described later and a conductive member (not shown).
  • the ground terminal 27 according to the present embodiment includes an external terminal 27a electrically connected to the ground, and an L-shaped extending portion 27b extending from the external terminal 27a toward the current detection unit 50.
  • the extended portion 27b and a shield 90 described later are electrically connected via a wire 93, and the shield 90 is connected to the ground.
  • the output terminal 28 is integrally connected to a second mounting portion 30 described later, and details thereof will be described later.
  • the current detection unit 50 inputs / outputs the power card 10 based on the current input to the power card 10 (power elements 11, 12) and the magnetic field generated by the flow of the current output from the power card 10 ( Current of the output terminal 28).
  • the current detection unit 50 includes a magnetoelectric conversion unit 51 that converts a magnetic field into an electric signal, and a calculation unit 52 that calculates the current of the power card 10 based on the electric signal output from the magnetoelectric conversion unit 51.
  • the magnetoelectric conversion unit 51 and the calculation unit 52 are mounted on the wiring board 53 and are electrically connected to each other via the wiring board 53. As shown in FIG.
  • the current detection unit 50 is fixed to the output terminal 28, and a magnetic field generated by the current flow of the output terminal 28 is transmitted through the current detection unit 50.
  • the magnetoelectric conversion unit 51 according to the present embodiment includes a bridge circuit formed by a plurality of magnetoresistive elements.
  • the magnetoresistive effect element a giant magnetoresistive effect element or a tunnel magnetoresistive effect element can be adopted, and a magnetic field along a direction orthogonal to the z direction (magnetic field along an xy plane described later) is detected. The magnetic field along the z direction is not detected.
  • the current detection unit 50 according to the present embodiment includes a bias magnet 54 that applies a bias magnetic field for determining the initial value of the magnetoresistive effect element. As shown in FIG. 3, the bias magnet 54 is provided on the back surface of the output terminal 28 where the wiring board 53 is mounted.
  • the semiconductor device 100 includes a shield 90 that suppresses electromagnetic noise output from the power elements 11 and 12 from passing through the current detection unit 50.
  • the shield 90 has flat shield portions 91 and 92, and the shield portions 91 and 92 are each connected to the ground. As shown in FIG. 3, the main surfaces (surfaces having the largest areas) of the shield portions 91 and 92 are orthogonal to the z direction, and a part of the output terminal 28 is disposed between the shield portions 91 and 92 together with the current detection portion 50. Is provided. These shield portions 91 and 92 are arranged in a mold for forming the covering portion 14 together with the lead frame 21 shown in FIG.
  • the shield portions 91 and 92 and the ground terminal 27 are electrically connected via the wire 93 before being covered with the resin material.
  • the relative positions of the shield portions 91 and 92 and the ground terminal 27 are fixed by a jig or the like (not shown), and the wire 93 is connected in this fixed state.
  • the configuration of the current detection unit 50 provided in the shield units 91 and 92 and the output terminal 28 will be described later.
  • the plane defined by the x and y directions is the xy plane
  • the plane defined by the y and z directions is the yz plane
  • the plane defined by the z and x directions is z. Shown as -x plane.
  • three parallel planes along the xy plane are defined as first to third planes P1 to P3. These first to third planes P1 to P3 have different positions in the z direction, and the third plane P3 is located between the first plane P1 and the second plane P2.
  • the first plane P1 is indicated by a broken line
  • the second plane P2 is indicated by a one-dot chain line
  • the third plane P3 is indicated by a two-dot chain line.
  • the separation distance between the first plane P1 and the second plane P2 in the z direction corresponds to the length (thickness) in the z direction of the power card 10 (semiconductor device 100) according to the present embodiment.
  • the mounting portion 19 includes a first mounting portion 29 to which a collector electrode of the first power element 11 (corresponding to the first end of the first power element) is electrically and mechanically connected, and a second mounting portion 19. And a second mounting portion 30 to which a collector electrode (corresponding to a first end of the second power element) of the power element 12 is electrically and mechanically connected.
  • the upper plate 18 includes a third mounting portion 31 to which an emitter electrode (corresponding to a second end of the first power element) of the first power element 11 is electrically and mechanically connected, and an emitter electrode of the second power element 12. (Corresponding to the second end of the second power element) and a fourth mounting portion 32 electrically and mechanically connected.
  • the mounting portions 29 and 30 are located on the first plane P1, and the mounting portions 31 and 32 are located on the second plane P2.
  • the power elements 11 and 12 are located on the third plane P3.
  • k is a natural number of 1 to 3
  • being located on the k-th plane Pk means that the center of gravity of the object passes through the k-th plane Pk or that one surface of the object is along the k-th plane Pk. .
  • the conductive plate 13 is electrically conductive for connecting the wire 23 to the power elements 11 and 12 by separating the power elements 11 and 12 and the mounting portions 31 and 32 in the z direction.
  • Blocks 33 and 34 are included.
  • the collector electrode of the first power element 11 is connected to the first mounting portion 29 via the first conductive member 35 such as solder, and the first block 33 is connected to the first block 33 via the second conductive member 36.
  • One power element 11 is connected to the emitter electrode.
  • the first block 33 is connected to the third mounting portion 31 via the third conductive member 37.
  • the first mounting portion 29 is set to the same potential as the collector electrode of the first power element 11, and the third mounting portion 31 is set to the same potential as the emitter electrode of the first power element 11.
  • the mounting surface 29 a on which the first power element 11 in the first mounting portion 29 is mounted via the first conductive member 35 is covered with the covering portion 14, but the back surface 29 b is exposed from the covering portion 14. Yes.
  • the mounting surface 31a on which the first power element 11 in the third mounting portion 31 is mounted via the conductive members 36 and 37 and the first block 33 is covered with the covering portion 14, but the back surface 31b is It is exposed from the covering portion 14.
  • the back surfaces 29b and 31b of the mounting portions 29 and 31 electrically connected to the collector electrode and the emitter electrode of the first power element 11 are exposed from the covering portion 14 and have a double-sided heat dissipation configuration.
  • the back surface 29b is along the first plane P1
  • the back surface 31b is along the third plane P3.
  • the second power element 12 has the same configuration as the first power element 11. That is, the collector electrode of the second power element 12 is connected to the second mounting portion 30 via the fourth conductive member 38, and the second block 34 is connected to the emitter electrode of the second power element 12 via the fifth conductive member 39. It is connected. Further, the second block 34 is connected to the fourth mounting portion 32 via the sixth conductive member 40. As a result, the second mounting portion 30 is set to the same potential as the collector electrode of the second power element 12, and the fourth mounting portion 32 is set to the same potential as the emitter electrode of the second power element 12.
  • the mounting surface 30a on which the second power element 12 in the second mounting part 30 is mounted via the fourth conductive member 38 is covered with the covering part 14, but the back surface 30b is exposed from the covering part 14.
  • the mounting surface 32a on which the second power element 12 in the fourth mounting portion 32 is mounted via the conductive members 39 and 40 and the second block 34 is covered with the covering portion 14, but the back surface 32b is It is exposed from the covering portion 14.
  • the back surfaces 30b and 32b of the mounting portions 30 and 32 electrically connected to the collector electrode and the emitter electrode of the second power element 12 are exposed from the covering portion 14 and have a double-sided heat dissipation configuration.
  • the back surface 30b is along the first plane P1
  • the back surface 32b is along the third plane P3.
  • the mounting portion 19 has a first lower arm portion 41 for electrically connecting the second mounting portion 30 and the third mounting portion 31 in addition to the mounting portions 29 and 30 described above.
  • the upper plate 18 includes, in addition to the mounting portions 31 and 32 described above, a first upper arm portion 42 for electrically connecting the second mounting portion 30 and the third mounting portion 31. , A fourth upper arm portion 43 for electrically connecting the fourth mounting portion 32 and the ground terminal 27.
  • the first lower arm portion 41 has a shape extending from the second mounting portion 30 to the third mounting portion 31 across the third plane P ⁇ b> 3 and through the seventh conductive member 44. 1
  • the upper arm portion 42 is electrically connected.
  • the first power element 11 and the second power element 12 are connected in series.
  • the first lower arm portion 41, the first upper arm portion 42, and the seventh conductive member 44 described above correspond to the first connecting portion.
  • the second upper arm portion 43 has a shape extending from the fourth mounting portion 32 to the ground terminal 27 across the third plane P3, and is electrically connected to the ground terminal 27 via a conductive member (not shown). It is connected. As a result, the emitter electrode of the second power element 12 is connected to the ground.
  • the output terminal 28 includes a fifth mounting portion 45 on which the current detection unit 50 is mounted, and a second lower arm portion 46 that connects the fifth mounting portion 45 and the second mounting portion 30.
  • the fifth mounting portion 45 has an L shape in the xy plane as shown in FIGS. 2 and 4, one end of which is connected to the second mounting portion 30 via the second lower arm portion 46, and the other end. Is exposed to the outside from the covering portion 14. As shown in FIG.
  • the fifth mounting portion 45 on which the current detection unit 50 is mounted is located between the first plane P1 and the second plane P2.
  • the second lower arm portion 46 has a shape extending from the second mounting portion 30 toward the fifth mounting portion 45 and integrally connects the mounting portions 30 and 45.
  • the second lower arm portion 46 corresponds to the second connecting portion.
  • the configuration of the current detection unit 50 provided in the shield units 91 and 92 and the output terminal 28 will be described.
  • the first shield part 91 is located on the first plane P ⁇ b> 1 together with the mounting parts 29 and 30, and the second shield part 92 is located on the second plane P ⁇ b> 2 together with the mounting parts 31 and 32.
  • the main surface 91a and the main surface 92a are opposed to each other in the z direction via the covering portion 14, the current detection portion 50, and the fifth mounting portion 45.
  • the magnetic field generated in the zx plane due to the flow of current in the y direction of the output terminal 28 (fifth mounting portion 45) is transmitted to the current detection unit 50, and into the region between the shield units 91 and 92.
  • An external magnetic field traveling along the xy plane can be bent into the shield portions 91 and 92.
  • the external magnetic field traveling along the xy plane is prevented from passing through the current detection unit 50 located in the region between the shield units 91 and 92.
  • the locus of the external magnetic field traveling along the z direction to the region between the shield portions 91 and 92 is not bent by the shield portions 91 and 92.
  • the external magnetic field traveling along the z direction passes through the current detection unit 50.
  • the current detector 50 detects a magnetic field along the xy plane, but does not detect a magnetic field along the z direction.
  • the power elements 11 and 12 are driven according to the driving state.
  • the current flows as follows. That is, when the first power element 11 is in the driving state and the second power element 12 is in the non-driving state, the first power element 11 to the second power element 12 through the arm portions 41 and 42 and the seventh conductive member 44. A current flows to the output terminal 28 connected to the collector electrode of the other. In contrast, when the first power element 11 is in the non-driven state and the second power element 12 is in the driven state, the second power is output from the output terminal 28 without the arm portions 41 and 42 and the seventh conductive member 44.
  • the current flowing through the arm portions 41 and 42 and the seventh conductive member 44 is not the current that inputs and outputs the two power elements 11 and 12 (current that inputs and outputs the power card 10). Therefore, in the configuration in which the current detection unit is fixed to the arm unit connecting the two power elements in series, the magnetic field generated by the current flow of the arm units 41 and 42 is transmitted through the current detection unit 50, and the power card 10 is inserted. The output current cannot be detected.
  • the current detection unit 50 is fixed to the output terminal 28 as described above, and a magnetic field generated by the current flow of the output terminal 28 passes through the current detection unit 50. According to this, the electric current which inputs / outputs the power card 10 can be detected by the current detection unit 50.
  • the current detector 50 is located between the first plane P1 and the second plane P2. According to this, the increase in the physique of the semiconductor device 100 is suppressed as compared with the configuration in which the current detection unit is located outside the space between the first plane and the second plane.
  • the first power element 11 to which the mounting portions 29 and 31 are fixed, the second power element 12 to which the mounting portions 30 and 32 are fixed, and the output terminal 28 are arranged in order along the x direction.
  • the output terminal 28 to which the current detection unit 50 is fixed is separated from the opposing area between the first mounting part 29 and the third mounting part 31 and the opposing area between the second mounting part 30 and the fourth mounting part 32.
  • Located in a detached area unlike the configuration in which the output terminal to which the current detection unit is fixed is provided between the first mounting unit and the third mounting unit, or between the second mounting unit and the fourth mounting unit,
  • the distance between the mounting portions 30 and 32 does not depend on the current detection portion 50 or the output terminal 28. Therefore, an increase in the thickness of the semiconductor device 100 is suppressed.
  • the first shield part 91 is located on the first plane P1 together with the mounting parts 29 and 30, and the second shield part 92 is located on the second plane P2 together with the mounting parts 31 and 32. According to this, the increase in the physique of the semiconductor device 100 is suppressed as compared with the configuration in which the shield portion is located outside the space between the first plane and the second plane.
  • the semiconductor device 100 only needs to have at least one of the three power cards 10 constituting the inverter. That is, it is not necessary to configure the inverter by the semiconductor device 100 alone, and it is sufficient to configure at least a part of the inverter.
  • one power card 10 has two power elements 11 and 12
  • the power card 10 includes three sets of two power elements 11 and 12
  • the three sets of power elements 11 and 12 and the conductive plates 13 corresponding to the three sets of power elements 11 and 12 are integrally connected by one common covering portion 14.
  • the power elements 11 and 12 are IGBTs.
  • the power elements 11 and 12 are not limited to the above example, and, for example, MOSFETs may be employed.
  • the ground terminal 27 includes the external terminal 27a and the extending portion 27b is shown.
  • the ground terminal 27 does not have to have the extended portion 27b.
  • the shield 90 is electrically connected to the first terminal 24 fixed to the ground potential among the plurality of first terminals 24 via the wire 93.
  • the structure which a part of 2nd shield part 92 comprises one of several 1st terminal 24, and it connects to a ground is also employable, for example.
  • a configuration in which the first shield part 91 and the second shield part 92 are integrally connected can be employed.
  • the shield portions 91 and 92 are made of a material (for example, iron or permalloy) having a different magnetic property from the lead frame 21 made of a metal material having high thermal conductivity such as copper.
  • the collector electrode of the second power element 12 is connected to the second mounting portion 30 and the emitter electrode of the second power element 12 is connected to the fourth mounting portion 32.
  • the first lower arm portion 41 extends from the second mounting portion 30 to the third mounting portion 31 across the third plane P3, and is electrically connected to the first upper arm portion 42 via the seventh conductive member 44.
  • the configuration shown in FIG. it can. That is, the first power element 11 and the second mounting part 31 and the fourth mounting part 32 are integrally connected via the first upper arm part 42 extending along the second plane P2.
  • a configuration in which the power element 12 is connected in series can also be adopted.
  • the first lower arm portion 41 and the seventh conductive member 44 are not necessary.
  • the first upper arm portion 42 corresponds to the first connecting portion.
  • the second mounting portion 30 shown in FIG. 8 corresponds to the fourth mounting portion, and the third mounting portion 31 corresponds to the second mounting portion.
  • the fourth mounting portion 32 corresponds to the third mounting portion.
  • the boundary between the mounting portions 30 and 32 and the first upper arm portion 42 is indicated by a broken line in order to clarify the configuration.
  • the magnetoelectric conversion unit 51 is formed by a bridge circuit formed by a plurality of magnetoresistive elements.
  • the magnetoelectric conversion unit 51 is not limited to the above example, and for example, a Hall element can be adopted.
  • the current detection unit 50 collects the magnetic field generated by the flow of current at the output terminal 28 and transmits it to the magnetoelectric conversion unit 51 (Hall element).
  • the magnetoelectric converter 51 is mounted on one of the plurality of first terminals 24.
  • the magnetic flux collecting core 55 forms an annular shape having a gap and surrounds the output terminal 28, and a magnetoelectric conversion portion 51 is provided between two end portions 55a and 55b constituting the gap.
  • the end portions 55a and 55b are portions of the magnetic collecting core 55 on the first terminal 24 side from the output terminal 28, and the other portions are body portions 55c that form a ring and surround the output terminal 28.
  • the boundaries between the end portions 55a and 55b and the main body portion 55c are indicated by broken lines in FIG.
  • the calculation unit 52 is not shown, but the magnetoelectric conversion unit 51 may or may not have the calculation unit 52. Furthermore, although the shield 90 is not shown in FIGS. 9 to 11, the semiconductor device 100 may or may not have the shield 90. When the semiconductor device 100 includes the shield 90, a magnetic flux collecting core 55 is provided between the shield portions 91 and 92 together with the magnetoelectric conversion portion 51.
  • the semiconductor device 100 includes the shield 90
  • the semiconductor device 100 may not have the shield 90.
  • the shield 90 has an example having flat shield portions 91 and 92.
  • the shape of the shield portions 91 and 92 is not limited to the above example, and for example, a shape surrounding the output terminal 28 can be adopted.
  • the shield 90 only needs to have at least one of the shield portions 91 and 92, and for example, an annular shape having a gap can be adopted.
  • the configuration in which the back surfaces 91b and 92b of the shield portions 91 and 92 are exposed to the outside from the covering portion 14 is shown.
  • a configuration in which the entire surfaces of the shield portions 91 and 92 are covered with the covering portion 14 may be employed.
  • the first power element 11 and the second power element 12 are also called power elements.
  • the upper plate 17 and the lower plate 18 are also called plates.
  • the 1st mounting part 29, the 2nd mounting part 30, the 3rd mounting part 31, the 4th mounting part 32, and the 5th mounting part 45 are also called a mounting part.
  • the first block 33 and the second block 34 are also called blocks.
  • the first conductive member 35, the second conductive member 36, the third conductive member 37, the fourth conductive member 38, the fifth conductive member 39, the sixth conductive member 40, and the seventh conductive member 44 are also referred to as conductive members.
  • the first lower arm portion 41, the first upper arm portion 42, the second upper arm portion 43, and the second lower arm portion 46 are also referred to as arm portions.
  • the first shield part 91 and the second shield part 92 are also called shield parts.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

　半導体装置は、複数のパワー素子と、導電プレートと、電流を検出する電流検出部（５０）と、を有する。複数のパワー素子は、第１パワー素子（１１）と第２パワー素子（１２）を有する。導電プレートは、第１パワー素子の第一端が接続される第１搭載部（２９）と、第２パワー素子の第一端が接続される第２搭載部（３０）と、第１パワー素子の第二端が接続される第３搭載部（３１）と、第２パワー素子の第二端が接続される第４搭載部（３２）と、第１連結部（４１，４２，４４）と、出力端子（２８）と、を有する。第１搭載部が第１電源に接続され、第４搭載部が第２電源に接続される出力端子に電流検出部が固定され、出力端子の電流の流動によって生じる磁界が電流検出部を透過する。

Description

半導体装置 関連出願の相互参照
　本出願は、２０１４年７月３日に出願された日本国特許出願２０１４－１３７８６５号に基づくものであり、ここにその記載内容を参照により援用する。
　本開示は、複数のパワー素子と、複数のパワー素子を電気的に接続する導電プレートと、複数のパワー素子の電流を検出する電流検出部と、を有する半導体装置に関するものである。
　特許文献１に示されるように、インバータと電流センサを備えるモータ駆動装置が知られている。インバータはＵ相アーム、Ｖ相アーム、Ｗ相アームを含んでおり、これら３つのアームがモータジェネレータと接続される。これら３つのアームは電源ラインと接地ラインとの間で並列接続され、同等の構成となっている。
　本願発明者らは下記を見出した。特許文献１に示されるＵ相アームは、２つのｎｐｎ型トランジスタと、２つのスペーサと、正極電極板と、電極板と、出力電極板と、負極電極板と、導体と、電流センサと、を有する。第１のｎｐｎ型トランジスタのエミッタが正極電極板に固設され、コレクタが第１のスペーサを介して電極板に固設されている。第２のｎｐｎ型トランジスタのエミッタが出力電極板に固設され、コレクタが第２のスペーサを介して負極電極板に固設されている。そして電極板と出力電極板とが導体を介して電気的に接続され、この導体の近傍に電流センサが配設されている。
　上記したＵ相アームの構成では、第１のｎｐｎ型トランジスタがオン状態、第２のｎｐｎ型トランジスタがオフ状態の場合、導体を介して第１のｎｐｎ型トランジスタから出力電極板へと電流が流れる。これとは異なり、第１のｎｐｎ型トランジスタがオフ状態、第２のｎｐｎ型トランジスタがオン状態の場合、導体を介さずに出力電極板から第２のｎｐｎ型トランジスタへと電流が流れる。そのため導体を流れる電流は２つのｎｐｎ型トランジスタを入出力する電流そのものではない。したがって導体の近傍に電流センサが配設された構成では、導体における電流の流動によって生じた磁界が電流センサを透過することとなり、２つのｎｐｎ型トランジスタ（パワー素子）を入出力する電流そのものを検出することができなかった。
日本国公開特許公報２００６－１４０２１７号
　本開示は、２つのパワー素子を入出力する電流を検出することが可能な半導体装置を提供することを目的とする。
　本開示の一態様によれば、インバータを構成する複数のパワー素子と、複数のパワー素子を電気的に接続する導電プレートと、複数のパワー素子に入力される電流、および、複数のパワー素子から出力される電流の流動によって生じる磁界に基づいて、複数のパワー素子の電流を検出する電流検出部と、を有する半導体装置が提供される。半導体装置は、複数のパワー素子として、少なくとも第１パワー素子と第２パワー素子を有し、導電プレートは、第１パワー素子の一端が接続される第１搭載部と、第２パワー素子の一端が接続される第２搭載部と、第１パワー素子の他端が接続される第３搭載部と、第２パワー素子の他端が接続される第４搭載部と、第２搭載部と第３搭載部とを電気的に接続することで第１パワー素子と第２パワー素子とを直列接続する第１連結部と、第２搭載部若しくは第３搭載部と電気的に接続された出力端子と、を有し、第１搭載部が第１電源に接続され、第４搭載部が第２電源に接続されており、出力端子に電流検出部が固定され、出力端子の電流の流動によって生じる磁界が電流検出部を透過する。
　第１パワー素子と第２パワー素子とが第１連結部を介して直列接続されているため、第１連結部を介して第１パワー素子から出力端子へと電流が流れる。若しくは、第１連結部を介さずに出力端子から第２パワー素子へと電流が流れる。そのため第１連結部を流れる電流は２つのパワー素子を入出力する電流そのものではない。したがって第１連結部に電流検出部が固定されている場合、第１連結部の電流の流動によって生じる磁界が電流検出部を透過することとなり、２つのパワー素子を入出力する電流を検出することができない。本開示の半導体装置によれば、出力端子に電流検出部が固定され、出力端子の電流の流動によって生じる磁界が電流検出部を透過する。これによれば、２つのパワー素子を入出力する電流を電流検出部によって検出することができる。
　本開示についての上記および他の目的、特徴や利点は、添付の図面を参照した下記の詳細な説明から、より明確になる。添付図面において、
図１は、半導体装置の等価回路を示す回路図であり、 図２は、パワーカードと電流検出部の概略構成を示す上面図であり、 図３は、図２のＩＩＩ－ＩＩＩ線に沿う断面図であり、 図４は、リードフレームにパワー素子と電流センサが実装された状態を示す上面図であり、 図５は、第２導電プレートを示す上面図であり、 図６は、第２導電プレートがパワー素子に実装された状態を示す上面図であり、 図７は、半導体装置の変形例を示す上面図であり、 図８は、半導体装置の変形例を示す断面図であり、 図９は、半導体装置の変形例を示す上面図であり、 図１０は、図９のＸ－Ｘ線に沿う断面図であり、 図１１は、図９のＸＩ－ＸＩ線に沿う断面図である。
　以下、本開示の実施形態を図に基づいて説明する。
　図１～図６に基づいて、本実施形態に係る半導体装置を説明する。図１では半導体装置１００の他に３相モータ２００と制御装置３００を図示している。図３では後述するアーム部４１～４３の接続を明示するために、その領域にハッチングを入れている。以下においては互いに直交の関係にある３方向を、ｘ方向、ｙ方向、ｚ方向と示す。
　図１～図３に示すように半導体装置１００は、インバータを構成するパワーカード１０と、パワーカード１０の電流を検出する電流検出部５０と、を有する。図１に示すように半導体装置１００は３つのパワーカード１０を有し、これら３つのパワーカード１０によってインバータが構成されている。このインバータを構成する３つのパワーカード１０と３相モータ２００とが電気的に接続されており、パワーカード１０は制御装置３００によって駆動が制御される。半導体装置１００は上記した３つのパワーカード１０それぞれに対応する電流検出部５０を有しており、電流検出部５０はパワーカード１０と３相モータ２００との間で流れる電流を検出する。
　上記した３つのパワーカード１０は同等の構成となっている。したがって図１では３つのパワーカード１０の内の１つの等価回路のみを図示している。３つのパワーカード１０それぞれは、パワー素子１１，１２と、パワー素子１１，１２を電気的および機械的に接続する導電プレート１３と、パワー素子１１，１２と導電プレート１３とを被覆保護する被覆部１４と、を有する。図１に示すように第１パワー素子１１と第２パワー素子１２とが直列接続され、その中点が３相モータ２００に電気的に接続されている。本実施形態に係るパワー素子１１，１２はＩＧＢＴであり、第１パワー素子１１のコレクタ電極が電源に接続され、第１パワー素子１１のエミッタ電極が第２パワー素子１２のコレクタ電極に接続されている。そして第２パワー素子１２のエミッタ電極がグランドに接続されている。これによってパワー素子１１，１２が電源からグランドに向かって順に直列接続されている。電源が第１電源に相当し、グランドが第２電源に相当する。例えば第１パワー素子１１が駆動状態であり、第２パワー素子１２が非駆動状態の場合、図１に実線矢印で示すように第１パワー素子１１から３相モータ２００へと電流が流れる。これとは異なり、第１パワー素子１１が非駆動状態であり、第２パワー素子１２が駆動状態の場合、図１に破線矢印で示すように３相モータ２００から第２パワー素子１２へと電流が流れる。このようにパワー素子１１，１２の駆動状態の変動に応じてパワー素子１１，１２から３相モータ２００へ電流が流れ出たり、３相モータ２００からパワー素子１１，１２へ電流が流れ込んだりする。なお図１に示すようにパワー素子１１，１２それぞれに対してダイオード１５，１６が逆並列接続されているが、これはパワー素子１１，１２の寄生ダイオードである。以下においては１つのパワーカード１０とこれに対応する１つの電流検出部５０を図２～図６に基づいて詳説する。
　導電プレート１３は下プレート１７と上プレート１８を有する。下プレート１７はパワー素子１１，１２および電流検出部５０を搭載する搭載部１９、および、被覆部１４から外部に露出され、上記した３相モータ２００や制御装置３００と電気的に接続される端子部２０を有する。下プレート１７は図４および図６に示すリードフレーム２１から搭載部１９と端子部２０を連結する連結部２２が除去されることで成るが、それは以下に示す工程を経ることで成される。先ず、図４に示すように後述するブロック３３，３４とともにパワー素子１１，１２と電流検出部５０それぞれをリードフレーム２１に固定し、ワイヤ２３を介して後述する第１端子２４と電気的に接続する。その後、図６に示すように上プレート１８をブロック３３，３４に固定する。そして図３に示すようにブロック３３，３４、パワー素子１１，１２、電流検出部５０が搭載されたリードフレーム２１、および、後述するシールド９０を被覆部１４によって被覆して一体的に連結する。その後に連結部２２を除去して搭載部１９と端子部２０とを切り離す。以上の工程を経ることで図２および図３に示す下プレート１７が形成されるとともにパワーカード１０が製造される。搭載部１９と上プレート１８の詳細な構造については後述する。
　端子部２０は、制御装置３００と電気的に接続される複数の第１端子２４と、第１端子２４よりも面積が大きく抵抗の小さい複数の第２端子２５と、を有する。図２に示すように第１端子２４におけるパワー素子１１，１２側の端部にワイヤ２３が接続されて被覆部１４によって被覆されるとともに、その反対側の端部が被覆部１４から外部に露出されている。この第１端子２４における外部に露出された端部が制御装置３００と電気的に接続される。
　第２端子２５は電源に接続される電源端子２６と、グランドに接続される接地端子２７と、３相モータ２００に接続される出力端子２８と、を有する。図４に示すように電源端子２６は後述する第１搭載部２９と一体的に連結され、図６に示すように接地端子２７は後述する第４搭載部３２と導電部材（図示略）を介して電気的に接続されている。本実施形態に係る接地端子２７はグランドと電気的に接続される外部端子２７ａと、外部端子２７ａから電流検出部５０に向かって延びたＬ字形状の延設部２７ｂと、を有する。図２に示すように延設部２７ｂと後述するシールド９０とがワイヤ９３を介して電気的に接続され、シールド９０がグランドに接続されている。なお図４に示すように出力端子２８は後述する第２搭載部３０と一体的に連結されているが、その詳細については後述する。
　電流検出部５０は、パワーカード１０（パワー素子１１，１２）に入力される電流、および、パワーカード１０から出力される電流の流動によって生じる磁界に基づいて、パワーカード１０を入出力する電流（出力端子２８の電流）を検出するものである。電流検出部５０は、磁界を電気信号に変換する磁電変換部５１と、磁電変換部５１から出力される電気信号に基づいてパワーカード１０の電流を算出する算出部５２と、を有する。本実施形態では磁電変換部５１と算出部５２とが配線基板５３に実装され、この配線基板５３を介して互いに電気的に接続されている。図３に示すように出力端子２８に電流検出部５０が固定され、出力端子２８の電流の流動によって生じる磁界が電流検出部５０を透過するようになっている。図示しないが、本実施形態に係る磁電変換部５１は複数の磁気抵抗効果素子によってブリッジ回路が組まれて成る。磁気抵抗効果素子としては巨大磁気抵抗効果素子やトンネル磁気抵抗効果素子を採用することができ、ｚ方向に対して直交する方向に沿う磁界（後述するｘ－ｙ平面に沿う磁界）を検出し、ｚ方向に沿う磁界を検出しない性質を有する。本実施形態に係る電流検出部５０は上記した磁気抵抗効果素子の初期値を定めるためのバイアス磁界を印加するバイアス磁石５４を有する。このバイアス磁石５４は図３に示すように出力端子２８における配線基板５３の搭載面の裏面に設けられている。
　本実施形態に係る半導体装置１００は上記したパワーカード１０と電流検出部５０の他に、パワー素子１１，１２から出力される電磁ノイズが電流検出部５０を透過することを抑制するシールド９０を有する。シールド９０は、平板状のシールド部９１，９２を有し、シールド部９１，９２はそれぞれグランドに接続されている。図３に示すようにシールド部９１，９２それぞれの主面（最も面積の大きい面）はｚ方向に直交しており、シールド部９１，９２の間に電流検出部５０とともに出力端子２８の一部が設けられている。これらシールド部９１，９２は図６に示すリードフレーム２１とともに被覆部１４を形成するための金型内に配置され、被覆部１４を構成する樹脂材料によって被覆される。なお、もちろんではあるが、上記した樹脂材料によって被覆される前に、シールド部９１，９２と接地端子２７とはワイヤ９３を介して電気的に接続される。シールド部９１，９２と接地端子２７との相対位置は図示しない治具などによって固定され、この固定状態においてワイヤ９３が接続される。シールド部９１，９２と出力端子２８に設けられた電流検出部５０の構成については後述する。
　次に、搭載部１９と上プレート１８の詳細な構造について説明する。以下においてはｘ方向とｙ方向とによって規定される平面をｘ－ｙ平面、ｙ方向とｚ方向とによって規定される平面をｙ－ｚ平面、ｚ方向とｘ方向とによって規定される平面をｚ－ｘ平面と示す。そして、ｘ－ｙ平面に沿う３つの平行な平面を第１～第３平面Ｐ１～Ｐ３とする。これら第１～第３平面Ｐ１～Ｐ３はｚ方向の位置が異なっており、第３平面Ｐ３は第１平面Ｐ１と第２平面Ｐ２との間に位置している。図３において第１平面Ｐ１を破線で示し、第２平面Ｐ２を一点鎖線で示し、第３平面Ｐ３を二点鎖線で示す。ｚ方向における第１平面Ｐ１と第２平面Ｐ２との離間距離が本実施形態に係るパワーカード１０（半導体装置１００）のｚ方向の長さ（厚さ）に相当する。
　図３に示すように搭載部１９は、第１パワー素子１１のコレクタ電極（第１パワー素子の第一端に相当）が電気的および機械的に接続される第１搭載部２９と、第２パワー素子１２のコレクタ電極（第２パワー素子の第一端に相当）が電気的および機械的に接続される第２搭載部３０と、を有する。そして上プレート１８は第１パワー素子１１のエミッタ電極（第１パワー素子の第二端に相当）が電気的および機械的に接続される第３搭載部３１と、第２パワー素子１２のエミッタ電極（第２パワー素子の第二端に相当）が電気的および機械的に接続される第４搭載部３２と、を有する。上記した第１平面Ｐ１に搭載部２９，３０が位置し、第２平面Ｐ２に搭載部３１，３２が位置している。そしてパワー素子１１，１２が第３平面Ｐ３に位置している。なお、ｋを１～３の自然数とすると、第ｋ平面Ｐｋに位置するとは、第ｋ平面Ｐｋを物体の重心が通る、若しくは、第ｋ平面Ｐｋに物体の一面が沿うことを意味している。
　導電プレート１３は上記したプレート１７，１８の他に、ｚ方向においてパワー素子１１，１２と搭載部３１，３２とを離間することでパワー素子１１，１２にワイヤ２３を接続するための導電性のブロック３３，３４を有する。図３に示すように、はんだなどの第１導電部材３５を介して第１パワー素子１１のコレクタ電極が第１搭載部２９に接続され、第２導電部材３６を介して第１ブロック３３が第１パワー素子１１のエミッタ電極に接続されている。また第３導電部材３７を介して第１ブロック３３が第３搭載部３１に接続されている。これにより、第１搭載部２９が第１パワー素子１１のコレクタ電極と同電位とされ、第３搭載部３１が第１パワー素子１１のエミッタ電極と同電位とされている。なお、第１搭載部２９における第１パワー素子１１が第１導電部材３５を介して搭載される搭載面２９ａは被覆部１４によって被覆されているが、その裏面２９ｂは被覆部１４から露出されている。同様にして、第３搭載部３１における第１パワー素子１１が導電部材３６，３７および第１ブロック３３を介して搭載される搭載面３１ａは被覆部１４によって被覆されているが、その裏面３１ｂは被覆部１４から露出されている。このように第１パワー素子１１のコレクタ電極およびエミッタ電極と電気的に接続された搭載部２９，３１の裏面２９ｂ、３１ｂが被覆部１４から露出され、両面放熱の構成となっている。裏面２９ｂは第１平面Ｐ１に沿い、裏面３１ｂは第３平面Ｐ３に沿っている。
　第２パワー素子１２は第１パワー素子１１と同等の構成となっている。すなわち、第４導電部材３８を介して第２パワー素子１２のコレクタ電極が第２搭載部３０に接続され、第５導電部材３９を介して第２ブロック３４が第２パワー素子１２のエミッタ電極に接続されている。また第６導電部材４０を介して第２ブロック３４が第４搭載部３２に接続されている。これにより、第２搭載部３０が第２パワー素子１２のコレクタ電極と同電位とされ、第４搭載部３２が第２パワー素子１２のエミッタ電極と同電位とされている。なお、第２搭載部３０における第２パワー素子１２が第４導電部材３８を介して搭載される搭載面３０ａは被覆部１４によって被覆されているが、その裏面３０ｂは被覆部１４から露出されている。同様にして、第４搭載部３２における第２パワー素子１２が導電部材３９，４０および第２ブロック３４を介して搭載される搭載面３２ａは被覆部１４によって被覆されているが、その裏面３２ｂは被覆部１４から露出されている。このように第２パワー素子１２のコレクタ電極およびエミッタ電極と電気的に接続された搭載部３０，３２の裏面３０ｂ、３２ｂが被覆部１４から露出され、両面放熱の構成となっている。裏面３０ｂは第１平面Ｐ１に沿い、裏面３２ｂは第３平面Ｐ３に沿っている。
　図４に示すように搭載部１９は、上記した搭載部２９，３０の他に、第２搭載部３０と第３搭載部３１とを電気的に接続するための第１下アーム部４１を有する。そして図５に示すように上プレート１８は、上記した搭載部３１，３２の他に、第２搭載部３０と第３搭載部３１とを電気的に接続するための第１上アーム部４２と、第４搭載部３２と接地端子２７とを電気的に接続するための第２上アーム部４３と、を有する。図３に示すように第１下アーム部４１は第３平面Ｐ３を横断して第２搭載部３０から第３搭載部３１へと延びた形状を成し、第７導電部材４４を介して第１上アーム部４２と電気的に接続されている。これによって第１パワー素子１１と第２パワー素子１２とが直列接続されている。上記した第１下アーム部４１、第１上アーム部４２、および、第７導電部材４４が第１連結部に対応する。また第２上アーム部４３は第３平面Ｐ３を横断して第４搭載部３２から接地端子２７へと延びた形状を成し、導電部材（図示略）を介して接地端子２７と電気的に接続されている。これによって第２パワー素子１２のエミッタ電極がグランドに接続されている。
　次に、出力端子２８について説明する。図２および図３に示すように、搭載部２９，３１に固定された第１パワー素子１１、搭載部３０，３２に固定された第２パワー素子１２、および、出力端子２８はｘ方向に沿って順に並んでいる。そして出力端子２８は、電流検出部５０の搭載される第５搭載部４５と、第５搭載部４５と第２搭載部３０とを連結する第２下アーム部４６と、を有する。第５搭載部４５は図２および図４に示すようにｘ－ｙ平面においてＬ字状を成し、その一端が第２下アーム部４６を介して第２搭載部３０と連結され、その他端が被覆部１４から外部に露出されている。そして図３に示すように電流検出部５０を搭載した第５搭載部４５は第１平面Ｐ１と第２平面Ｐ２との間に位置している。第２下アーム部４６は第２搭載部３０から第５搭載部４５へと向かって延びた形状を成し、搭載部３０，４５を一体的に連結している。第２下アーム部４６が第２連結部に相当する。
　次に、シールド部９１，９２と出力端子２８に設けられた電流検出部５０の構成について説明する。図３に示すように第１シールド部９１は搭載部２９，３０とともに第１平面Ｐ１に位置し、第２シールド部９２は搭載部３１，３２とともに第２平面Ｐ２に位置している。そして主面９１ａと主面９２ａとが被覆部１４、電流検出部５０、および、第５搭載部４５を介してｚ方向で対向している。これにより出力端子２８（第５搭載部４５）のｙ方向への電流の流動によってｚ－ｘ平面にて生じる磁界を電流検出部５０に透過させつつ、シールド部９１，９２の間の領域へとｘ－ｙ平面に沿って進む外部磁界をシールド部９１，９２へと曲げることができる。これによってｘ－ｙ平面に沿って進む外部磁界がシールド部９１，９２の間の領域に位置する電流検出部５０を透過することが抑制される。ただし、シールド部９１，９２の間の領域へとｚ方向に沿って進む外部磁界はシールド部９１，９２によってその軌跡が曲げられない。そのためｚ方向に沿って進む外部磁界は電流検出部５０を透過する。しかしながら上記したように電流検出部５０はｘ－ｙ平面に沿う磁界を検出するが、ｚ方向に沿う磁界を検出しない性質を有する。そのため、ｚ方向に沿う外部磁界がシールド部９１，９２を介して電流検出部５０を透過したとしても、出力端子２８を流れる電流の検出精度の低下が抑制される。なおｘ－ｙ平面に対して斜めに進む外部磁界がシールド部９１，９２に進んだ場合、その外部磁界のｚ方向に沿う成分はシールド部９１，９２によってその軌跡が曲げられないが、ｘ－ｙ平面に沿う成分はシールド部９１，９２によってその軌跡が曲げられる。また図３に示すように、シールド部９１，９２の主面９１ａ，９２ａの裏面９１ｂ，９２ｂそれぞれは被覆部１４から外部に露出されている。したがってシールド部９１，９２はパワー素子１１，１２にて生じた熱を放熱する機能も果たしている。裏面９１ｂは第１平面Ｐ１に沿い、裏面９２ｂは第３平面Ｐ３に沿っている。
　次に、本実施形態に係る半導体装置１００の作用効果を説明する。上記したように、第１パワー素子１１が駆動状態であり、第２パワー素子１２が非駆動状態の場合、図１に実線矢印で示すように第１パワー素子１１から３相モータ２００へと電流が流れる。これとは異なり、第１パワー素子１１が非駆動状態であり、第２パワー素子１２が駆動状態の場合、図１に破線矢印で示すように３相モータ２００から第２パワー素子１２へと電流が流れる。したがって上記したように第１パワー素子１１と第２パワー素子１２とがアーム部４１，４２および第７導電部材４４を介して直列接続されている構成では、パワー素子１１，１２の駆動状態に応じて以下のように電流が流れる。すなわち、第１パワー素子１１が駆動状態であり、第２パワー素子１２が非駆動状態の場合、アーム部４１，４２および第７導電部材４４を介して第１パワー素子１１から第２パワー素子１２のコレクタ電極に接続された出力端子２８へと電流が流れる。これとは異なり、第１パワー素子１１が非駆動状態であり、第２パワー素子１２が駆動状態の場合、アーム部４１，４２および第７導電部材４４を介さずに出力端子２８から第２パワー素子１２へと電流が流れる。そのためアーム部４１，４２および第７導電部材４４を流れる電流は２つのパワー素子１１，１２を入出力する電流（パワーカード１０を入出力する電流）そのものではない。したがって２つのパワー素子を直列接続するアーム部に電流検出部が固定された構成では、アーム部４１，４２の電流の流動によって生じる磁界が電流検出部５０を透過することとなり、パワーカード１０を入出力する電流を検出することができない。これに対して本開示に係る半導体装置１００では、上記したように出力端子２８に電流検出部５０が固定され、出力端子２８の電流の流動によって生じる磁界が電流検出部５０を透過する。これによれば、パワーカード１０を入出力する電流を電流検出部５０によって検出することができる。
　電流検出部５０は、第１平面Ｐ１と第２平面Ｐ２との間に位置している。これによれば、電流検出部が第１平面と第２平面との間の空間よりも外に位置する構成と比べて、半導体装置１００の体格の増大が抑制される。
　搭載部２９，３１の固定された第１パワー素子１１、搭載部３０，３２の固定された第２パワー素子１２、および、出力端子２８がｘ方向に沿って順に並んでいる。これにより電流検出部５０の固定された出力端子２８が、第１搭載部２９と第３搭載部３１との対向領域、および、第２搭載部３０と第４搭載部３２との対向領域それぞれから外れた領域に位置している。したがって電流検出部の固定された出力端子が第１搭載部と第３搭載部との間や第２搭載部や第４搭載部との間に設けられる構成とは異なり、搭載部２９，３１の間、および、搭載部３０，３２の間それぞれの距離（半導体装置１００の厚さ）が電流検出部５０や出力端子２８に依存しなくなる。したがって半導体装置１００の厚さの増大が抑制される。
　第１シールド部９１は搭載部２９，３０とともに第１平面Ｐ１に位置し、第２シールド部９２は搭載部３１，３２とともに第２平面Ｐ２に位置している。これによれば、シールド部が第１平面と第２平面との間の空間よりも外に位置する構成と比べて、半導体装置１００の体格の増大が抑制される。
　本開示は上記した実施形態になんら制限されることなく、本開示の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
　本実施形態に係る半導体装置１００は３つのパワーカード１０を有する例を示した。しかしながら半導体装置１００はインバータを構成する３つのパワーカード１０の内の少なくとも１つを有すれば良い。すなわち、半導体装置１００単体によってインバータを構成する必要はなく、そのインバータの少なくとも一部を構成すればよい。
　本実施形態では１つのパワーカード１０が２つのパワー素子１１，１２を有する例を示した。しかしながらパワーカード１０が２つのパワー素子１１，１２を３組有する構成を採用することもできる。この構成の場合、３組のパワー素子１１，１２、および、３組のパワー素子１１，１２それぞれに対応する導電プレート１３が共通の１つの被覆部１４によって一体的に連結される。
　本実施形態ではパワー素子１１，１２がＩＧＢＴである例を示した。しかしながらパワー素子１１，１２としては上記例に限定されず、例えばＭＯＳＦＥＴを採用することもできる。
　本実施形態では接地端子２７が外部端子２７ａと延設部２７ｂを有する例を示した。しかしながら図７に示すように接地端子２７は延設部２７ｂを有さなくともよい。この場合、シールド９０は複数の第１端子２４の内、グランド電位に固定される第１端子２４にワイヤ９３を介して電気的に接続される。若しくは、図示しないが、例えば第２シールド部９２の一部が複数の第１端子２４の１つを成し、それがグランドに接続される構成を採用することもできる。この場合、第１シールド部９１と第２シールド部９２とが一体的に連結された構成を採用することができる。ただし、シールド部９１，９２は銅などの熱伝導性の高い金属材料から成るリードフレーム２１とは磁性の異なる材料（例えば鉄やパーマロイ）から成る。
　本実施形態では第２搭載部３０に第２パワー素子１２のコレクタ電極が接続され、第４搭載部３２に第２パワー素子１２のエミッタ電極が接続される例を示した。そして第１下アーム部４１が第３平面Ｐ３を横断して第２搭載部３０から第３搭載部３１へと延び、第７導電部材４４を介して第１上アーム部４２と電気的に接続される例を示した。しかしながら第２搭載部３０に第２パワー素子１２のエミッタ電極が接続され、第４搭載部に第２パワー素子１２のコレクタ電極が接続される構成の場合、図８に示す構成を採用することもできる。すなわち、第３搭載部３１と第４搭載部３２とが第２平面Ｐ２に沿って延びた第１上アーム部４２を介して一体的に連結されることで、第１パワー素子１１と第２パワー素子１２とが直列接続される構成を採用することもできる。この変形例の場合、第１下アーム部４１と第７導電部材４４が不要となる。第１上アーム部４２が第１連結部に相当する。そして図８に示す第２搭載部３０が第４搭載部に相当し、第３搭載部３１が第２搭載部に相当する。また第４搭載部３２が第３搭載部に相当する。なお、図８では構成を明瞭とするために、搭載部３０，３２と第１上アーム部４２との境界を破線で示している。
　本実施形態では磁電変換部５１が複数の磁気抵抗効果素子によってブリッジ回路が組まれて成る例を示した。しかしながら磁電変換部５１としては上記例に限定されず、例えばホール素子を採用することもできる。この場合、図９～図１１に示すように電流検出部５０は、出力端子２８の電流の流動によって生じた磁界を集磁して、磁電変換部５１（ホール素子）に透過させる集磁コア５５を有し、磁電変換部５１は複数ある第１端子２４の内の１つに搭載される。集磁コア５５はギャップを有する環状を成して出力端子２８を囲み、そのギャップを構成する２つの端部５５ａ，５５ｂ間に磁電変換部５１が設けられる。これによって出力端子２８の電流の流動によって生じる磁界が集磁コア５５によって集磁され、その集磁された磁界が磁電変換部５１を透過する。なお、端部５５ａ，５５ｂとは、集磁コア５５における出力端子２８から第１端子２４側の部位であり、その他の部位は環状を構成して出力端子２８を囲む本体部５５ｃである。端部５５ａ，５５ｂと本体部５５ｃとの境界を図１１において破線で示す。
　図９～図１１では算出部５２を図示しないが、磁電変換部５１は算出部５２を有しても有さなくとも良い。さらに言えば、図９～図１１ではシールド９０を図示しないが、半導体装置１００はシールド９０を有しても有さなくとも良い。この半導体装置１００がシールド９０を有する場合、シールド部９１，９２の間に磁電変換部５１とともに集磁コア５５が設けられる。
　本実施形態では半導体装置１００がシールド９０を有する例を示した。しかしながら半導体装置１００はシールド９０を有さなくともよい。
　本実施形態ではシールド９０は、平板状のシールド部９１，９２を有する例を示した。しかしながらシールド部９１，９２の形状としては上記例に限定されず、例えば出力端子２８の周囲を囲む形状を採用することもできる。この場合、シールド９０はシールド部９１，９２の内の少なくとも一方を有すればよく、その形状としては例えばギャップを有する環状を採用することができる。
　本実施形態ではシールド部９１，９２の裏面９１ｂ，９２ｂそれぞれが被覆部１４から外部に露出された構成を示した。しかしながらシールド部９１，９２の全面が被覆部１４によって被覆された構成を採用することもできる。
　なお、第１パワー素子１１と第２パワー素子１２はパワー素子とも呼ぶ。同様に、上プレート１７と下プレート１８はプレートとも呼ぶ。第１搭載部２９と第２搭載部３０と第３搭載部３１と第４搭載部３２と第５搭載部４５は搭載部とも呼ぶ。第１ブロック３３と第２ブロック３４はブロックとも呼ぶ。第１導電部材３５と第２導電部材３６と第３導電部材３７と第４導電部材３８と第５導電部材３９と第６導電部材４０と第７導電部材４４は導電部材とも呼ぶ。第１下アーム部４１と第１上アーム部４２と第２上アーム部４３と第２下アーム部４６はアーム部とも呼ぶ。第１シールド部９１と第２シールド部９２はシールド部とも呼ぶ。
　以上、本開示の一態様である半導体装置の実施形態、構成、態様を例示したが、本開示に係る実施形態、構成、態様は、上述した各実施形態、各構成、各態様に限定されるものではない。例えば、異なる実施形態、構成、態様にそれぞれ開示された技術的部を適宜組み合わせて得られる実施形態、構成、態様についても本開示に係る実施形態、構成、態様の範囲に含まれる。

 

Claims (8)

  1. 　インバータを構成する複数のパワー素子（１１，１２）と、
    　複数の前記パワー素子を電気的に接続する導電プレート（１３）と、
    　複数の前記パワー素子に入力される電流、および、複数の前記パワー素子から出力される電流の流動によって生じる磁界に基づいて、複数の前記パワー素子の電流を検出する電流検出部（５０）と、を有する半導体装置であって、
    　複数の前記パワー素子は、少なくとも第１パワー素子（１１）と第２パワー素子（１２）を有し、
    　前記導電プレートは、
    　前記第１パワー素子の第一端が接続される第１搭載部（２９）と、
    　前記第２パワー素子の第一端が接続される第２搭載部（３０）と、
    　前記第１パワー素子の第二端が接続される第３搭載部（３１）と、
    　前記第２パワー素子の第二端が接続される第４搭載部（３２）と、
    　前記第２搭載部と前記第３搭載部とを電気的に接続することで前記第１パワー素子と前記第２パワー素子とを直列接続する第１連結部（４１，４２，４４）と、
    　前記第２搭載部若しくは前記第３搭載部と電気的に接続された出力端子（２８）と、を有し、
    　前記第１搭載部が第１電源に接続され、前記第４搭載部が第２電源に接続されており、
    　前記出力端子に前記電流検出部が固定され、前記出力端子の電流の流動によって生じる磁界が前記電流検出部を透過する半導体装置。
  2. 　平行の関係にある３つの平面を第１平面（Ｐ１）、第２平面（Ｐ２）、第３平面（Ｐ３）とし、前記第１平面と前記第２平面との間に前記第３平面が位置する、とすると、
    　前記第１搭載部と前記第２搭載部とが前記第１平面に位置し、
    　前記第３搭載部と前記第４搭載部とが前記第２平面に位置し、
    　前記第１パワー素子と前記第２パワー素子とが前記第３平面に位置しており、
    　前記第１連結部は前記第３平面を横断して前記第２搭載部から前記第３搭載部へと延びている請求項１に記載の半導体装置。
  3. 　平行の関係にある３つの平面を第１平面（Ｐ１）、第２平面（Ｐ２）、第３平面（Ｐ３）とし、前記第１平面と前記第２平面との間に前記第３平面が位置する、とすると、
    　前記第１搭載部と前記第４搭載部とが前記第１平面に位置し、
    　前記第２搭載部と前記第３搭載部とが前記第２平面に位置し、
    　前記第１パワー素子と前記第２パワー素子とが前記第３平面に位置しており、
    　前記第１連結部（４２）は前記第２平面に沿って前記第２搭載部から前記第３搭載部へと延びている請求項１に記載の半導体装置。
  4. 　前記電流検出部は、前記第１平面と前記第２平面との間に位置している請求項２または請求項３に記載の半導体装置。
  5. 　前記出力端子は、前記電流検出部の固定される第５搭載部（４５）と、前記第２搭載部若しくは前記第３搭載部と前記第５搭載部とを連結する第２連結部（４６）と、を有し、
    　前記第５搭載部は、前記第１搭載部と前記第３搭載部との対向領域、および、前記第２搭載部と前記第４搭載部との対向領域それぞれから外れた領域に位置している請求項４に記載の半導体装置。
  6. 　前記第１パワー素子および前記第２パワー素子から出力される電磁ノイズが前記電流検出部を透過することを抑制するシールド（９０）を有し、
    　前記シールドは、前記第１平面に位置する平板状の第１シールド部（９１）と、前記第２平面に位置する平板状の第２シールド部（９２）と、を有し、前記第１シールド部と前記第２シールド部はそれぞれグランドに接続されており、
    　前記第１シールド部の主面（９１ａ）と前記第２シールド部の主面（９２ａ）とが前記電流検出部および前記第５搭載部を介して対向している請求項５に記載の半導体装置。
  7. 　前記出力端子の電流の流動によって生じる磁界を集磁する集磁コア（５５）を有し、
    　前記集磁コアによって集磁された前記出力端子の磁界が前記電流検出部を透過する請求項１～４いずれか１項に記載の半導体装置。
  8. 　前記電流検出部は、磁界を電気信号に変換する磁電変換部（５１）と、前記磁電変換部から出力される電気信号に基づいて前記第１パワー素子および前記第２パワー素子の電流を算出する算出部（５２）と、を有する請求項１～７いずれか１項に記載の半導体装置。

     
PCT/JP2015/003237 2014-07-03 2015-06-26 半導体装置 WO2016002184A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/320,343 US10027250B2 (en) 2014-07-03 2015-06-26 Semiconductor device with power elements and current detection portion
DE112015003117.0T DE112015003117B4 (de) 2014-07-03 2015-06-26 Halbleitervorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-137865 2014-07-03
JP2014137865A JP6354392B2 (ja) 2014-07-03 2014-07-03 半導体装置

Publications (1)

Publication Number Publication Date
WO2016002184A1 true WO2016002184A1 (ja) 2016-01-07

Family

ID=55018761

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/003237 WO2016002184A1 (ja) 2014-07-03 2015-06-26 半導体装置

Country Status (4)

Country Link
US (1) US10027250B2 (ja)
JP (1) JP6354392B2 (ja)
DE (1) DE112015003117B4 (ja)
WO (1) WO2016002184A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063125A (zh) * 2016-11-09 2018-05-22 丰田自动车株式会社 半导体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11570921B2 (en) * 2015-06-11 2023-01-31 Tesla, Inc. Semiconductor device with stacked terminals
JP6475660B2 (ja) * 2016-03-30 2019-02-27 日立オートモティブシステムズ株式会社 パワー半導体装置
JP7003641B2 (ja) * 2017-12-26 2022-01-20 株式会社デンソー 半導体モジュール及び電力変換装置
JP6701240B2 (ja) * 2018-02-09 2020-05-27 本田技研工業株式会社 素子ユニット
DE102019003373B4 (de) 2019-05-14 2023-08-10 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung mit integrierter Strommessung und Leistungsmodul diese aufweisend und Verfahren zum Messen eines Stroms darin
JP7463909B2 (ja) * 2020-08-25 2024-04-09 株式会社デンソー 半導体装置及びその製造方法
JP2022180876A (ja) * 2021-05-25 2022-12-07 株式会社オートネットワーク技術研究所 回路構成体
DE102022102966A1 (de) 2022-02-09 2023-08-10 Audi Aktiengesellschaft Halbleiter-Modul mit integriertem Stromsensor
WO2023213346A1 (de) 2022-05-06 2023-11-09 Fachhochschule Kiel Leistungshalbleiter-modul mit steckverbindung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140217A (ja) * 2004-11-10 2006-06-01 Toyota Motor Corp 半導体モジュール
JP2009049049A (ja) * 2007-08-13 2009-03-05 Sumitomo Electric Ind Ltd パワーモジュール及びパワードライブユニット
JP2012015453A (ja) * 2010-07-05 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法
JP2012235081A (ja) * 2011-04-19 2012-11-29 Toyota Motor Corp 半導体装置及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580297B2 (ja) * 2002-04-01 2004-10-20 日産自動車株式会社 電流検出機能付き半導体装置
JP3988725B2 (ja) * 2002-04-04 2007-10-10 株式会社日立製作所 電力変換装置及びそれを備えた電力システム並びに移動体
JP4900019B2 (ja) * 2007-04-19 2012-03-21 富士電機株式会社 絶縁トランスおよび電力変換装置
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
JP5380376B2 (ja) * 2010-06-21 2014-01-08 日立オートモティブシステムズ株式会社 パワー半導体装置
US8497572B2 (en) * 2010-07-05 2013-07-30 Denso Corporation Semiconductor module and method of manufacturing the same
JP5622043B2 (ja) * 2010-09-15 2014-11-12 アイシン・エィ・ダブリュ株式会社 インバータ装置
WO2012039115A1 (ja) * 2010-09-24 2012-03-29 オンセミコンダクター・トレーディング・リミテッド 回路装置
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
US9048721B2 (en) * 2011-09-27 2015-06-02 Keihin Corporation Semiconductor device
JP5729314B2 (ja) 2012-01-17 2015-06-03 株式会社デンソー 半導体装置及びその製造方法
JP5954410B2 (ja) * 2012-03-28 2016-07-20 富士電機株式会社 半導体装置
JP5879233B2 (ja) * 2012-08-31 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP6130238B2 (ja) * 2013-06-14 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
JP6502263B2 (ja) * 2013-11-20 2019-04-17 ローム株式会社 スイッチングデバイスおよび電子回路
DE102014214246B3 (de) * 2014-04-24 2015-07-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum Schalten eines halbleiterbasierten Schalters und Sensor zur Erfassung einer Stromänderungsgeschwindigkeit an einem halbleiterbasierten Schalter
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール
US10217727B2 (en) * 2014-08-25 2019-02-26 Renesas Electronics Corporation Semiconductor device and electronic apparatus including a first semiconductor chip including an insulated gate bipolar transistor and a second semiconductor chip including a diode
US10123443B2 (en) * 2014-12-25 2018-11-06 Fuji Electric Co., Ltd. Semiconductor device
JP6358129B2 (ja) * 2015-02-26 2018-07-18 株式会社デンソー 電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140217A (ja) * 2004-11-10 2006-06-01 Toyota Motor Corp 半導体モジュール
JP2009049049A (ja) * 2007-08-13 2009-03-05 Sumitomo Electric Ind Ltd パワーモジュール及びパワードライブユニット
JP2012015453A (ja) * 2010-07-05 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法
JP2012235081A (ja) * 2011-04-19 2012-11-29 Toyota Motor Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063125A (zh) * 2016-11-09 2018-05-22 丰田自动车株式会社 半导体装置

Also Published As

Publication number Publication date
JP6354392B2 (ja) 2018-07-11
US20170155341A1 (en) 2017-06-01
JP2016015451A (ja) 2016-01-28
DE112015003117T5 (de) 2017-03-30
DE112015003117B4 (de) 2023-08-31
US10027250B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
JP6354392B2 (ja) 半導体装置
JP6350785B2 (ja) インバータ装置
JP6221542B2 (ja) 半導体装置
JP6252293B2 (ja) 半導体装置
US9431776B2 (en) Connector
CN105957859A (zh) 半导体功率组件及使用其的电力转换装置
US20110221430A1 (en) Current detection device
JP2006210500A (ja) 電力用半導体装置
WO2020021843A1 (ja) 半導体装置
JP6560555B2 (ja) センサ装置および電流センサ
KR20140068219A (ko) 자기 센서
EP2808892B1 (en) Inverter unit
JP6286157B2 (ja) センサ装置
JP2006140217A (ja) 半導体モジュール
JP2009210405A (ja) 電流センサ
JP7030947B1 (ja) 電力変換装置
JP6407798B2 (ja) パワー半導体装置
JP6833101B2 (ja) 半導体装置
JP6808989B2 (ja) インバータモジュール
JP2004343820A (ja) 電力変換装置
JP2015186438A (ja) 半導体装置
JP5086169B2 (ja) 電流センサ及び電流センサの製造方法
JP2014055839A (ja) 電流検出装置
JP2018080944A (ja) 電流センサ
JP2018033266A (ja) 電流センサ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15814485

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15320343

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015003117

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15814485

Country of ref document: EP

Kind code of ref document: A1