JP2019087676A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019087676A
JP2019087676A JP2017215889A JP2017215889A JP2019087676A JP 2019087676 A JP2019087676 A JP 2019087676A JP 2017215889 A JP2017215889 A JP 2017215889A JP 2017215889 A JP2017215889 A JP 2017215889A JP 2019087676 A JP2019087676 A JP 2019087676A
Authority
JP
Japan
Prior art keywords
terminal
circuit pattern
joint
stress
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017215889A
Other languages
English (en)
Other versions
JP6907893B2 (ja
Inventor
篤人 木村
Atsuto Kimura
篤人 木村
洋史 湯口
Hiroshi Yuguchi
洋史 湯口
音部 優里
Yuri Otobe
優里 音部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2017215889A priority Critical patent/JP6907893B2/ja
Publication of JP2019087676A publication Critical patent/JP2019087676A/ja
Application granted granted Critical
Publication of JP6907893B2 publication Critical patent/JP6907893B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】端子と回路パターンとの接合部に加わる応力を緩和することができる半導体装置を提供する。【解決手段】半導体装置10は、回路パターン30が形成されるとともに半導体素子40が実装された基板20と、回路パターン30に基端部51が接合されるとともに先端52が回路パターン30と反対側へ折り曲げられている端子50と、を備えている。端子50における回路パターン30との接合部である通電用接合部60の先端側端部に応力緩和部としての応力緩和用接合部61を有する。【選択図】図2

Description

本発明は、半導体装置に関するものである。
半導体装置において端子の取り出し構造として端子の基端部をパッドと接続した後に先端側を折り曲げる技術がある(例えば特許文献1)。
実開平3−122550号公報
ところで、図9(a),(b),(c)に示すように、基板200の回路パターン201に端子(金属板)202の基端部203を、はんだ付けした後に、図10(a),(b),(c)に示すように、端子202の先端204を折り曲げて接続部を形成する。この場合、端子202と回路パターン201との間の、はんだ接合部P10に応力集中し、はんだ205にクラックが発生する懸念がある。
本発明の目的は、端子と回路パターンとの接合部に加わる応力を緩和することができる半導体装置を提供することにある。
請求項1に記載の発明では、回路パターンが形成されるとともに半導体素子が実装された基板と、前記回路パターンに基端部が接合されるとともに先端が前記回路パターンと反対側へ折り曲げられている端子と、を備えた半導体装置であって、前記端子における前記回路パターンとの接合部の先端側端部に応力緩和部を有することを要旨とする。
請求項1に記載の発明によれば、端子における回路パターンとの接合部の先端側端部に応力緩和部を有するので、端子の折り曲げの際の端子と回路パターンとの接合部に加わる応力を緩和することができる。
請求項2に記載のように、請求項1に記載の半導体装置において、前記端子における前記回路パターンとの接合エリアを、前記端子の延びる方向において、通電用接合部と、応力緩和部としての応力緩和用接合部とに分割してなるとよい。
請求項3に記載のように、請求項2に記載の半導体装置において、前記基板には、レジストが、前記通電用接合部と前記応力緩和用接合部との間に形成されているとよい。
請求項4に記載のように、請求項1に記載の半導体装置において、前記応力緩和部は、前記端子に形成され接合材が入る応力緩和用ノッチであるとよい。
請求項5に記載のように、請求項1〜4のいずれか1項に記載の半導体装置において、前記端子に、折り曲げ用ノッチが、前記回路パターンと反対側で前記応力緩和部より先端側に形成されているとよい。
本発明によれば、端子と回路パターンとの接合部に加わる応力を緩和することができる。
(a)は第1の実施形態における半導体装置の一部平面図、(b)は(a)のA−A線での断面図、(c)は接合部分における断面図。 (a)は第1の実施形態における半導体装置の一部平面図、(b)は(a)のA−A線での断面図、(c)は接合部分における断面図。 (a)は製造工程を説明するための半導体装置の一部平面図、(b)は(a)のA−A線での断面図、(c)は接合部分における断面図。 (a)は製造工程を説明するための半導体装置の一部平面図、(b)は(a)のA−A線での断面図、(c)は接合部分における断面図。 (a)は別例における半導体装置の一部平面図、(b)は(a)のA−A線での断面図、(c)は接合部分における断面図。 (a)は第2の実施形態における半導体装置の一部平面図、(b)は(a)のA−A線での断面図、(c)は接合部分における断面図。 (a)は第2の実施形態における半導体装置の一部平面図、(b)は(a)のA−A線での断面図、(c)は接合部分における断面図。 (a)は別例における半導体装置の一部平面図、(b)は(a)のA−A線での断面図、(c)は接合部分における断面図。 (a)は半導体装置の一部平面図、(b)は(a)のA−A線での断面図、(c)は接合部分における断面図。 (a)は半導体装置の一部平面図、(b)は(a)のA−A線での断面図、(c)は接合部分における断面図。
(第1の実施形態)
以下、本発明を具体化した一実施形態を図面に従って説明する。
なお、図面において、水平面を、直交するX,Y方向で規定するとともに、上下方向をZ方向で規定している。
図2(a),(b),(c)に示すように、半導体装置10は、基板20と端子50を備えている。基板20として、例えば、銅よりなる金属板の上面に絶縁層が形成された絶縁基板に、銅よりなる導体パターンが形成されているものを用いることができる。半導体装置10は、例えば、パワーモジュールである。
基板20は、回路パターン(導体パターン)30が形成されている。回路パターン30は、帯状をなし、X方向に延びている。回路パターン30に半導体素子40が、はんだS3による、はんだ付けにより実装されている。半導体素子40として例えば縦型パワートランジスタを用いることができ、これによりパワーモジュールを構成することができる。
回路パターン30の端部において端子50の基端部51が、はんだS1による、はんだ付けにより回路パターン30に接合され、通電用接合部60を形成している。端子50は帯板状の金属板よりなる。例えば端子50として銅板を用いることができる。
また、端子50の先端52がZ方向に折り曲げられ、回路パターン30と反対側へ折り曲げられた構成となっている。つまり、図1(a),(b),(c)に示すように、端子50が水平面でのX方向にまっすぐ延びる状態において基端部51が回路パターン30に、はんだ付けされて接合され、この状態から、端子50の先端52がZ方向に90°折り曲げられて回路パターン30と反対側へ折り曲げられる。その結果、図2(a),(b)に示すように端子50がL字状に屈曲形成される。
図1(a),(b)に示すように、端子50の上面、即ち、折り曲げ内側に折り曲げ用ノッチ(溝)55が形成されている。折り曲げ用ノッチ55は断面形状が台形状をなし、端子の幅方向(Y方向)に延びている。断面台形の折り曲げ用ノッチ55における底面の中央が端子の折り曲げの際の折り曲げ起点P1となる。この折り曲げ用ノッチ55に沿って端子(金属板)50が折り曲げられる。折り曲げ用ノッチ55により寸法精度が良好になり、折り曲げ加工性が良くなる。つまり、端子50の折り曲げ内側に形成したノッチ55に沿って端子(金属板)50を折り曲げることで、寸法精度を良好にして折り曲げ加工性が良くなる。
図2(a),(b),(c)において、端子50の先端52側において外部機器と接続される。即ち、端子50は通電用端子(電力端子、信号端子)として使用される。
端子50における回路パターン30との接合部である通電用接合部60の先端側端部に応力緩和部としての応力緩和用接合部61を有する。応力緩和用接合部61は、回路パターン30の端部において端子50の基端部51が、はんだS2による、はんだ付けにより回路パターン30に接合された部位である。このように、端子50における回路パターン30との接合エリアが、端子50の延びるX方向において、通電用接合部60と、応力緩和部としての応力緩和用接合部61とに分割されている。通電用接合部60と応力緩和用接合部61とは端子50の延びるX方向において離間して形成されている。応力緩和用接合部61のX方向での長さL2は、通電用接合部60のX方向での長さL1よりも小さい。
図3(a),(b),(c)に示すように、基板20にはレジスト70が形成されている。レジスト70は、X方向に連続する四角枠部71と四角枠部72を有し、レジスト73は一定の幅を有する直線部であり、四角枠部71と四角枠部72に共通化した部位である。図4(a),(b),(c)に示すように、四角枠部71の内方にソルダペーストS1aが配置されるとともに四角枠部72の内方にソルダペーストS2aが配置される。よって、図1(a),(b)に示すように、基板20には、レジスト73が、通電用接合部60と応力緩和用接合部61との間に形成されている。
図1(a),(b),(c)に示すように、折り曲げ用ノッチ55は、端子50において回路パターン30と反対側で応力緩和用接合部61より先端側に形成されている。
次に、作用について説明する。
まず、製造工程について説明する。
図3(a),(b),(c)に示すように、基板20の回路パターン30の上面に、端子用のレジスト70、及び、半導体素子用のレジスト75を形成する。
そして、図4(a),(b),(c)に示すように、基板20の回路パターン30の上面に、端子用のソルダペーストS1a,S2a、及び、半導体素子用のソルダペーストS3aを塗布する。
さらに、端子用のソルダペーストS1a,S2aの上にまっすぐ延びる端子50を配置するとともに半導体素子用のソルダペーストS3aの上に半導体素子40を配置し、この状態で、はんだ付け用の炉に入れ、図1(a),(b),(c)に示すように、基板20の回路パターン30に半導体素子40及び端子50を、はんだ付けする。
このはんだ付けにより、はんだS1による、端子50における回路パターン30との接合部である通電用接合部60が形成されるとともに、通電用接合部60の先端側端部に応力緩和部としての、はんだS2による応力緩和用接合部61が形成される。
引き続き、端子50の基端部51が回路パターン30に接合された状態から、端子50の先端52をZ方向に折り曲げて、図2(a),(b),(c)に示すように端子50を立設させる。
このとき、はんだ接合エリアが端子の長さ方向において分割され、通電用接合部60の先端側端部に応力緩和用接合部61を有することで、端子50を折り曲げる際の、はんだS1への応力が低減され、はんだクラック発生が抑制される。
詳しくは、はんだ付けによる通電用接合部60は、はんだクラックを許容しない通電保証のための、はんだ接合部である。一方、はんだ付けによる応力緩和用接合部61は、はんだクラックを許容する応力緩和のための、はんだ接合部である。通電保証のための、はんだ接合部(クラック許容しない)とは別に、応力緩和のための、はんだ接合部(クラック許容)を有する。端子折り曲げ時に応力集中がおき、はんだクラックが発生しようとするが、はんだ付エリアにおいて通電用接合部60の先端側端部に応力緩和用接合部61を有することにより、通電用接合部60にはクラックが発生しない。つまり、応力緩和用接合部61は、通電用接合部60にクラックが入らないようにするための犠牲部であり、クラックが進展しても、通電用接合部60の先端側に離間して形成された応力緩和用接合部61によってそれ以上のクラックの進展が防止される。よって、通電用接合部60は、クラックから保護される。なお、クラックの進展は端子折り曲げ時以外にも折り曲げ後の熱サイクルで応力が加わった際にも生じやすく、この場合にも応力緩和用接合部61によってそれ以上のクラック進展を防止することができる。また、通電用接合部60は、折り曲げ起点P1から遠い位置である。そのため、端子折り曲げ時の発生応力は、応力緩和用接合部61よりも少なく、はんだクラックは発生しにくい。
図9(a),(b),(c)及び図10(a),(b),(c)と対比しつつ詳しく説明する。
図9(a),(b),(c)に示したように基板200の回路パターン201に端子(金属板)202の基端部203を、はんだ付けした後に、図10(a),(b),(c)に示すように、端子202の先端204を折り曲げて接続部を形成する場合、端子202と回路パターン201との間の、はんだ接合部P10に応力集中する。これにより、はんだ205にクラックが発生する懸念がある。
これに対し、本実施形態では、図1(a),(b),(c)に示したように基板20の回路パターン30に端子(金属板)50の基端部51を、はんだ付けした後に、図2(a),(b),(c)に示すように、端子50の先端52を折り曲げて接続部を形成する。この場合、端子50における回路パターン30との接合部である通電用接合部60の先端側端部に応力緩和部としての応力緩和用接合部61を有するので、端子50と回路パターン30との間の、はんだ接合部での応力集中を緩和して、はんだS1でのクラックの発生を防止若しくは軽減することができる。その結果、レジストによる、はんだ付エリアにおいて通電用接合部60の先端側端部に応力緩和用接合部61を形成することにより端子折り曲げ時の、はんだS1への応力集中を緩和することができる。
上記実施形態によれば、以下のような効果を得ることができる。
(1)半導体装置10の構成として、回路パターン30が形成されるとともに半導体素子40が実装された基板20と、回路パターン30に基端部51が接合されるとともに先端52が回路パターン30と反対側へ折り曲げられている端子50と、を備えている。端子50における回路パターン30との接合部である通電用接合部60の先端側端部に応力緩和部としての応力緩和用接合部61を有する。よって、端子50の折り曲げの際の端子50と回路パターン30との接合部である通電用接合部60に加わる応力を緩和することができる。
(2)端子50における回路パターン30との接合エリアを、端子50の延びる方向において、通電用接合部60と、応力緩和部としての応力緩和用接合部61とに分割してなる。よって、端子50と回路パターン30との接合部である通電用接合部60に加わる応力を容易に緩和することができる。
(3)基板20には、レジスト73が、通電用接合部60と応力緩和用接合部61との間に形成されているので、通電用接合部60と応力緩和用接合部61とを分割して端子50と回路パターン30との接合部である通電用接合部60に加わる応力を容易に緩和することができる。
(4)端子50に、折り曲げ用ノッチ55が、回路パターン30と反対側で応力緩和部としての応力緩和用接合部61より先端側に形成されている。よって、応力緩和用接合部61より先端側において端子50の折り曲げ加工性が良い。
変形例として、図1(a),(b),(c)に代わり、図5(a),(b),(c)に示すように、通電用接合部60に対し先端側に応力緩和用接合部61を有するとともにその先端側に応力緩和用接合部62を有する構成としてもよい。つまり、応力緩和用接合部61に対し端子50の先端側に、はんだS4による長さL3の応力緩和用接合部62を有する構成としてもよい。
このように、図5(a),(b),(c)では、応力緩和用接合部61に対し端子折り曲げ部寄りに、はんだS4による応力緩和用接合部62を形成して、応力緩和のための、はんだによる接合部(クラック許容)61,62と、通電保証のための、はんだによる接合部(クラック許容しない)60を有する。
(第2の実施形態)
次に、第2の実施形態を、第1の実施形態との相違点を中心に説明する。
図6(a),(b),(c)に示すように、本実施形態では端子50における、はんだ付け面に応力緩和用ノッチ80が形成されている。応力緩和用ノッチ80は、端子50における回路パターン30との接合部である通電用接合部60の先端側端部に形成されている。応力緩和用ノッチ80は、端子50に形成され接合材としての、はんだS1が入るノッチ(溝)である。応力緩和用ノッチ80は断面形状が台形状をなし、端子50の幅方向(Y方向)に延びている。断面台形の応力緩和用ノッチ80における上面にまで、はんだS1が入り込む。
そして、図6(a),(b),(c)に示すように、端子50の基端部51が回路パターン30に接合された状態から、端子50の先端52が回路パターン30と反対側へ折り曲げられ、図7(a),(b),(c)に示すようになる。
このように、はんだ接合部の端子側にノッチ構造を追加することで、端子50を折り曲げる際の、はんだS1への応力が低減され、はんだクラック発生が抑制される。つまり、端子50の折り曲げ時に応力集中して、はんだクラックが発生するので、はんだフィレットができる部分にも追加ノッチである応力緩和用ノッチ80を形成することで、はんだのフィレット形状を改善して応力集中しにくいフィレット形状をつくることができる。即ち、図10(c)に示すように、はんだ205の右側(端子先端側)のフィレットは上側ほど右側に拡がる円弧形状をなしていたが、図6(c)に示す本実施形態では、はんだS1の右側(端子先端側)のフィレットは上側ほど左側に拡がる(狭くなる)円弧形状をなしている。図6(c)に示す本実施形態では応力集中を緩和することができる。また、図10(c)と図6(c)を対比するとフィレットは図6(c)に示す本実施形態の方が長くなっており、これによっても応力集中を緩和することができる。
第2の実施形態によれば、以下のような効果を得ることができる。
(5)端子50における回路パターン30との接合部の先端側端部に形成される応力緩和部は、端子50に形成され、接合材としてのはんだS1が入る応力緩和用ノッチ80である。よって、端子50の折り曲げ部において逆側のノッチ構造追加により端子50の折り曲げ時の、はんだS1への応力集中を緩和することができる。また、折り曲げ用ノッチ55よりも左側(端子基端部側)に応力緩和用ノッチ80が形成されているので、端子50の折り曲げ性が向上して端子50の位置寸法を精度よく加工できる。
変形例として、図6(a),(b),(c)に代わり、図8(a),(b),(c)に示すように、ノッチ(溝)が異なる形状であってもよい。図8(a),(b),(c)においては、応力緩和部としての応力緩和用ノッチであるノッチ90は断面三角形状をなし、120°程度の広角形状となっている。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 半導体装置はパワーモジュールでもよいし、それ以外でもよい。
○ 接合材は、はんだであったが、これに限らない。例えば接合材として導電性接着剤等(銀ペースト等)を用いてもよい。
○ 折り曲げ用ノッチ55の断面形状は台形でなくてもよく、例えばV字状等であってもよい。
○ 折り曲げ用ノッチ55は無くてもよく、例えば治具で折り曲げの位置決めをした状態で端子を折り曲げてもよい。
10…半導体装置、20…基板、30…回路パターン、40…半導体素子、50…端子、51…基端部、52…先端、55…折り曲げ用ノッチ、60…通電用接合部、61…応力緩和用接合部、73…レジスト、80…応力緩和用ノッチ、81…応力緩和用ノッチ、S1…はんだ。

Claims (5)

  1. 回路パターンが形成されるとともに半導体素子が実装された基板と、
    前記回路パターンに基端部が接合されるとともに先端が前記回路パターンと反対側へ折り曲げられている端子と、
    を備えた半導体装置であって、
    前記端子における前記回路パターンとの接合部の先端側端部に応力緩和部を有することを特徴とする半導体装置。
  2. 前記端子における前記回路パターンとの接合エリアを、前記端子の延びる方向において、通電用接合部と、応力緩和部としての応力緩和用接合部とに分割してなることを特徴とする請求項1に記載の半導体装置。
  3. 前記基板には、レジストが、前記通電用接合部と前記応力緩和用接合部との間に形成されていることを特徴とする請求項2に記載の半導体装置。
  4. 前記応力緩和部は、前記端子に形成され接合材が入る応力緩和用ノッチであることを特徴とする請求項1に記載の半導体装置。
  5. 前記端子に、折り曲げ用ノッチが、前記回路パターンと反対側で前記応力緩和部より先端側に形成されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
JP2017215889A 2017-11-08 2017-11-08 半導体装置 Active JP6907893B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017215889A JP6907893B2 (ja) 2017-11-08 2017-11-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017215889A JP6907893B2 (ja) 2017-11-08 2017-11-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2019087676A true JP2019087676A (ja) 2019-06-06
JP6907893B2 JP6907893B2 (ja) 2021-07-21

Family

ID=66763385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017215889A Active JP6907893B2 (ja) 2017-11-08 2017-11-08 半導体装置

Country Status (1)

Country Link
JP (1) JP6907893B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52122666U (ja) * 1976-03-15 1977-09-17
JPH06181276A (ja) * 1992-12-15 1994-06-28 Shinko Electric Ind Co Ltd 半導体装置用リード
JPH07201894A (ja) * 1993-12-30 1995-08-04 Ibiden Co Ltd 電子部品搭載装置の製造方法
JP2003318330A (ja) * 2002-02-25 2003-11-07 Kyocera Corp セラミック回路基板
JP2016025297A (ja) * 2014-07-24 2016-02-08 セイコーエプソン株式会社 電子部品、電子部品の製造方法、電子機器、および移動体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52122666U (ja) * 1976-03-15 1977-09-17
JPH06181276A (ja) * 1992-12-15 1994-06-28 Shinko Electric Ind Co Ltd 半導体装置用リード
JPH07201894A (ja) * 1993-12-30 1995-08-04 Ibiden Co Ltd 電子部品搭載装置の製造方法
JP2003318330A (ja) * 2002-02-25 2003-11-07 Kyocera Corp セラミック回路基板
JP2016025297A (ja) * 2014-07-24 2016-02-08 セイコーエプソン株式会社 電子部品、電子部品の製造方法、電子機器、および移動体

Also Published As

Publication number Publication date
JP6907893B2 (ja) 2021-07-21

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP2006202617A (ja) コネクタ端子の製造方法及びコネクタ端子
JP6167294B2 (ja) コイル部品
JP2011159780A (ja) 半導体装置およびその製造方法
JP2018006697A (ja) 半導体モジュール
JP2016184992A (ja) 回路構成体
JP6278516B2 (ja) パワーモジュール用基板
JP6088143B2 (ja) バスバー
JP2005294252A (ja) 電子回路装置
JP4963281B2 (ja) 電線とプリント基板との接続構造
JP2019087676A (ja) 半導体装置
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP2009182265A (ja) フィルムコンデンサ用電極端子及びフィルムコンデンサ
JP4458134B2 (ja) 電子部品バスバー接合構造
JP2017139394A (ja) 電子回路基板とfpcの電気接続構造および方法
US20160079147A1 (en) Semiconductor device
JP5256518B2 (ja) 半導体装置
JP2006294932A (ja) 回路実装基板のランドおよび表面実装部品が搭載された回路実装基板
JP6242328B2 (ja) 半導体装置
JP2014232832A (ja) 電源装置およびビームリード
US11839031B2 (en) Micro solder joint and stencil aperture design
JP2008166021A (ja) 電池の接続端子構造
JP2010056378A (ja) 半導体装置
TW202238888A (zh) 半導體裝置
JP4735407B2 (ja) モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R151 Written notification of patent or utility model registration

Ref document number: 6907893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151